TW202202865A - 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式 - Google Patents

用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式 Download PDF

Info

Publication number
TW202202865A
TW202202865A TW109122802A TW109122802A TW202202865A TW 202202865 A TW202202865 A TW 202202865A TW 109122802 A TW109122802 A TW 109122802A TW 109122802 A TW109122802 A TW 109122802A TW 202202865 A TW202202865 A TW 202202865A
Authority
TW
Taiwan
Prior art keywords
data
command
memory
test equipment
error
Prior art date
Application number
TW109122802A
Other languages
English (en)
Inventor
歐拉夫 珀佩
克勞斯 迪特 希利斯
艾倫 克瑞希
Original Assignee
日商愛德萬測試股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛德萬測試股份有限公司 filed Critical 日商愛德萬測試股份有限公司
Publication of TW202202865A publication Critical patent/TW202202865A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本案提供一種用以測試一或多個受測裝置之自動化測試設備，其包含至少一個埠處理單元，該至少一個埠處理單元包含：一高速輸入輸出介面HSIO，其用於與該等受測裝置中之至少一者連接；一記憶體，其用於儲存由該埠處理單元自一或多個所連接之受測裝置接收到的資料；以及一串流錯誤偵測區塊，其經組配以偵測該所接收資料中之一命令錯誤，其中該埠處理單元經組配以回應於偵測到該命令錯誤，限制該所接收資料中在偵測為錯誤之命令之後的後續資料在該記憶體中之該儲存。本案亦描述一種用以自動化測試一或多個受測裝置之方法及電腦程式。

Description

用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式
發明領域
根據本發明之實施例係關於一種用以測試一或多個受測裝置之自動化測試設備。
根據本發明之其他實施例係關於一種用以自動化測試一或多個受測裝置之方法。
根據本發明之其他實施例係關於各別電腦程式。
根據本發明之實施例係關於裝置之測試，亦即，經由高速輸入輸出介面及藉由偵測自受測裝置接收到之資料中的錯誤。
發明背景
在下文中，將提供對一些習知解決方案之介紹。
自動化測試設備(ATE)為使用自動化對被稱為受測裝置(DUT)之裝置執行測試以快速地執行量測且評估測試結果的任何設備。ATE可為簡單的電腦控制式數位萬用錶或含有幾十個複雜測試儀器(真實或模擬電子測試設備)之複雜系統，該等測試儀器能夠自動地測試及診斷複雜電子封裝部分中或晶圓測試中之故障，包括系統單晶片及積體電路。
結構測試使得能夠對個別結構(所謂的胞元)進行系統性測試涵蓋，從而在系統單晶片SOC內實施數位區塊之複雜功能。結構測試包括多種測試方法，包括但不限於記憶體內建自測試BIST、邏輯BIST (晶片上產生之型樣)及掃描測試(外部提供之型樣)。組合個別測試以測試區塊：例如，將掃描測試按階層應用於區塊(串列或並列)。
進階結構測試方法應用外部提供之測試資料(來自自動化測試設備ATE之刺激)與晶片上測試裝置DFT之組合，該晶片上測試裝置將外部提供之測試資料(所謂的種子)擴展至掃描鏈中。將測試結果壓緊及壓縮成提供至SOC之主要輸入輸出介面IO的少量測試資料。此資料被稱作所接收資料且藉由ATE與預期資料進行比較。所接收資料亦可由ATE遮罩。
有時亦被稱作測試設計或可測試性設計之DFT通常由向硬體產品設計或裝置(亦即，DUT)添加可測試性特徵之積體電路設計技術組成。所添加特徵使得更容易開發測試及將其應用於DUT。
下文將掃描測試稱為如上文所描述之結構測試的一般表示。
然而，隨著新的製造製程使SOC之複雜度增加，以成本有效之方式按比例調整掃描測試面臨挑戰。
一個挑戰為需要儲存於ATE上之測試資料的量遞增。另一挑戰為經由SOC IO饋送測試資料之測試時間遞增。又，晶片上複雜度之增加對將測試資料分配至受測區塊及產生所需時脈信號提出了挑戰。
此外，當SOC部署於最終應用中時，複雜SOC之品質及可靠性預期需要結構測試：例如，部署於汽車或通訊基礎架構系統中。
鑒於此情形，需要在藉由自動化測試設備測試受測裝置時提供待儲存資料、處理速度以及測試品質及可靠性之間的改善之折衷的概念。
發明概要
根據本發明之實施例為一種用以測試一或多個受測裝置之自動化測試設備。
該自動化測試設備包含至少一個埠處理單元。
該至少一個埠處理單元包含：高速輸入輸出HSIO介面，其用於與受測裝置中之至少一者連接；記憶體，其用於儲存由埠處理單元自一或多個所連接之受測裝置接收到的資料；以及串流錯誤偵測區塊，其經組配以偵測例如來自掃描鏈之所接收資料中，例如自一或多個受測裝置接收到之資料中的命令錯誤。
HSIO介面係指經設計以用於高速通訊之介面。實例之非詳盡清單為USB、PCIe、SATA、十億位元LAN。受測裝置DUT可例如為系統單晶片SOC。
另外，該埠處理單元經組配以回應於偵測到命令錯誤而限制所接收資料中在偵測為錯誤之命令之後的後續資料在記憶體中的儲存。該限制亦可被視為約束。藉由限制或約束資料儲存，可最小化對儲存可能無用且隨機之酬載資料的要求。此約束或限制可實施為俘獲後續位元作為關於HSIO掃描DFT區塊之狀態的資訊酬載。藉由儲存較少資料，可節省處理功率，此係因為可減少後續比較或所接收資料與預期資料。可實行該約束或限制使得預定值指示可在偵測到錯誤之後使用的記憶體之量。記憶體之可用量亦可用演算法指示。最後，可在偵測到錯誤之後使用的記憶體之量可取決於錯誤性質、錯誤類型、錯誤嚴重度或其他特性。
此實施例係基於以下想法：測試受測裝置產生資料，該資料被傳輸至自動化測試設備ATE且由自動化測試設備接收。所接收資料可例如用於評估測試，亦即，驗證所接收資料是否為將預期由適當地工作之受測裝置傳輸的資料，進一步由ATE處理。為了進一步處理所接收資料，至少在一些實施例中，將所接收資料儲存於ATE之記憶體中為有幫助的。
可使用高速輸入輸出介面HSIO將資料傳輸至ATE。可結構化該資料使得接收部分可更輕易地解譯所接收資料。此結構之一個實例將為包含所謂的命令部分之資料格式，該等命令部分指示跟隨之內容，亦即，酬載，或將實際命令傳輸至另一部分。
由於不僅酬載可含有傳輸錯誤或含有作為受測裝置發生故障之結果的錯誤，而且此等命令錯誤亦可能為錯誤的，因此命令中之錯誤可能會使隨後酬載無用，此係因為無法正確地識別或根據應已接收之命令使用酬載。作為實例，若命令為CONV且後續資料意圖因此轉換，則無法正確地解譯錯誤命令CPNV，且因此酬載為無用的。
在命令錯誤之狀況下，本發明因此約束或限制保存至記憶體中之資料。該限制可為零，使得無資料在錯誤命令之後保存，但亦可為非零，以便能夠提供資料以用於除錯或錯誤分析。
在自動化測試設備之較佳實施例中，使所接收資料中之在偵測為錯誤的命令之後的儲存於記憶體中之後續資料免於進一步處理。
已發現，若一些資料在錯誤命令之後儲存，則此資料可儲存及保留，但可被免於進一步處理，使得可節省額外處理功率。
在自動化測試設備之較佳實施例中，指示待儲存之資料之量的限制由固定值、可變值或動態值定義。
已發現，資料量可針對每個錯誤而預定為相同的，藉此定義錯誤命令之後的待儲存以供稍後分析之固定資料量。另一方面，該量亦可定義為可變值，該可變值可定義為在錯誤命令每次出現時取決於某些參數而儲存錯誤命令之後的不同資料量。此類參數之實例可例如為錯誤之類型，亦即，邏輯錯誤(命令在資料中之非法位置處)、傳輸錯誤(所接收命令經錯誤傳輸)、資料失配(酬載不匹配命令)、總和檢查碼錯誤(命令及/或酬載之所傳輸總和檢查碼(或其他完整性檢查)不正確)或任何其他通常已知之錯誤類型。此參數之另一實例為受測裝置之類型及/或ATE之類型。其他參數可與所涉及裝置直接有關，例如溫度、使用統計、記憶體狀態、可用記憶體、可用CPU及其類似者。其他參數可指酬載(甚至該命令之後是否完全為酬載)、當前時間、傳輸時間、接收時間、傳輸持續時間等。又，可使用隨時間改變之動態值。
在自動化測試設備之較佳實施例中，串流錯誤偵測區塊進一步比較所接收資料與預載入之預期資料。
已發現，為了驗證受測裝置DUT之正確運作，可在ATE處準備及預載入所謂的預期資料。可接著將所接收資料與預期資料進行比較且因此可判定裝置之正確運作。所接收資料可指來自掃描鏈之資料、命令及/或酬載資料。
在自動化測試設備之較佳實施例中，串流錯誤偵測區塊亦進一步偵測所接收資料中之酬載資料錯誤，且回應於偵測到所接收資料中之錯誤而將資料選擇性地儲存至記憶體中。
已發現，即使命令正確，ATE仍可偵測酬載中之錯誤且避免儲存錯誤的酬載資料，該酬載資料可為無用的。藉此，亦在正確命令之狀況下，若酬載含有錯誤，則仍可減少記憶體使用量。
在自動化測試設備之較佳實施例中，預期資料可包含遮罩資料。
已發現，藉此，藉由使用遮罩資料，亦即，定義對於某些使用，所接收資料之哪些位元相關及/或所接收資料之哪些位元不相關的資料，可使得ATE能夠更智慧地處理資料。作為實例，預期資料可含有遮罩資料，該遮罩資料指示對於某一測試程序，所接收資料將含有三個資料區塊：指示相關測試之命令、由DUT產生之結果資料以及種子資料，該種子資料由DUT使用以產生結果。由於ATE向DUT供應種子，因此取決於測試，儲存種子可能並非必要的。藉由選擇性地儲存結果資料，可節省額外記憶體空間。
在自動化測試設備之較佳實施例中，ATE可進一步將預期資料預載入至與一或多個所連接之裝置相關聯的每裝置先進先出FIFO記憶體或所管理快取記憶體中。
已發現，ATE可因此將預期資料預載入至用於裝置之先進先出FIFO記憶體中，且藉此使預期資料準備好與所接收資料進行較快比較。以下情形為特別有益的：所接收資料預期為呈某一次序，使得首先預載入之先進資料亦將首先進行比較且因此亦可首先自FIFO捨棄(先出)。對於此使用，可能僅預載入預期資料之一部分(預期資料之所謂的窗口)。
替代地，可與多於一個DUT相關聯之所管理快取記憶體可用以預載入預期資料或預期資料之窗口，且接著將其與來自多於一個DUT之所接收資料進行比較。藉此，對於所有裝置，不必重複地載入或預載入預期資料。
又，FIFO或所管理快取記憶體可追蹤使用，例如與來自相關聯之所連接DUT的所接收資料進行比較，且捨棄已使用(亦即，已比較)或出於另一原因而不再需要留存的資料。
在自動化測試設備之較佳實施例中，回應於基於資料使用之追蹤而發現某一受測裝置不遵循資料串流，ATE將某一受測裝置辨識為失敗。
已發現，回應於發現某一受測裝置慢速地提供資料使得與某一受測裝置相關聯之所管理快取記憶體中的預期資料比與其他受測裝置相關聯之對應預期資料更長時間地保持未使用，可將DUT辨識為失敗。
若在所管理快取記憶體之狀況下，僅在記憶體中為若干DUT中之一者維持對應的所留存預期資料，則效率可受到不利影響，且藉由將留存了特定預期資料之DUT視為失敗，可自所管理快取記憶體捨棄預期資料且可改善總效率。又，若預期所接收資料遵循某一資料串流或型樣且DUT不以彼資料串流或型樣遞送所接收資料，則其可被視為失敗。
在自動化測試設備之較佳實施例中，所接收資料可作為位元組之判定性串流而接收。在彼狀況下，以預載入之預期資料的次序比較所接收資料與預載入之預期資料。替代地，所接收資料可作為具有相關聯之位址資訊的資料而接收。此位址資訊可指藉由直接記憶體存取DMA進行定址之資料。在彼狀況下，將所接收資料與在對應於位址資訊之記憶體位址處的預期資料進行比較，其中該記憶體位址為儲存預期資料之記憶體的位址。
已發現，若接收資料係以預定次序作為資料串流(所謂的判定性資料串流)而提供至ATE，則可串列地處理預期資料。
另一方面，若例如藉由諸如直接記憶體存取DMA定址之記憶體位址以非判定性方式提供資料，則藉由存取在由位址資訊指示之記憶體位址處的對應資料來將接收資料與預期資料進行比較，該位址資訊可由接收資料提供，但亦可由預期資料提供或為預定的。
在自動化測試設備之較佳實施例中，ATE將資料以壓縮表示儲存於記憶體中。
已發現，經壓縮資料佔用較少記憶體空間。ATE通常可儲存完整資料集之不同部分，例如僅儲存與預期資料有偏差之所接收資料及/或接收資料不同之預期資料或描述所接收資料與預期資料之間的偏差的資料。可壓縮儲存於ATE中及/或由ATE儲存之資料中的一些或全部以佔用較少記憶體空間。對於待壓縮儲存之所有資料，壓縮本身可為相同的資料壓縮方法，但取決於某些參數，對於不同資料命令亦可為不同的。
此類參數之實例可例如為與資料有關之測試的類型。此參數之另一實例為受測裝置之類型及/或ATE之類型。其他參數可與所涉及裝置直接有關，例如溫度、使用統計、記憶體狀態、可用記憶體、可用CPU及其類似者。其他參數可指命令或酬載(甚至該命令之後是否完全為酬載)、當前時間、傳輸時間、接收時間、傳輸持續時間等。
用於資料之部分或全部的壓縮可為無損或有損壓縮。
可使用之無損壓縮類型的實例包括熵類型，例如算術、非對稱數字系統、哥倫布(Golomb)、霍夫曼(Huffman)、區間(Range)、香農(Shannon)、香農-法諾(Shannon-Fano)、香農-法諾-埃利斯(Shannon-Fano-Elias)、湯斯頓(Tunstall)、一元、通用、例如指數哥倫布(Exp-Golomb)、斐波那契(Fibonacci)、伽瑪(Gamma)、萊文斯坦(Levenshtein)；辭典類型，例如位元組對編碼、藍波-立夫(Lempel-Ziv)；或其他類型，例如BWT、CTW、增量、DMC、DPCM、LDCT、MTF、PAQ、PPM、運行長度編碼(RLE，例如用於失敗位元)。
可使用之有損壓縮類型的實例包括變換類型，例如離散餘弦變換、DST、FFT、小波；預測類型，例如DPCM、LPC、運動、心理聲學。
亦可使用壓縮方法之組合。
在自動化測試設備之較佳實施例中，ATE可動態地調整壓縮以匹配預期錯誤分佈。
已發現，所接收資料含有暫存器值為高效的，一旦暫存器值錯誤，此便導致短的錯誤叢發。此可在錯誤叢發開始且錯誤字擴展至一個暫存器值時藉由具有位元組位移之標頭有效地儲存。
在自動化測試設備之較佳實施例中，ATE可保留所接收資料串流中在接近範圍內之可能失敗的所接收資料。
已發現，在例如經由串列USB或其他HSIO技術之高速通訊中，相關位元可例如藉由DFT在DUT中緩衝，以在小的串列位元區內將其串流輸出。在HSIO為USB之狀況下，此可藉由USB-DFT實現。舉例而言，可緩衝經由若干掃描鏈接收之MISR的值。此處，MISR為多輸入簽章暫存器，亦被稱作多輸入移位暫存器，該暫存器為結構基本上為線性回饋移位暫存器LFSR之依序電子電路，該線性回饋移位暫存器已經修改使得互斥或XOR閘驅動LFSR之正反器中之一或多者的輸入。
若此暫存器失敗，則將翻轉許多位元且因此失敗位元之叢發可藉由其在整個接收串流內之開頭的單個位移值來儲存(參見上文)。類似地，DFT可緩衝及叢發輸出來自個別掃描鏈之資料。又，DFT可緩衝來自若干掃描鏈之單個區塊的結果且將彼等結果與來自另一區塊之結果分開地叢發輸出。
在自動化測試設備之較佳實施例中，串流錯誤偵測區塊進一步儲存與失敗分析相關之統計資訊。
已發現，儲存統計資訊有益於評估可能發生的錯誤。此統計資訊之實例為可能按如上文所詳述之類型對失敗之總數進行計數及/或儲存第一失敗循環之位元組位移。
在自動化測試設備之較佳實施例中，ATE進一步回應於注意到受測裝置已中斷命令序列或注意到命令序列已中斷而偵測命令錯誤。
已發現，DUT可例如回應於偵測到異常而有意地中斷命令序列，以便指示異常存在。此異常可基於測試、DUT以及ATE。又，ATE可注意到命令序列已出於某一其他原因而中斷，例如由於HSIO DFT失敗，此通常使所有酬載無效。
在自動化測試設備之較佳實施例中，預期資料包含命令預期資料位元，該等位元指示對應的所接收資料位元為命令抑或酬載資料。
已發現，指示接收資料中之預期命令序列的預期資料可能有益於判定錯誤及對接收資料之處理要求。預期資料可包含命令旗標資料。
在自動化測試設備之較佳實施例中，預期資料包含遮罩資料，該遮罩資料指示所接收資料之哪些位元預期為命令位元。
已發現，替代地，可藉由使用可包含於對應預期資料中之遮罩資料來識別接收資料中之命令序列。
在自動化測試設備之較佳實施例中，ATE回應於偵測到命令錯誤而設定命令錯誤旗標。
已發現，藉由在偵測到命令錯誤時設定或引發旗標(此處為命令錯誤旗標)，加快對未預期處理程序問題之偵測。
在自動化測試設備之較佳實施例中，映射資訊儲存於記憶體中，且埠處理單元進一步基於映射資訊而對資料進行解擾，以便獲得直接指所儲存資料之位移的錯誤資訊。
已發現，映射資訊可用以對資料(例如，HSIO之低層級酬載資料)進行解擾，以便獲得直接指所儲存資料之位移的錯誤資訊，例如錯誤映射，該映射資訊例如為用於對測試之結果進行解擾的資訊。藉此，可更輕易地識別且稍後擷取發生之錯誤。其在具有區塊IO之上下文中的一個實例為：錯誤資訊係指對掃描鏈之位移。
替代地，映射資訊不儲存於ATE之記憶體中，而是包含於命令預期資料中。
在自動化測試設備之較佳實施例中，對於各受測裝置，映射資訊可能不同，且埠處理單元在解擾之前進一步偵測酬載類型。
已發現，映射資訊取決於例如受測裝置而可能不同，亦即，若用以獲得錯誤資訊之對應映射資訊適用於DUT，則對於不同DUT，例如不同SOC區塊，可最佳化結果資料之映射及解擾。另外，以下情形為有益的：例如PPU之ATE可偵測酬載類型，該酬載類型可儲存於命令之區塊索引中，但亦可在解擾之前由判定ATE在無額外資訊之情況下判定，此係因為所得錯誤資訊(亦即，錯誤映射)可接著取決於酬載類型而獲得且因此就例如酬載中之各位元如何映射至掃描鏈而最佳化，且此可能針對酬載之長叢發而重複。
在自動化測試設備之較佳實施例中，埠處理單元進一步在偵測酬載類型之前捨棄命令資料。
已發現，在偵測酬載類型之前捨棄經識別為命令資料之資料可增加解擾之處理速度。亦可選擇性地捨棄命令資料，從而捨棄一些命令資料，例如資料之前半部分或某一類型之命令資料，且留存一些命令資料。
實施例包含一種用於自動化測試一或多個受測裝置之方法，該方法包含：經由連接埠處理單元與受測裝置中之至少一者的高速輸入輸出HSIO介面接收資料；將自所連接之受測裝置接收到的資料儲存於記憶體中；偵測儲存於記憶體中之所接收資料中的命令錯誤；回應於偵測到命令錯誤，限制所接收資料中在偵測為錯誤之命令之後的後續資料在記憶體中的儲存。
此方法係基於與上述自動化測試設備相同之考慮因素。然而，應注意，該方法可藉由本文中亦關於自動化測試設備所描述之特徵、功能性及細節中之任一者補充。此外，該方法可藉由自動化測試設備之特徵、功能性及細節個別地及以組合方式補充。
根據本發明之實施例創建一種電腦程式，該電腦程式用於在電腦程式運行於電腦上時執行本文中所描述之方法。
較佳實施例之詳細說明
圖1展示根據本發明之實施例的自動化測試設備100之示意性方塊圖。該自動化測試設備ATE用於測試一或多個受測裝置DUT 130。自動化測試設備100包含至少一個埠處理單元PPU 110，該至少一個埠處理單元包含記憶體140及用於與一或多個受測裝置130連接之高速輸入輸出HSIO介面120。替代地，PPU 100可包含多於一個HSIO介面120，使得連接至PPU之各受測裝置130經由專用的HSIO介面120耦接。
DUT係例如藉由以各種方式向其提供測試資料及自其接收測試結果來測試。PPU可自ATE內之實體或自ATE外部接收此測試資料，例如自資料存放區(未圖示)接收。PPU接著可將所接收資料儲存於記憶體中且經由一或多個HSIO介面將資料提供至DUT。
測試受測裝置需要ATE與DUT之間的在二個方向上之資料傳輸。此等傳輸中之一些係經由HSIO傳輸。
埠處理單元110進一步包含串流錯誤偵測區塊150，該串流錯誤偵測區塊用於偵測自一或多個DUT 130接收到之資料中的命令錯誤。
所接收資料包含命令序列及酬載。自DUT接收到之資料含有結果資料，該結果資料為對DUT 130進行測試之結果。若串流錯誤偵測區塊偵測到所接收結果資料之命令序列中的錯誤，則一種可能性為測試有缺陷且因此結果資料之儲存可能無用。因此，PPU可限制具有錯誤命令序列之結果資料的儲存，以便節省記憶體空間。
甚至另外，PPU亦可儲存受限資料，該資料經保存以例如用於失敗分析，被免於進一步處理，其中進一步處理係指將對不含有任何錯誤之資料實行的程序步驟，例如比較所接收資料與預期資料，使得可判定受測裝置是否通過測試。
對於某些資料，例如伴有錯誤命令之資料，此比較不會產生任何有意義的結果，且因此在錯誤命令之後儲存的資料(即使受限)被免於處理可有益於PPU及因此ATE之總效能。
在錯誤命令之後待儲存之資料的限制，亦即，指示待儲存之資料的量，可定義為固定值、可變值或動態值。針對每個錯誤儲存相同資料量可為有用的，藉此定義錯誤命令之後的待儲存以供稍後分析之固定資料量。另一方面，該量亦可定義為可變值，該可變值可定義為在錯誤命令每次出現時取決於某些參數而儲存錯誤命令之後的不同資料量。此類參數之實例可例如為錯誤之類型，亦即，邏輯錯誤(命令在資料中之非法位置處)、傳輸錯誤(所接收命令經錯誤傳輸)、資料失配(酬載不匹配命令)、總和檢查碼錯誤(命令及/或酬載之所傳輸總和檢查碼(或其他完整性檢查)不正確)或任何其他通常已知之錯誤類型。此參數之另一實例為受測裝置之類型及/或ATE之類型。其他參數可與所涉及裝置直接有關，例如溫度、使用統計、記憶體狀態、可用記憶體、可用CPU及其類似者。其他參數可指酬載(甚至該命令之後是否完全為酬載)、當前時間、傳輸時間、接收時間、傳輸持續時間等。亦可使用動態值，該動態值可基於以上參數而隨時間改變。
如上文所提及，串流錯誤偵測區塊可進一步比較所接收資料與預載入之預期資料，以便驗證受測裝置DUT之正確運作。因此，可在ATE處準備及預載入所謂的的預期資料。可接著將所接收資料與預期資料進行比較且因此可判定裝置之正確運作。所接收資料可指來自掃描鏈之資料、命令及/或酬載資料。
串流錯誤偵測區塊亦可偵測所接收資料中之酬載資料錯誤，且回應於偵測到所接收資料中之錯誤而將資料選擇性地儲存至記憶體中。同樣，由於儲存錯誤資料(例如，此處為酬載資料)可能為無用的，因此可偵測酬載中之錯誤，且避免其儲存以便節省記憶體空間。藉此，亦在正確命令之狀況下，若酬載含有錯誤，則仍可減少記憶體使用量。選擇性地儲存亦可意謂，取決於錯誤及/或酬載或其他參數，根本不儲存資料。
預期資料亦可包含遮罩資料，亦即，定義對於某些使用，所接收資料之哪些位元相關及/或所接收資料之哪些位元不相關的資料。藉由使用遮罩資料，可使得ATE能夠更智慧地處理資料。作為實例，預期資料可含有遮罩資料，該遮罩資料指示對於某一測試程序，所接收資料將含有三個資料區塊：指示相關測試之命令、由DUT產生之結果資料以及種子資料，該種子資料由DUT使用以產生結果。由於ATE向DUT供應種子，因此取決於測試，儲存種子可能並非必要的。藉由選擇性地儲存結果資料，可節省額外記憶體空間。
所接收資料可作為位元組之之判定性串流或以非判定性方式接收。若所接收資料作為判定性串流而接收，則以預載入之預期資料的次序比較所接收資料與預載入之預期資料。替代地，所接收資料可作為具有相關聯之位址資訊的資料而接收。此位址資訊可指藉由直接記憶體存取DMA進行定址之資料。在彼狀況下，將所接收資料與在對應於位址資訊之記憶體位址處的預期資料進行比較，其中該記憶體位址為儲存預期資料之記憶體的位址。若接收資料係以預定次序作為資料串流(所謂的判定性資料串流)而提供至ATE，則可串列地處理預期資料。
若例如藉由諸如直接記憶體存取DMA定址之記憶體位址以非判定性方式提供所接收資料，則藉由存取在由位址資訊指示之記憶體位址處的對應資料來將接收資料與預期資料進行比較，該位址資訊可由接收資料提供，但亦可由預期資料提供或為預定的。
預期資料亦可預載入例如至與一或多個所連接之裝置相關聯的每裝置先進先出FIFO記憶體或所管理快取記憶體中。藉此，預期資料可保持準備好以用於與所接收資料進行較快比較。以下情形為特別有益的：所接收資料預期為呈某一次序，使得首先預載入之先進資料亦將首先進行比較且因此亦可首先自FIFO捨棄(先出)。對於此使用，可能僅預載入預期資料之一部分(預期資料之所謂的窗口)。
替代地，可與多於一個DUT相關聯之所管理快取記憶體可用以預載入預期資料或預期資料之窗口，且接著將其與來自多於一個DUT之所接收資料進行比較。藉此，對於所有裝置，不必重複地載入或預載入預期資料。
預期資料可自連接至PPU 110之資料存放區(未圖示)載入，該等PPU亦可以菊鏈之形式彼此連接。資料存放區可為或包含共用記憶體集區。PPU 110可接著直接自資料存放區接收資料。資料存放區可為ATE 100之內部元件，但亦可為ATE 100外部之相關聯元件。PPU分別自資料存放區及/或共用記憶體集區接收可共用之資料。
該資料可在埠處理單元之間共用，此意謂在多個埠處理單元之間共用的資料可由PPU自資料存放區接收。
資料存放區可將共用資料串流傳輸至埠處理單元110中之一或多者，且資料存放區可將例如結果或結果串流之每裝置(亦即，每DUT)結果資料儲存至多個記憶體區域中。特定而言，此等記憶體區域可在功能上及/或技術上不同。藉此，PPU將結果提供至資料存放區，且由於每DUT結果資料之資料速率可能彼此不同，例如比另一結果或結果串流之資料速率小例如至少十倍，因此取決於結果之特定特性而將結果儲存至不同記憶體區域中可為有益的。又，儲存結果所需之區域量及頻寬顯著小於共用刺激資料所需之資料量及頻寬，因此此等結果亦可儲存至不同記憶體區域中。
埠處理單元PPU 110可進一步將來自共用記憶體集區之共用資料轉遞至至少一個其他埠處理單元。在PPU彼此連接或至少與一個其他PPU連接之實施例中，PPU可將資料轉遞至其他PPU或至少一個其他PPU。藉此，減少自PPU對資料存放區之記憶體存取，亦即，讀取及寫入。
同樣地，PPU 110可自共用記憶體集區自至少一個其他埠處理單元接收共用資料。在PPU彼此連接或至少與一個其他PPU連接之實施例中，PPU可自其他PPU或至少一個其他PPU接收資料。藉此，亦減少自PPU對資料存放區150之記憶體存，亦即，讀取及寫入。
PPU之上文所詳述連接的特定形式為菊鏈，其中各PPU連接至二個其他PPU使得達成PPU之連串，且第一PPU連接至資料存放區。
其他拓樸亦為可能的，例如網狀、星形、完全連接、線形、樹型、匯流排。第一及最後PPU亦可彼此連接，使得形成環，但其亦可能彼此不連接使得形成PPU之連串(真正的菊鏈)。各PPU可與資料存放區連接。
替代地，在資料存放區與PPU之間，可包含記憶體集線器(未圖示)。資料存放區可將共用資料串流傳輸至記憶體集線器，自該記憶體集線器，共用資料可被傳輸至PPU 110。記憶體集線器可增強ATE 100之總效率。
PPU 110可自記憶體集線器接收共用資料。若記憶體集線器用共用資料伺服多於一個PPU 110，則其亦可被視為中央記憶體集線器。其他拓樸亦為可能的，如上文所論述。
又，FIFO或所管理快取記憶體可追蹤使用，例如與來自相關聯之所連接DUT的所接收資料進行比較，且捨棄已使用(亦即，已比較)或出於另一原因而不再需要留存的資料。
回應於基於資料使用之追蹤而發現某一受測裝置不遵循資料串流，ATE可將某一受測裝置辨識為失敗。亦即，若某一受測裝置慢速地提供資料使得與某一受測裝置相關聯之所管理快取記憶體中的預期資料比與其他受測裝置相關聯之對應預期資料更長時間地保持未使用，則可將DUT辨識為失敗。
若在所管理快取記憶體之狀況下，僅在記憶體中為若干DUT中之一者維持對應的所留存預期資料，則效率可受到不利影響，且藉由將留存了特定預期資料之DUT視為失敗，可自所管理快取記憶體捨棄預期資料且可改善總效率。又，若預期所接收資料遵循某一資料串流或型樣且DUT不以彼資料串流或型樣遞送所接收資料，則其可被視為失敗。
此亦展示於圖2中。在該圖上，資料元素dx 至dx+7 為儲存於資料存放區或記憶體集線器處之預期資料，如上文所詳述。對應的三個元素已預載入至PPU之記憶體140中且在彼處保持可用於比較。
在各別時間點tn 、tn+1 、tn+2 及tn+3 處，此等元素分別為dx+1 、dx+2 及dx+3 ；dx+2 、dx+3 及dx+4 ；dx+3 、dx+4 及dx+5 ；及dx+4 、dx+5 及dx+6 。
在t=tn 處，PPU 110 dx+1 、dx+2 及dx+3 在本端記憶體140中可用於比較。PPU 110亦自作為DUT 130中之二者的DUTA 及DUTB 接收dx+3 。
接著，自記憶體捨棄dx+1 ，且將dx+4 載入至記憶體140之現可用的記憶體空間中。PPU 110在記憶體140中現具有dx+2 、dx+3 及dx+4 。在t=tn+1 處，DUTB 傳輸dx+4 ，但DUTA 仍傳輸dx+3 。
接著，自記憶體捨棄dx+2 ，且將dx+5 載入至記憶體140之現可用的記憶體空間中。PPU 110在記憶體140中現具有dx+3 、dx+4 及dx+5 。在t=tn+2 處，DUTB 傳輸dx+5 ，但DUTA 仍傳輸dx+3 。
接著，自記憶體捨棄dx+3 ，且將dx+6 載入至記憶體140之現可用的記憶體空間中。PPU 110在記憶體140中現具有dx+4 、dx+5 及dx+6 。在t=tn+3 處，DUTB 傳輸dx+6 ，但DUTA 仍傳輸dx+3 。由於DUTA 之傳輸在不重新載入dx+3 之情況下無法再進行比較，因此DUTA 可替代地被視為失敗，使得不會延遲可為多於一個裝置之DUTB 的進展。
如發明內容中所詳述，資料亦可以壓縮表示來儲存。當然，此係指所有記憶體及所有資料。且可動態地調整壓縮。舉例而言，以便匹配預期錯誤分佈。
ATE亦可保留所接收資料串流中在接近範圍內之可能失敗的所接收資料，如上文所論述。
串流錯誤偵測區塊可進一步儲存與失敗分析相關之統計資訊。
ATE可進一步回應於注意到受測裝置已中斷命令序列而偵測命令錯誤，DUT可例如回應於偵測到異常而有意地中斷命令序列，以便指示異常存在。此異常可基於測試、DUT以及ATE。
又，ATE可注意到命令序列已出於某一其他原因而中斷，例如由於HSIO DFT失敗，此通常使所有酬載無效。
預期資料可包含命令預期資料位元，該等位元指示對應的所接收資料位元為命令抑或酬載資料，藉此促進判定錯誤及對接收資料之處理要求。預期資料可例如包含命令旗標資料。另外，預期資料可包含遮罩資料，該遮罩資料指示所接收資料之哪些位元預期為命令位元。此命令旗標結構描繪於圖3中，其中遮罩展示於命令旗標記憶體380中，在該圖中該記憶體展示為個別記憶體，但如上文所論述，遮罩亦可為儲存於預期回應記憶體350中之預期資料之一部分，該預期回應記憶體可例如為資料存放區350或由該資料存放區包含。在匹配來自DUT 330之資料輸出的命令旗標記憶體中，值1指示輸出資料之對應位元為命令之部分。值0指示輸出資料之對應位元不為命令之部分，且因此為例如酬載。在某些狀況下，值1亦可用以簡單地指示非酬載資料，且因此用於IDLE命令之區塊在命令旗標記憶體中具有針對命令本身之值1的對應位元(亦即，前4個位元)以及後續8個位元，該等位元既非命令亦非酬載。
另外，ATE可回應於偵測到命令錯誤而設定命令錯誤旗標，由此加快對未預期處理程序問題之偵測。
在ATE 100中，映射資訊可進一步儲存於例如記憶體140中。埠處理單元110可基於映射資訊而對資料解擾，以便獲得直接指所儲存資料之位移的錯誤資訊。此映射資訊可為用於對測試結果進行解擾之資訊，亦即，可對被視為一或多個測試之結果資料的自DUT傳回之資料進行解擾。資料之實例為例如HSIO之低層級酬載資料。藉由解擾，可獲得直接指所儲存資料之位移的錯誤資訊，例如錯誤映射。藉此，可更輕易地識別且稍後擷取發生之錯誤。其在具有區塊IO之上下文中的一個實例為：錯誤資訊係指對掃描鏈之位移。
然而，映射資訊不必直接儲存於記憶體140中，而可為命令預期資料之部分。又，對於各受測裝置130，映射資訊可能不同，且埠處理單元110在解擾之前偵測酬載類型，以便使用正確的映射資訊。
出於各種原因，映射資訊取決於受測裝置而可能不同。作為實例，若用以獲得錯誤資訊之對應映射資訊適用於DUT，則對於不同DUT，例如不同SOC區塊，可最佳化結果資料之映射及解擾。另外，以下情形為有益的：例如PPU之ATE可偵測酬載類型，該酬載類型可儲存於命令之區塊索引中，但亦可在解擾之前由判定ATE在無額外資訊之情況下判定，此係因為所得錯誤資訊(亦即，錯誤映射)可接著取決於酬載類型而獲得且因此就例如酬載中之各位元如何映射至掃描鏈而最佳化，且此可能針對酬載之長叢發而重複。
PPU 110進一步可在偵測酬載類型之前捨棄命令資料，若例如判定或預設僅需要進一步處理酬載，則在偵測酬載之類型之前捨棄識別為命令資料之資料可增加解擾之處理速度。亦可選擇性地捨棄命令資料，從而捨棄一些命令資料，例如資料之前半部分或某一類型之命令資料，且留存一些命令資料。
應注意，ATE 100可任選地由本文中所描述之特徵、功能性及細節中之任一者個別地及以組合方式補充。
實施例包含一種用於自動化測試一或多個受測裝置之方法，該方法包含：經由連接埠處理單元與受測裝置中之至少一者的高速輸入輸出HSIO介面接收資料；將自所連接之受測裝置接收到的資料儲存於記憶體中；偵測儲存於記憶體中之所接收資料中的命令錯誤；回應於偵測到命令錯誤，限制所接收資料中在偵測為錯誤之命令之後的後續資料在記憶體中的儲存。
此方法係基於與上述自動化測試設備相同之考慮因素。然而，應注意，該方法可藉由本文中亦關於自動化測試設備所描述之特徵、功能性及細節中之任一者補充。此外，該方法可藉由自動化測試設備之特徵、功能性及細節個別地及以組合方式補充。
根據本發明之實施例創建一種電腦程式，該電腦程式用於在電腦程式運行於電腦上時執行本文中所描述之方法。細節及實施例
在下文中，將論述本發明所基於的一些考慮因素且將描述若干解決方案。特定而言，將揭露數個細節，該等細節可任選地被引入至本文中揭露之實施例中之任一者中。動機
結構測試使得能夠對個別結構(「胞元」)進行系統性測試涵蓋，從而在系統單晶片[SOC]內實施數位區塊之複雜功能。結構測試包括多種測試方法，包括但不限於記憶體BIST、邏輯BIST (晶片上產生之型樣)及掃描測試(外部提供之型樣)。組合個別測試以測試區塊：例如，將掃描測試按階層應用於區塊(串列或並列)。
進階結構測試方法應用外部提供之測試資料(來自自動化測試設備[ATE]之刺激)與晶片上測試裝置[DFT]之組合，該晶片上測試裝置將外部提供之測試資料(種子)擴展至掃描鏈中。將測試結果壓緊及壓縮成提供至SOC之主要IO的少量測試資料(接收資料)，ATE將該測試資料與預期資料進行比較(包括遮罩接收資料之能力)。
在不限制所提議解決方案之應用的情況下，下文將掃描測試稱為結構測試之一般表示，如上文所描述。
然而，隨著新的製造製程使SOC之複雜度增加，以成本有效之方式按比例調整掃描測試面臨挑戰。 • 需要儲存於ATE上之測試資料的量遞增 • 經由SOC IO饋送測試資料之測試時間遞增 • 晶片上複雜度之增加對將測試資料分配至受測區塊及產生所需時脈信號提出了挑戰。
此外，當SOC部署於最終應用中時，複雜SOC之品質及可靠性預期需要結構測試：例如，部署於汽車或通訊基礎架構系統中。
此等挑戰之若干可能的解決方案包括： • 經由功能性高速I/O介面進行測試資料遞送：例如經由USB或PCIe。此導致以下情況：
Figure 02_image001
使得能夠增加資料速率
Figure 02_image001
使得能夠在最終應用中進行結構測試
Figure 02_image001
需要ATE及受測裝置[DUT]上之時序的解耦(如對於HSIO資料通訊為典型的)。任何準確時序同步將需要DUT與ATE或其他輔助設備(例如，示波器)之間的時序敏感信號。 • 進階晶片上測試資料處理、測試排程及與受測區塊之測試資料通訊。
Figure 02_image001
所提議之典型元件： ATE與HSIO-DFT之間的通訊協定：例如1149.10 使用晶片上網路(NOC)以藉由管理測試應用程式之本端DFT靈活地投送測試資料 針對若干區塊串列或並列地進行靈活測試排程。
Figure 02_image001
此導致以下情況： 需要複雜的互動以有效地排程至及自DUT之測試資料傳送 使得能夠經由測試埠傳送較高階通訊(語義)，從而提供新的控制層級：例如 • DFT提供預處理結果，其簡化決策制定及良率學習(yield learning)。 • DFT控制ATE功率態樣1 ： 用於多站台資料共用、資料串流、資料處理之解決方案
問題：遞增之測試資料量要求跨越並列測試之多個站台共用測試資料： • 各種類型之資料可共用且需要自共用資料儲存器串流傳輸至DUT介面(「埠」)或每站台處理單元。可共用之資料包括但不限於以下各者：
Figure 02_image001
驅動資料(刺激)，
Figure 02_image001
預期資料(包括與預期資料一起儲存或儲存於分開記憶體區中之遮罩資料)，
Figure 02_image001
後處理結果所需之輔助資料 • 資料流需要跟上HSIO資料速率，從而最小化對所得每站台測試資料傳送之影響。 • 理想地，可跨越介接至ATE之埠處理單元的所有站台而共用資料儲存器。然而，此將導致過於複雜且昂貴的資料介面。需要找到適當架構以最大化共用而不影響測試執行。 • 無法共用每站台資料。此等資料包括：
Figure 02_image001
來自DUT之接收資料
Figure 02_image001
在比較接收資料與預期資料之後儲存的結果
Figure 02_image001
每站台測試條件：例如，作為實際測試資料傳送之前置項傳達至DUT的DUT特定晶片上設置。
解決方案： 圖4展示例示性資料流。然而，其僅表示單個站台且並不區分資料存放區與一或多個埠處理單元(PPU)。
解決方案組件： 1.      資料存放區：
Figure 02_image001
實施大的共用記憶體集區的ATE硬體上之記憶體子系統
Figure 02_image001
通常實施為可用的最快商用RAM。
Figure 02_image001
用以將共用資料串流傳輸至埠處理單元。為了最小化頻寬利用，共用於多站台測試執行之資料較佳僅由PPU或記憶體集線器讀取一次。
Figure 02_image001
用以將每DUT結果串流儲存至受控記憶體區域中。儲存結果所需之資料量及頻寬較佳顯著小於共用刺激資料所需之資料量及頻寬。
Figure 02_image001
ATE卡上可存在一或多個資料存放區。各資料存放區需要資料流架構之複製。 2.      PPU-埠處理單元：
Figure 02_image001
與一個或許多DUT介接
Figure 02_image001
實施用於DUT之HSIO埠、除錯埠及控制埠
Figure 02_image001
直接接收來自資料存放區之資料或接收自另一PPU (菊鏈)或中央記憶體集線器轉遞之資料。
Figure 02_image001
其使用緩衝(FIFO)及快取記憶體以最少化對其資料源之讀取存取。
Figure 02_image001
其適當地處置失敗的各別慢速站台：例如，使用者可指定最大處理差異，若裝置在接收之後落後多於此數目，則將裝置指示為失敗。
Figure 02_image001
可將共用資料轉遞至一或多個其他PPU
Figure 02_image001
實施預期資料與接收資料之每DUT比較且計算每DUT失敗資料
Figure 02_image001
將失敗資料發送至資料存放區—潛在地經由另一PPU或記憶體集線器。 3.      記憶體集線器(任選地)：
Figure 02_image001
其用以實施星形架構。
Figure 02_image001
其針對各PPU提供資料介面
Figure 02_image001
其使用緩衝(FIFO)及快取記憶體以最少化對資料存放區之讀取存取。 4.      結果資料存放區(任選地)：
Figure 02_image001
用於結果之獨立資料存放區可出於以下原因而附接至各PPU或在中央附接至記憶體集線器：
Figure 02_image001
其提供獨立於用以將共用資料串流傳輸至PPU之介面的記憶體介面
Figure 02_image001
其提供記憶體介面以存取結果資料以用於後處理或上傳，而不干擾下一測試執行。態樣 2 ：用於串流錯誤偵測及失敗壓縮之解決方案
問題：傳統的ATE即時地對來自結構測試之主要輸出進行取樣且將其與預期資料(包括遮罩)進行比較。此處理程序由測試資料之判定性循環I/O啟用。
然而，經由HSIO之掃描測試固有地為非判定性且叢發的。又，掃描輸出為協定堆疊中之酬載資料：亦即，至/自掃描鏈之資料擾亂為用命令「標記」之串列酬載。USB接收資料(命令及酬載)在被處理之前儲存於記憶體中：例如與預期資料進行比較。
此方法具有二個問題： 1.      資料處理在儲存所接收資料及稍後再次讀取其以將其與儲存於另一記憶體位置上之預期資料進行比較時具有顯著的記憶體頻寬要求。此要求在並列地測試若干裝置時進一步倍增 2.      掃描型樣是否已失敗之決策係基於後處理經由USB封包接收之資料。最壞狀況為所接收資料與預期資料之比較佔據總執行時間之主要部分：亦即，其花費之時間長於經由HSIO之資料串流
解決方案： 嵌入於埠處理單元中之串流錯誤偵測區塊比較剛接收到之掃描資料與預載入之預期資料，以僅在偵測到實際錯誤時寫入至記憶體。應注意，預期資料可包括遮罩資料。
詳言之： 1.      使用上文所描述之資料串流架構，埠處理單元使預期資料之窗口可用於將其與所接收資料封包進行比較。 預期資料預載入於每站台FIFO或所管理快取記憶體中，該每站台FIFO或所管理快取記憶體追蹤所有作用中站台對其資料之使用，之後捨棄該資料。此避免自大的資料存放區讀取預期資料—可能針對各站台重複地讀取。 在裝置不遵循資料串流之狀況下，PPU可引發例外，將站台聲明為失敗且僅儲存可用錯誤資料。 2.      在HSIO上接收到掃描資料後，埠處理單元將所接收資料與「匹配的」預載入預期資料進行比較。 在HSIO通訊作為位元組之判定性串流的狀況下，「匹配」係指以預載入之預期資料的次序比較所接收資料。 在所接收資料之DMA傳送的狀況下，PPU匹配所寫入之接收資料之位元組位移與預期資料中之位元組位移。位元組位移充當記憶體位址。 3.      錯誤資訊係以壓縮表示串流輸出以最小化資料量及所需之記憶體介面頻寬。除標準資料壓縮(例如，失敗位元之運行長度編碼)以外，串流錯誤偵測區塊亦可實施測試特定格式(例如，如亦由傳統ATE遞送)。 可動態地調整壓縮以匹配預期錯誤分佈：例如，所接收資料可含有暫存器值，一旦暫存器值錯誤，此便導致短的錯誤叢發。此可在錯誤叢發開始且錯誤字擴展至一個暫存器值時藉由具有位元組位移之標頭有效地儲存。 若USB-DFT保留串列USB接收資料串流中在接近範圍內之可能失敗的接收資料，則可改善結果資料之壓縮。USB-DFT可緩衝相關位元以在小的串列位元區內將其串流輸出：例如，緩衝經由若干掃描鏈接收之MISR暫存器的值。若此暫存器失敗，則將翻轉許多位元且因此失敗位元之叢發可藉由其在整個接收串流內之開頭的單個位移值來儲存(參見上文段落)。類似地，USB-DFT可緩衝及叢發輸出來自個別掃描鏈之資料。又，USB-DFT可緩衝來自若干掃描鏈之單個區塊的結果且將該等結果與另一區塊之結果分開地叢發輸出。 除個別錯誤資訊以外，串流錯誤偵測區塊亦儲存與失敗分析相關的統計：例如，對失敗之總數進行計數，儲存第一失敗循環之位元組位移。 4.      經HSIO掃描之結果處理的獨特特徵為錯誤可能不僅在掃描輸出資料之酬載中發生，而且亦在命令碼中發生：例如 a.       HSIO掃描DFT注意到其通訊異常，據此中斷命令序列。 b.       HSIO掃描DFT本身被損壞，其通常使所有酬載無效。 此情形之解決方案將儲存額外預期資料集，其中各位元描述其對應接收資料位元是否為命令：命令旗標資料 每當偵測到命令中之錯誤時，便引發「命令錯誤」旗標以限定結果且加速意外處理程序問題之偵測。每當此錯誤發生時，串流錯誤偵測區塊便可切換成最少化無用及隨機酬載資料之儲存或可能俘獲後續位元作為關於HSIO掃描DFT區塊之狀態的資訊酬載的模式。 5.      除高效地偵測到發生錯誤且儲存結果以外，串流結果處理亦可對結果進行解擾，使得錯誤映射不基於藉由命令結構封裝至串列USB串流中之掃描資料的位元位移，而直接指區塊IO之位移，例如至掃描鏈之位移。 解擾需要映射資訊，該映射資訊需要作為「註釋」與掃描型樣一起儲存。其可與命令旗標資料合併以篩選出固有地與受測試SOC區塊之掃描IO不相關的命令資料。 此外，一旦傳達了不同SOC區塊之接收資料，映射資訊便可能不同。因此，解擾處理程序可首先偵測酬載類型(例如，儲存於命令之區塊索引中)，之後應用正確的解擾映射：例如，酬載中之各位元如何映射至掃描鏈—可能針對長的酬載叢發進行重複。 總之，串流解擾流程可分裂成可在有效實施方案中定序之三個階段： a.       捨棄命令資料 b.      偵測酬載類型。此階段亦可處置經寫碼至單個命令訊框中之相同結構化酬載的重複 c.       使用適用的映射對酬載進行解擾態樣 3 ：用於減少所需測試資料量之解決方案
問題：測試資料量遞增。此會影響儲存以及記憶體存取及多站台資料串流中所需之頻寬
解決方案： 可用演算法壓縮遮罩資料以及命令旗標資料，該等演算法允許恰好在與接收資料之實際比較之前進行即時解壓縮。
由於遮罩位元應該很少且較可能被叢發，因此運行長度編碼可能為有效的且易於解碼。
命令旗標資料可經運行長度編碼或演算法壓縮：例如，若接收字分裂成命令及酬載位元。態樣 4 ：用於減少定序命令之時間額外負荷的解決方案。
問題：HSIO掃描測試由其他動作包圍：例如，在HSIO掃描之前設置裝置，在HSIO掃描測試之間改變測試條件，叢發獨立的HSIO掃描型樣測試。在所有此等狀況下，動作之依序執行產生額外負荷。
在典型的ATE中，藉由在FIFO中準備後續動作之測試資料來最小化或完全避免此額外負荷，使得測試可繼續進行而不會中斷。
解決方案： 控制HSIO掃描之動作通常需要高層級作業系統中之軟體堆疊的支援。因此，準備後續動作之測試資料需要在先前動作完成之前並列地啟動OS層級活動。此可藉由多執行緒處理完成，多執行緒處理通常由目前先進技術作業系統(例如，Linux)實現。然而，DUT介面處之活動必須按次序進行。因此，USB資料之傳輸必須暫停直至先前動作完成。
暫停HSIO掃描資料傳輸需要干擾特定HSIO埠之協定堆疊：例如，對於PCle：PCIe可繼續驅動閒置(IDLE)直至可啟動所準備訊框。若為自DUT進行的DMA存取，則可充分準備PCIe，且僅等待直至DUT在先前動作完成之後參與DMA資料傳送
暫停資料傳輸需要HSIO IP中之HSIO堆疊的適當改變：例如，HSIO可具有準備傳輸之二條管線。每次二條管線中之一者保持待命(armed)/選通，直至接收到觸發以釋放下一可用時槽中之資料傳輸。該觸發可為低層級軟體命令或自另一儀器或甚至DUT本身接收到之電氣觸發。態樣5 ： 用於使測試裝置、測試資料及測試資料流與HSIO 埠特性解耦之解決方案
問題：HSIO介面在不同作業系統上且藉由變化之驅動程式以各種方式進行程式設計。測試設備將需要支援之典型變化包括但不限於： • 變化的HSIO埠，包括USB、PCIe、1149.10或甚至專屬介面 • HSIO作為主機/根或作為端點操作 • ATE主動地將測試資料串流傳輸至DUT或DUT自ATE提取資料(DMA) • 經由標準介面或需要自訂驅動程式之HSIO通訊
然而，ATE及測試程式需要啟用通用的可組配測試設置及使用狀況。
解決方案： ATE解決方案允許在測試程式內重新組配埠介面：例如，自PCIe端點至1149.10測試介面。
ATE軟體支援由虛擬「儀器」啟用之2個或多於2個通用的使用模型，該等模型可應用於一或多個HSIO類型：例如 • 推送模式—串流(典型地用於USB、1149.10)：ATE主動地將刺激資料推送至HSIO通訊中 • DMA模式(典型地用於PCIe)：DUT將OCST記憶體映射至其記憶體空間中且自其讀取資料/將資料讀取至其。
在系統內添加勾點(hook)以使得客戶或第3方能夠根據專屬介面調整標準區塊：例如 • 定義用於根據選定使用模型實施自訂埠之標準介面：例如，DMA。 • 在OCST卡上運行高效的自訂/第3方程式碼以分析所接收封裝用於良率學習。在此狀況下，預期資料可含有支援資訊而非直接可比較的預期資料。 • 恰好在將資料推送至HSIO中之前進行每DUT加密。 • 允許由DUT在DMA模式下寫入結果時所使用之位址的每站台映射。此將使實體接收記憶體保持相異，即使各站台之DMA相同亦如此。結論
總之，本文中所描述之實施例可任選地由此處所描述之重要點或態樣中之任一者補充。然而，應注意，可個別地或組合地使用此處所描述之重要點及態樣，且可將其個別地及組合地引入至本文中所描述之實施例中之任一者中。實施方案替代例
儘管已在設備之上下文中描述一些態樣，但顯然，此等態樣亦表示對應方法之描述，其中區塊或裝置對應於方法步驟或方法步驟之特徵。類似地，在方法步驟之上下文中描述的態樣亦表示對應設備之對應區塊或項目或特徵的描述。可由(或使用)比如微處理器、可規劃電腦或電子電路之硬體設備執行方法步驟中之一些或全部。在一些實施例中，可由此設備執行最重要方法步驟中之一或多者。
取決於某些實施方案要求，本發明之實施例可以硬體或軟體實施。可使用例如軟碟、DVD、藍光(Blu-Ray)、CD、ROM、PROM、EPROM、EEPROM或快閃記憶體之數位儲存媒體來執行實施方案，該數位儲存媒體具有儲存於其上之電子可讀控制信號，該等電子可讀控制信號與可規劃電腦系統協作(或能夠協作)以使得執行各別方法。因此，數位儲存媒體可為電腦可讀的。
根據本發明之一些實施例包含具有電子可讀控制信號之資料載體，該等控制信號能夠與可規劃電腦系統協作，使得執行本文中所描述之方法中之一者。
一般而言，本發明之實施例可實施為具有程式碼之電腦程式產品，當電腦程式產品在電腦上運行時，該程式碼操作性地用於執行該等方法中之一者。該程式碼可例如儲存於機器可讀載體上。
其他實施例包含儲存於機器可讀載體上的用於執行本文中所描述之方法中之一者的電腦程式。
換言之，本發明方法之實施例因此為電腦程式，該電腦程式具有用於在電腦程式運行於電腦上時執行本文中所描述之方法中之一者的程式碼。
因此，本發明方法之另一實施例為資料載體(或數位儲存媒體，或電腦可讀媒體)，該資料載體包含記錄於其上的用於執行本文中所描述之方法中之一者的電腦程式。資料載體、數位儲存媒體或記錄媒體通常為有形的及/或非暫時性的。
因此，本發明方法之另一實施例為表示用於執行本文中所描述之方法中之一者的電腦程式之資料串流或信號序列。資料串流或信號序列可例如經組配以經由資料通訊連接(例如，經由網際網路)而傳送。
另一實施例包含經組配或經調適以執行本文中所描述之方法中之一者的處理構件，例如電腦或可規劃邏輯裝置。
另一實施例包含電腦，該電腦具有安裝於其上的用於執行本文中所描述之方法中之一者的電腦程式。
根據本發明之另一實施例包含經組配以將用於執行本文中所描述之方法中之一者的電腦程式傳送(例如，以電子方式或光學方式)至接收器的設備或系統。接收器可例如為電腦、行動裝置、記憶體裝置或其類似者。該設備或系統可例如包含用於將電腦程式傳送至接收器之檔案伺服器。
在一些實施例中，可規劃邏輯裝置(例如，場可規劃閘陣列)可用以執行本文中所描述之方法的功能性中之一些或全部。在一些實施例中，場可規劃閘陣列可與微處理器協作，以便執行本文中所描述之方法中之一者。一般而言，該等方法較佳由任何硬體設備執行。
本文中所描述之設備可使用硬體設備或使用電腦或使用硬體設備與電腦之組合來實施。
本文中所描述之設備或本文中所描述之設備的任何組件可至少部分地以硬體及/或以軟體來實施。
本文中所描述之方法可使用硬體設備或使用電腦或使用硬體設備與電腦之組合來實施。
本文中所描述之方法或本文中所描述之設備的任何組件可至少部分地由硬體及/或由軟體執行。
上文所描述之實施例僅說明本發明之原理。應理解，本文中所描述之配置及細節的修改及變化對於熟習此項技術者將為顯而易見的。因此，意圖僅受接下來之申請專利範圍之範疇限制，而不受藉助於本文中實施例之描述及解釋所呈現的特定細節限制。
100:自動化測試設備 110,110a,110b:埠處理單元PPU 120:高速輸入輸出HSIO介面 130,130a,130b,330:受測裝置DUT 140:本端記憶體 150:串流錯誤偵測區塊 350:資料存放區 380:命令旗標記憶體
隨後將參看附圖描述根據本發明之實施例，在附圖中： 圖1展示根據本發明之一實施例的自動化測試設備之示意性方塊圖； 圖2展示指示受測裝置失敗之資料結構的示意性方塊圖； 圖3展示關於命令旗標之資料流及資料結構的示意性方塊圖；及 圖4展示根據本發明之另一實施例的例示性自動化測試設備之示意性方塊圖，該方塊圖包括資料流。
在諸圖中，類似參考符號表示類似元件及特徵。
100:自動化測試設備
110a,110b:埠處理單元PPU
120:高速輸入輸出HSIO介面
130a,130b:受測裝置DUT
140:本端記憶體
150:串流錯誤偵測區塊

Claims (24)

  1. 一種用以測試一或多個受測裝置之自動化測試設備，該自動化測試設備包含： 至少一個埠處理單元，其包含 一高速輸入輸出介面HSIO，其用於與該等受測裝置中之至少一者連接， 一記憶體，其用於儲存由該埠處理單元自一或多個所連接之受測裝置接收到的資料，以及 一串流錯誤偵測區塊，其經組配以偵測所接收資料中之一命令錯誤， 其中該埠處理單元經組配以， 回應於偵測到該命令錯誤，限制該所接收資料中在偵測為錯誤之命令之後的後續資料在該記憶體中之該儲存。
  2. 如請求項1之自動化測試設備，其經進一步組配以使該所接收資料中在偵測為錯誤之該命令之後的儲存於該記憶體中之後續資料免於進一步處理。
  3. 如前述請求項1至2中任一項之自動化測試設備，其中指示待儲存之資料之量的該限制由一固定值、一可變值或一動態值定義。
  4. 如前述請求項1至3中任一項之自動化測試設備，其中該串流錯誤偵測區塊經進一步組配以比較該所接收資料與預載入之預期資料。
  5. 如前述請求項1至4中任一項之自動化測試設備，其中該串流錯誤偵測區塊經進一步組配以 偵測該所接收資料中之酬載資料錯誤，以及 回應於該所接收資料中之一錯誤的該偵測而將資料選擇性地儲存至該記憶體中。
  6. 如請求項4或5中任一項之自動化測試設備，其中該預期資料包含遮罩資料。
  7. 如請求項4至6中任一項之自動化測試設備，其經進一步組配以將該預期資料預載入至與一或多個所連接之裝置相關聯的一每裝置先進先出FIFO記憶體或一所管理快取記憶體中，該每裝置先進先出FIFO記憶體或該所管理快取記憶體較佳經組配以追蹤相關聯之所連接裝置的資料使用，且捨棄該資料。
  8. 如請求項7之自動化測試設備，其中該自動化測試設備經組配以回應於基於資料使用之該追蹤發現某一受測裝置不遵循一資料串流而將該某一受測裝置辨識為失敗。
  9. 如請求項4至6中任一項之自動化測試設備，其經進一步組配以 在該所接收資料作為位元組之判定性串流而接收的狀況下，以預載入之預期資料的次序比較所接收資料與該預載入之預期資料，以及 在該所接收資料作為具有相關聯之一位址資訊的資料而接收的狀況下，比較該所接收資料與在對應於該位址資訊之一記憶體位址處的預期資料。
  10. 如前述請求項1至9中任一項之自動化測試設備，其經進一步組配以將資料以一壓縮表示儲存於該記憶體中，其中壓縮較佳為標準資料壓縮或呈一測試特定格式。
  11. 如請求項10之自動化測試設備，其經進一步組配以動態地調整該壓縮以匹配一預期錯誤分佈。
  12. 如請求項10至11中任一項之自動化測試設備，其中該自動化測試設備經組配以保留所接收資料串流中在接近範圍內之可能失敗的所接收資料。
  13. 如前述請求項1至12中任一項之自動化測試設備，其中該串流錯誤偵測區塊經進一步組配以儲存與失敗分析相關之統計資訊。
  14. 如前述請求項1至13中任一項之自動化測試設備，其經進一步組配以回應於注意到該受測裝置已中斷一命令序列或注意到該命令序列已中斷而偵測該命令錯誤。
  15. 如請求項4至14中任一項之自動化測試設備，其中該預期資料包含命令預期資料位元，該等位元指示對應的所接收資料位元是否為一命令。
  16. 如請求項4至14中任一項之自動化測試設備，其中該預期資料包含遮罩資料，該遮罩資料指示該所接收資料之哪些位元預期為命令位元。
  17. 如前述請求項1至16中任一項之自動化測試設備，其經進一步組配以回應於偵測到該命令錯誤而設定一命令錯誤旗標。
  18. 如前述請求項1至17中任一項之自動化測試設備， 其中映射資訊儲存於該記憶體中，且 其中該埠處理單元經進一步組配以 基於該映射資訊而對該資料進行解擾，以便獲得直接指所儲存資料之位移的錯誤資訊。
  19. 如請求項15至17中任一項之自動化測試設備， 其中命令預期資料包含映射資訊，且 其中該埠處理單元經進一步組配以 基於該映射資訊而對該資料進行解擾，以便獲得直接指所儲存資料之位移的錯誤資訊。
  20. 如請求項18至19中任一項之自動化測試設備，其中 對於各受測裝置，該映射資訊可能不同，且 該埠處理單元經進一步組配以在解擾之前偵測酬載類型。
  21. 如請求項20之自動化測試設備，其中該埠處理單元經進一步組配以在偵測該酬載類型之前捨棄命令資料。
  22. 一種用以自動化測試一或多個受測裝置之方法，其包含： 經由連接一埠處理單元與該等受測裝置中之至少一者的一高速輸入輸出HSIO介面接收資料， 將自所連接之受測裝置接收到的資料儲存於一記憶體中， 偵測儲存於該記憶體中之所接收資料中的一命令錯誤， 回應於偵測到該命令錯誤，限制該所接收資料中在偵測為錯誤之命令之後的後續資料在該記憶體中之該儲存。
  23. 一種用於一處理裝置之電腦程式，該電腦程式包含用於在該程式運行於該處理裝置上時執行如請求項22之步驟的軟體程式碼部分。
  24. 如請求項23之電腦程式，其包含一電腦可讀媒體，該等軟體程式碼部分儲存於該電腦可讀媒體上，其中該程式可直接載入至該處理裝置之一內部記憶體中。
TW109122802A 2019-01-22 2020-07-06 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式 TW202202865A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962795456P 2019-01-22 2019-01-22
WOPCT/EP2020/051543 2020-01-22
PCT/EP2020/051543 WO2020152232A1 (en) 2019-01-22 2020-01-22 Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program for handling command errors

Publications (1)

Publication Number Publication Date
TW202202865A true TW202202865A (zh) 2022-01-16

Family

ID=69192062

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109122800A TW202132793A (zh) 2019-01-22 2020-07-06 使用晶片上系統測試控制器之自動測試設備
TW109122802A TW202202865A (zh) 2019-01-22 2020-07-06 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式
TW109122801A TW202202864A (zh) 2019-01-22 2020-07-06 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及使用緩衝記憶體之電腦程式

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109122800A TW202132793A (zh) 2019-01-22 2020-07-06 使用晶片上系統測試控制器之自動測試設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109122801A TW202202864A (zh) 2019-01-22 2020-07-06 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及使用緩衝記憶體之電腦程式

Country Status (7)

Country Link
US (3) US11385285B2 (zh)
JP (3) JP7058759B2 (zh)
KR (3) KR102569335B1 (zh)
CN (3) CN113330322B (zh)
DE (3) DE112020000035T5 (zh)
TW (3) TW202132793A (zh)
WO (3) WO2020152232A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11204849B2 (en) 2020-03-13 2021-12-21 Nvidia Corporation Leveraging low power states for fault testing of processing cores at runtime
US11809570B2 (en) * 2020-10-06 2023-11-07 Newae Technology Inc Method and apparatus for analyzing side channel-related security vulnerabilities in digital devices
US11719749B1 (en) * 2020-10-22 2023-08-08 Cadence Design Systems, Inc. Method and system for saving and restoring of initialization actions on dut and corresponding test environment
US20220155370A1 (en) * 2020-11-17 2022-05-19 Synopsys, Inc. Device under test synchronization with automated test equipment check cycle
US11836059B1 (en) 2020-12-14 2023-12-05 Sanblaze Technology, Inc. System and method for testing non-volatile memory express storage devices
CN112597006B (zh) * 2020-12-14 2023-10-03 中国航发控制系统研究所 一种嵌入式软件集成测试自动化执行系统及方法
US11431379B1 (en) 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module
CN115391108A (zh) * 2021-05-25 2022-11-25 爱德万测试股份有限公司 自动测试设备系统及其自动测试设备方法
CN113572661B (zh) * 2021-07-28 2022-12-27 迈普通信技术股份有限公司 一种测试多激活检测性能的系统和方法
CN113836060B (zh) * 2021-09-24 2024-05-28 北京机电工程研究所 一种适用于仿真模型及流程模型的分布式实时仿真平台
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN114167258B (zh) * 2021-11-29 2024-03-22 上海御渡半导体科技有限公司 一种ate测试系统的数据存储和读取装置及方法
CN113904970B (zh) * 2021-12-09 2022-03-01 伟恩测试技术(武汉)有限公司 一种半导体测试设备的传输系统及方法
CN114461150A (zh) * 2022-02-09 2022-05-10 马来西亚明试国际有限公司 一种用于自动测试设备数据聚合的方法、系统及存储介质
KR102461404B1 (ko) * 2022-04-08 2022-10-31 주식회사 세미파이브 시스템 온 칩과 메모리 사이의 통신을 위한 ｉｏ 파라미터를 설정하는 방법 및 장치
US11853251B2 (en) 2022-05-04 2023-12-26 Qualcomm Incorporated On-die chip-to-chip (C2C) link state monitor
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质
CN117290278A (zh) * 2023-10-10 2023-12-26 合芯科技有限公司 芯片内硬件互联结构、芯片、服务器及方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966417B2 (ja) * 1988-09-05 1999-10-25 株式会社アドバンテスト 論理集積回路試験装置
US7328387B2 (en) * 2004-12-10 2008-02-05 Texas Instruments Incorporated Addressable tap domain selection circuit with selectable ⅗ pin interface
US5103450A (en) * 1989-02-08 1992-04-07 Texas Instruments Incorporated Event qualified testing protocols for integrated circuits
US5321702A (en) * 1989-10-11 1994-06-14 Teradyne, Inc. High speed timing generator
JP3114753B2 (ja) * 1991-10-31 2000-12-04 九州日本電気株式会社 Ｌｓｉテスト方法
JPH07244130A (ja) * 1994-03-02 1995-09-19 Sony Tektronix Corp テストパターン発生器
JPH08129508A (ja) * 1994-10-31 1996-05-21 Toshiba Corp コンピュータシステム及びその共有メモリ制御方法
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
GB9805054D0 (en) * 1998-03-11 1998-05-06 Process Intelligence Limited Memory test system with buffer memory
AU9654198A (en) * 1998-06-29 2000-01-17 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
US6424926B1 (en) 2000-03-31 2002-07-23 Intel Corporation Bus signature analyzer and behavioral functional test method
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
JP2002156404A (ja) * 2000-11-20 2002-05-31 Seiko Epson Corp 半導体測定方法及び半導体測定装置
JP2002311095A (ja) * 2001-04-12 2002-10-23 Tritec:Kk Ｌｓｉ検査装置
US6988232B2 (en) 2001-07-05 2006-01-17 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
JP2003121499A (ja) * 2001-10-09 2003-04-23 Hitachi Ltd 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム
KR20050007474A (ko) * 2002-05-08 2005-01-18 엔피테스트, 인코포레이티드 다목적 메모리를 지닌 테스터 시스템
JP2004030765A (ja) * 2002-06-25 2004-01-29 Fujitsu Ltd 自己診断機能内蔵の半導体記憶装置
JP3614838B2 (ja) * 2002-09-19 2005-01-26 Ｎｅｃエレクトロニクス株式会社 半導体検査システム及び半導体デバイスの検査方法
US7131046B2 (en) * 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
GB0315931D0 (en) * 2003-07-08 2003-08-13 Koninkl Philips Electronics Nv Radio device testing system
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
JP4602004B2 (ja) * 2004-06-22 2010-12-22 株式会社東芝 テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
US7089139B2 (en) * 2004-08-16 2006-08-08 Agilent Technologies, Inc. Method and apparatus for configuration of automated debug of in-circuit tests
US7627798B2 (en) * 2004-10-08 2009-12-01 Kabushiki Kaisha Toshiba Systems and methods for circuit testing using LBIST
US7437517B2 (en) * 2005-01-11 2008-10-14 International Business Machines Corporation Methods and arrangements to manage on-chip memory to reduce memory latency
JP2006266835A (ja) * 2005-03-23 2006-10-05 Advantest Corp 試験装置、試験方法、及び試験制御プログラム
US20070168809A1 (en) * 2005-08-09 2007-07-19 Naoki Kiryu Systems and methods for LBIST testing using commonly controlled LBIST satellites
CN1925384A (zh) * 2005-09-02 2007-03-07 上海乐金广电电子有限公司 数字广播信息流传输错误检测装置及方法
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7389461B2 (en) * 2005-09-28 2008-06-17 Teradyne, Inc. Data capture in automatic test equipment
CN1987236A (zh) * 2005-12-22 2007-06-27 乐金电子(天津)电器有限公司 空调器的错误记录管理控制装置及其管理控制方法
US7552370B2 (en) * 2006-03-31 2009-06-23 Robert Pochowski Application specific distributed test engine architecture system and method
EP2003653B1 (en) * 2006-04-06 2010-08-04 Advantest Corporation Test device and test method
EP2044452A1 (en) * 2006-07-10 2009-04-08 Asterion, Inc. Digital waveform generation and measurement in automated test equipment
JP5201741B2 (ja) * 2006-08-04 2013-06-05 アドバンテスト （シンガポール） プライベート リミテッド 汎用ブロックと専用リソースブロックを備えるテストモジュール
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
US7486205B2 (en) * 2006-11-28 2009-02-03 Samplify Systems, Inc. Compression and decompression of stimulus and response waveforms in automated test systems
KR100897681B1 (ko) * 2007-04-05 2009-05-14 베리지 (싱가포르) 피티이. 엘티디. 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템
US20090112548A1 (en) * 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
US7717752B2 (en) 2008-07-01 2010-05-18 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100023294A1 (en) * 2008-07-28 2010-01-28 Credence Systems Corporation Automated test system and method
US8677198B2 (en) * 2009-03-04 2014-03-18 Alcatel Lucent Method and apparatus for system testing using multiple processors
US8195419B2 (en) * 2009-03-13 2012-06-05 Teradyne, Inc. General purpose protocol engine
US8170828B2 (en) 2009-06-05 2012-05-01 Apple Inc. Test method using memory programmed with tests and protocol to communicate between device under test and tester
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
US8261119B2 (en) * 2009-09-10 2012-09-04 Advantest Corporation Test apparatus for testing device has synchronization module which synchronizes analog test module to digital test module based on synchronization signal received from digital test module
US20110273197A1 (en) * 2010-05-07 2011-11-10 Qualcomm Incorporated Signal generator for a built-in self test
JP2011248597A (ja) * 2010-05-26 2011-12-08 Yokogawa Electric Corp テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
KR101789848B1 (ko) * 2010-05-28 2017-10-25 주식회사 아도반테스토 가변 병렬성 및 펌웨어 업그레이드 기능을 갖는 유연한 저장 인터페이스 테스터
CN103109275B (zh) * 2010-09-07 2016-02-03 爱德万测试公司 在半导体测试环境中使用虚拟仪器的系统、方法和设备
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US9043665B2 (en) * 2011-03-09 2015-05-26 Intel Corporation Functional fabric based test wrapper for circuit testing of IP blocks
US20120324302A1 (en) * 2011-06-17 2012-12-20 Qualcomm Incorporated Integrated circuit for testing using a high-speed input/output interface
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
TW201337236A (zh) 2012-03-15 2013-09-16 Le & Der Co Ltd 流體自動化採樣控制裝置
US9606183B2 (en) * 2012-10-20 2017-03-28 Advantest Corporation Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test
US9026869B1 (en) * 2012-11-01 2015-05-05 Amazon Technologies, Inc. Importance-based data storage verification
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9183952B2 (en) * 2013-02-20 2015-11-10 Micron Technology, Inc. Apparatuses and methods for compressing data received over multiple memory accesses
US20140237292A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US10161993B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
US11009550B2 (en) * 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US9810729B2 (en) * 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
US20150153405A1 (en) * 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
CN204044309U (zh) * 2014-01-24 2014-12-24 矽创电子股份有限公司 自动测试设备和升级自动测试设备的集成电路测试界面
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9304846B2 (en) * 2014-04-29 2016-04-05 Ford Global Technologies, Llc Apparatus and method of error monitoring with a diagnostic module
US9811420B2 (en) * 2015-03-27 2017-11-07 Intel Corporation Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC)
JP6458626B2 (ja) * 2015-05-07 2019-01-30 富士通株式会社 デバッグ回路、半導体装置及びデバッグ方法
KR102377362B1 (ko) * 2015-07-08 2022-03-23 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
JP6386434B2 (ja) * 2015-10-08 2018-09-05 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム
CN105895163B (zh) * 2016-03-28 2018-09-28 工业和信息化部电子第五研究所 基于镜像备份的单粒子效应检测方法和系统
US10395748B2 (en) * 2016-06-15 2019-08-27 Micron Technology, Inc. Shared error detection and correction memory
JP2018006406A (ja) * 2016-06-28 2018-01-11 東京エレクトロン株式会社 基板検査装置
JP6686769B2 (ja) * 2016-07-27 2020-04-22 富士通株式会社 テストパタン生成装置及びテストパタン生成方法
US11309056B2 (en) * 2017-01-31 2022-04-19 Octavo Systems Llc Automatic test equipment method for testing system in a package devices
JP6878071B2 (ja) 2017-03-21 2021-05-26 株式会社東芝 半導体集積回路及び半導体集積回路の診断方法
US10580200B2 (en) 2017-04-07 2020-03-03 Intel Corporation Virtual reality apparatus and method including prioritized pixel shader operations, alternate eye rendering, and/or augmented timewarp
CN107390109B (zh) * 2017-06-09 2019-12-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法

Also Published As

Publication number Publication date
CN113330322A (zh) 2021-08-31
WO2020152230A1 (en) 2020-07-30
KR20210079348A (ko) 2021-06-29
US20210073094A1 (en) 2021-03-11
CN112703409B (zh) 2024-06-14
DE112020000035T5 (de) 2020-12-31
WO2020152231A1 (en) 2020-07-30
KR102569335B1 (ko) 2023-08-22
US11385285B2 (en) 2022-07-12
CN111989580B (zh) 2023-06-30
JP2021520570A (ja) 2021-08-19
US11415628B2 (en) 2022-08-16
US11913990B2 (en) 2024-02-27
DE112020000036T5 (de) 2021-01-21
KR102591340B1 (ko) 2023-10-20
JP7101814B2 (ja) 2022-07-15
JP2021520001A (ja) 2021-08-12
KR102604010B1 (ko) 2023-11-20
JP7058759B2 (ja) 2022-04-22
CN112703409A (zh) 2021-04-23
JP7295954B2 (ja) 2023-06-21
JP2022517513A (ja) 2022-03-09
US20210025938A1 (en) 2021-01-28
CN111989580A (zh) 2020-11-24
TW202132793A (zh) 2021-09-01
US20210055347A1 (en) 2021-02-25
CN113330322B (zh) 2024-06-21
WO2020152232A1 (en) 2020-07-30
TW202202864A (zh) 2022-01-16
DE112020000469T5 (de) 2021-10-07
KR20210079347A (ko) 2021-06-29
KR20210116604A (ko) 2021-09-27

Similar Documents

Publication Publication Date Title
TW202202865A (zh) 用以測試一或多個受測裝置之自動化測試設備、用以自動化測試一或多個受測裝置之方法、及用以處理命令錯誤之電腦程式
JP4580163B2 (ja) 外部で生成したシグネチャを用いて回路を試験するためのシステム及び方法
US10289779B2 (en) Universal verification methodology (UVM) register abstraction layer (RAL) traffic predictor
EP3762830B1 (en) Debug controller circuit
US11217323B1 (en) Circuit and method for capturing and transporting data errors
JP4056469B2 (ja) Ｆｐｇａ内のシリアライザ／デシリアライザの統合型テスト
US6609221B1 (en) Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator
KR20190131445A (ko) 자동 테스팅 동안 디바이스 결함의 근본 원인을 식별하기 위한 트래픽 캡쳐 및 디버깅 툴
US20060168483A1 (en) On-chip circuitry for bus validation
US9971644B2 (en) Serial I/O functional tester
US10896119B1 (en) Common input/output interface for application and debug circuitry
US8972806B2 (en) Self-test design for serializer / deserializer testing
US9702933B1 (en) System and method for concurrent interconnection diagnostics field
US9804224B2 (en) Integrated circuit and method of operating an integrated circuit
US10795797B2 (en) Controller, SATA system and method of operation therefor
CN116324439A (zh) 基于高速功能协议的测试和调试
Theologitou et al. Simple and reusable test access mechanism for SoC validation