JP2018006406A

JP2018006406A - 基板検査装置

Info

Publication number: JP2018006406A
Application number: JP2016127742A
Authority: JP
Inventors: 克昌杉山; Katsumasa Sugiyama; 淳夫三井; Atsuo Mitsui; 豊小菅; Yutaka Kosuge; 健一成川; Kenichi Narukawa; 慎吾森田; Shingo Morita
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2016-06-28
Filing date: 2016-06-28
Publication date: 2018-01-11
Also published as: WO2018003269A1; TW201810478A

Abstract

【課題】テストプログラムの開発に関してユーザに不便を強いるのを防止することができる基板検査装置を提供する。
【解決手段】ウエハレベルシステムレベルテストを行うプローバ１０は、ユーザがテストプログラムを編集するためのユーザインターフェース部２７と、テストプログラムのコンパイル、実行及びデバッグを行うテストプログラムエンジン２８とを有するテストプログラムの開発環境３４を備える。
【選択図】図５

Description

本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置に関する。

近年、半導体デバイスの製造工程における早い段階で欠陥等を発見するために、基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイスを当該ウエハから切り出すこと無く検査するための基板検査装置であるプローバが開発されている。

プローバは、多数のピン状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージと、ＩＣテスタとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させ、半導体デバイスからの信号をＩＣテスタへ伝達させて半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。

ＩＣテスタは伝達された信号に基づいて半導体デバイスの電気的な特性や機能の良否を判定するが、ＩＣテスタの回路構成はパッケージ化された半導体デバイス（以下、単に「パッケージ」という。）が実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態で電気的な特性や機能の良否を判定することができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、パッケージをマザーボード等に実装した場合に発見されるという問題がある。特に、近年、半導体デバイスの複雑化、高速化に伴い、ＩＣテスタでのテストパターンが厖大化するとともに、テストタイミングの微妙な制御が求められているため、上述した問題が顕著化している。

そこで、半導体デバイスの品質をより高度に保証するために、ＩＣテスタに代えて、プローブカードへパッケージが実装される回路構成、例えば、マザーボードの回路構成を再現する検査回路を設け、当該プローブカードを用いてパッケージをマザーボードに実装した環境を再現した状態（以下、「実装環境」という。）で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を検査する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装環境で行われる半導体デバイスの検査をウエハレベルシステムレベルテストという。

ところで、ウエハレベルシステムレベルテストでは、パッケージの実装が想定されるマザーボード等の種類が多岐に亘り、しかも、パッケージの種類も多岐に亘るが、マザーボードとパッケージの組合せ毎に検査内容が異なるため、検査内容に対応するテストフローを記述するテストプログラムを多数編集する必要がある。

特開平７―２９７２４２号公報特開２０１５−８４３９８号公報

しかしながら、通常、プローバはテストプログラムの開発環境を備えていないため、ユーザ、若しくはベンダーが別途、当該ユーザに固有のテストプログラムの開発環境であるテストコントローラを構築する必要がある。さらに、ユーザがテストコントローラにおいてテストプログラムを編集する際、当該テストプログラムにおいてプローバの各構成要素の動作を一から記述する必要がある。また、個々のテストプログラムの開発をベンダーに依頼することも考えられるが、その場合、コストや納期に関して問題が生ずる。すわなち、ウエハレベルシステムレベルテストを行うプローバでは、テストプログラムの開発に関してユーザの使い勝手が悪いという問題がある。

本発明の目的は、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる基板検査装置を提供することにある。

上記目的を達成するために、本発明の基板検査装置は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置であって、前記半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを開発可能な開発環境を備えることを特徴とする。

本発明によれば、基板検査装置がテストプログラムを開発可能な開発環境を備えるので、ユーザに固有のテストプログラムの開発環境であるテストコントローラを作成する必要を無くすことができ、さらに、ユーザは個々のテストプログラムの開発をベンダーに依頼する必要が無くなるため、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる。

本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図である。図１のプローバの構成を概略的に説明するための正面図である。図１のプローバが備えるプローブカードの構成を概略的に示す正面図である。従来のプローバ及びテストコントローラの関係を示すブロック図である。本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に示すブロック図である。図５における開発環境の構成を詳細に説明するためのブロック図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。

図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成された半導体デバイスの電気的特性の検査を行う。本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５は、板状のカードボード１６と、カードボード１６におけるウエハＷと対向する下面に配置されるプローブヘッド１７とを有する。図３に示すように、プローブヘッド１７はウエハＷの半導体デバイスの電極パッドや半田バンプに対応する多数の針状のプローブ１８を有する。

ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッドや半田バンプをプローブヘッド１７の各プローブ１８へ接触させる。ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）から半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、またウエハレベルシステムレベルテストが行われたウエハＷをステージ１１から除去してＦＯＵＰへ収容する。

プローブカード１５のカードボード１６には、ウエハＷから切り出された完成品としての半導体デバイスであるパッケージが実装される回路構成、例えば、マザーボードの回路構成の一部を再現するカード側検査回路１９が形成され（図３参照）、該カード側検査回路１９はプローブヘッド１７へ接続される。プローブヘッド１７の各プローブ１８がウエハＷの半導体デバイスの電極パッドや半田バンプに接触する際、各プローブ１８は半導体デバイスの電源へ電力を供給し、若しくは、半導体デバイスからの信号をカード側検査回路１９へ伝達する。

テストボックス１４は、配線であるハーネス２０と、検査制御ユニットや記録ユニット（いずれも図示しない）と、マザーボードの回路構成の一部を再現するボックス側検査回路２１が形成されるテストボード２２とを有する。ハーネス２０は、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とを接続し、カード側検査回路１９からの信号をボックス側検査回路２１へ伝達する。プローバ１０では、カード側検査回路１９が形成されるプローブカード１５やテストボックス１４が有するテストボード２２を取り替えることにより、複数種のマザーボードの回路構成の一部を再現することができる。

ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２３を内蔵する。ベースユニット２３は配線２４によってボックス側検査回路２１へ接続され、コントローラはボックス側検査回路２１へ半導体デバイスの電気的特性の検査開始を指示する。プローバ１０では、上述したように、カードボード１６に形成されたカード側検査回路１９及びテストボード２２に形成されたボックス側検査回路２１のそれぞれがマザーボードの回路構成の一部を再現するが、ベースユニット２３は各種のマザーボードに共通する回路構成を再現する。したがって、カードボード１６、テストボード２２及びベースユニット２３が協働してパッケージが実装されるマザーボード全体を再現する。換言すれば、カードボード１６、テストボード２２及びベースユニット２３はパッケージをマザーボードに実装した環境である実装環境を再現し、これにより、プローバ１０はウエハレベルシステムレベルテストを行うことができる。

プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路２１の検査制御ユニットが、カード側検査回路１９へデータを送信し、さらに、送信されたデータが半導体デバイスと接続されたカード側検査回路１９によって正しく処理されたか否かをカード側検査回路１９からの電気信号に基づいて判定する。また、プローバ１０では、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とがハーネス２０で接続されるが、テストボックス１４の底面にはカードボード１６に対応した大きさの底面口２５が設けられ、テストボード２２とカードボード１６が対向する。これにより、テストボード２２とカードボード１６を近接して配置することができ、ハーネス２０を極力短くすることができる。その結果、ウエハレベルシステムレベルテストにおいて、ハーネス２０の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、機能拡張カードやマザーボードを有する実機としてのコンピュータの作動環境に極めて近い実装環境でウエハレベルシステムレベルテストを行うことができる。

また、プローバ１０は当該プローバ１０の各構成要素の動作を制御する制御部２６と、ユーザインターフェース部２７（編集部）とを備える。制御部２６は、メモリやＣＰＵ等からなり、各種プログラムを実行する後述のテストプログラムエンジン２８を構成する。ユーザインターフェース部２７は表示パネル、例えば、タッチパネルやキーボード等からなり、ユーザはユーザインターフェース部２７において各種情報や指示を入力する。

図４は、従来のプローバ及びテストコントローラの関係を示すブロック図である。なお、従来のプローバ２９は、例えば、テストボード３０とプローブカード（図示しない）が配置されるテストサイト３１を内蔵するが、図４では、説明の便宜上、プローバ２９とテストサイト３１を分けて描画する。

図４において、プローバ２９はテストコントローラ３２へ接続される。ユーザはテストコントローラ３２において半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを編集し、プローバ２９は編集されたテストプログラムに応じてウエハＷに形成された各半導体デバイスの検査を実行する。また、テストボード３０はテストコントローラ３２へ直接接続され、テストコントローラ３２はテストボード３０を直接制御する。

ところで、一般に、テストコントローラ３２は予め用意されることが無く、プローバ２９を利用するユーザや当該プローバ２９のベンダーが、ソフトウェアやハードウェアを使ってテストコントローラ３２を構築する必要がある。すなわち、テストコントローラ３２はユーザに応じて新たに作成されるため、ユーザに固有であり、テストコントローラ３２が半導体デバイスの電気的特性の検査に必要な機能を予め提供することはない。したがって、ユーザは当該機能を実現するためのプローバ２９の各構成要素の動作をテストプログラムにおいて一から記述する必要がある。すなわち、従来のプローバでは、テストコントローラ３２の構築やテストプログラムの編集にユーザの手間を要し、ユーザに不便を強いる。本実施の形態では、これに対応して、プローバ２９がテストプログラムの開発環境を備える。

図５は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に示すブロック図である。なお、プローバ１０は、例えば、テストボード２２とプローブカード１５が配置されるテストサイト３３を内蔵するが、図５では、説明の便宜上、プローバ１０とテストサイト３３を分けて描画する。

図５において、プローバ１０は、ユーザインターフェース部２７及びテストプログラムエンジン２８を備える。ユーザインターフェース部２７において、ユーザは、タッチパネルやキーボード等を用いてテストプログラムを編集する。ユーザインターフェース部２７は、例えば、Ｃ言語プログラミング環境や統合開発環境であるエクリプス（ＩＢＭ社製）を備え、ユーザはこれらの環境を利用してテストプログラムを編集する。また、ユーザインターフェース部２７は検査の進行状況やデバッグの結果をタッチパネル等に表示する。テストプログラムエンジン２８は、ユーザインターフェース部２７において編集されたテストプログラムを実行し、プローバ１０の各構成要素の動作を制御してウエハＷに形成された各半導体デバイスの検査を実行する。また、テストプログラムエンジン２８は、テストプログラムの実行に際して当該テストプログラムをコンパイルする。さらに、テストプログラムエンジン２８は後述のデバッグ機能を提供する。すなわち、ユーザは、ユーザインターフェース部２７及びテストプログラムエンジン２８を利用することにより、テストプログラムの編集、コンパイル、実行及びデバッグ（換言すれば、開発）を行うことができるため、ユーザインターフェース部２７及びテストプログラムエンジン２８はテストプログラムの開発環境３４を構成する。

図６は、図５における開発環境の構成を詳細に説明するためのブロック図である。

図６において、テストプログラムエンジン２８は半導体デバイスの検査に必要な各種機能を実現するためのアプリケーション（以下、「アプリ」と略す。）を提供する。具体的には、テスト実行時間管理アプリ３５、オペレーションＧＵＩ（Graphic User Interface）アプリ３６、デバッグＧＵＩアプリ３７、診断アプリ３８、アラームアプリ３９、ＭＥＳ（Manufacturing Execution System）制御アプリ４０、プローバ制御アプリ４１、データロギングアプリ４２、テストファームコマンダアプリ４３及びモジュール制御アプリ４４等を提供する。これらのアプリは、各アプリに対応するプログラムをテストプログラムエンジン２８へロードすることによって実現される。なお、オペレーションＧＵＩアプリ３６及びデバッグＧＵＩアプリ３７は統合されてもよい。

テストプログラムエンジン２８において、上述した各アプリ３５〜４４によって実現される機能としては、例えば、プローバ制御機能、テストシーケンス制御機能や結果保存機能が該当する。

プローバ制御機能は、テストプログラムを実行することによって実現される検査とプローバ１０におけるプローブ動作（各プローブ１８による半導体デバイスの電極パッドや半田バンプへの接触動作等）とを同期させる。テストシーケンス制御機能は、テストプログラムの選択、テストプログラムの実行や停止、テストプログラムフロー制御を行う。テストプログラムの選択では、半導体デバイスの種類やデバッグの目的に応じて複数のテストプログラムから適切なテストプログラムが選択される。テストプログラムの実行や停止では、テストプログラムの実行タイミングや停止タイミングが任意に決定される。テストプログラムフロー制御では、テストプログラムの実行時の条件に応じてテストプログラムを構成する各テストパートの実行や非実行が選択される。なお、テストパートとは検査における小実施項目である。結果保存機能は、「ＰＡＳＳ」や「ＦＡＩＬ」で示される検査結果、並びに、「ＢＩＮ／ＣＡＴ」で示される検査結果のカテゴリーを保存する。

また、テストプログラムエンジン２８では、上述した各アプリ３５〜４４により、ＰＩＮマッピング機能、マルチＤＵＴ（Device Under Test）マッピング機能、実行時間ロギング機能やデータロギング機能が提供される。

ＰＩＮマッピング機能は、半導体デバイスの検査における各プローブ１８へのテストリソースの割り当て、すなわち、検査内容に応じて使用される各プローブ１８の決定を行う。マルチＤＵＴマッピング機能は、ウエハＷに形成された複数の半導体デバイスのうち、検査対象となる半導体デバイスの位置を決定する。実行時間ロギング機能は半導体デバイスの検査の実行時間を記録、管理する。データロギング機能は半導体デバイスの検査におけるデータログを収集、出力する。

さらに、テストプログラムエンジン２８では、上述した各アプリ３５〜４４により、テストプログラムのデバッグ機能、ＧＵＩ機能、診断機能、アラーム検出機能やモジュール制御機能が提供される。デバッグ機能はテストプログラムのデバッグを行うが、開発環境３４は、例えば、デバッグコンソールを備えてもよい。この場合、ユーザはテストプログラムのデバッグの際にデバッグプリントを行うことができる。なお、デバッグ機能は、プローバ１０をリモート接続された別の機器において提供されてもよい。ＧＵＩ機能はユーザによるマニュアル操作を受け付ける。診断機能はプローバ１０における内部配線のチェック等を行う。アラーム検出機能は、プローバ１０の各構成要素、例えば、ファンや電源の異常の発生の有無を監視する。なお、ユーザによって監視対象を任意に追加することができる。モジュール制御機能はＤＩＯ（Data Input Output）モジュール、リレーモジュールやアクセスモジュール等をテストプログラムにおいて利用可能とする。

また、開発環境３４では、ユーザインターフェース部２７及びテストプログラムエンジン２８の間にＡＰＩ（Application Program Interface）４５が介在し、ＡＰＩ４５は、上述した各種機能をテストプログラムにおいて利用可能となるようにユーザインターフェース部２７へ提供する。

本実施の形態によれば、プローバ１０がテストプログラムの開発環境３４を備えるので、ユーザに固有のテストプログラムの開発環境であるテストコントローラを作成する必要を無くすことができ、さらに、ユーザは個々のテストプログラムの開発をベンダーに依頼する必要が無くなるため、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる。

また、開発環境３４では、テストプログラムエンジン２８は、半導体デバイスの検査に必要な各種機能を実現するためのアプリを提供し、ユーザインターフェース部２７及びテストプログラムエンジン２８の間に介在するＡＰＩ４５が上記各種機能をテストプログラムにおいて利用可能となるようにユーザインターフェース部２７へ提供するため、テストプログラムにおいて各種機能を利用する記述を行うだけで各種機能を利用することができる。すなわち、ユーザは、各種機能を実現するために、テストプログラムにおいてプローバの各構成要素の動作を一から記述する必要が無い。その結果、テストプログラムの記述を簡素化でき、ユーザはテストプログラムの編集を容易に行うことができる。

さらに、開発環境３４では、各アプリを、当該アプリに対応するプログラムをテストプログラムエンジン２８へロードすることによって実現するので、各アプリの実現のために特有のハードウェアを用意する必要が無く、プローバ１０における無駄なコストの発生や構成の複雑化を防止することができる。

また、開発環境３４では、テストプログラムがコンパイルされるので、テストプログラムの実行にあたり、当該テストプログラムを他の装置に移してコンパイルする必要を無くすことができる。さらに、開発環境３４では、テストプログラムがデバッグされるので、テストプログラムの誤りをプローバ１０において直ちに修正することができる。これにより、テストプログラムの開発効率をより向上することができる。

以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。

また、カード側検査回路１９やボックス側検査回路２１はマザーボードの回路構成の一部を再現したが、カード側検査回路１９やボックス側検査回路２１が再現する回路構成は、マザーボードの回路構成に限られない。すなわち、カード側検査回路１９やボックス側検査回路２１が再現する回路構成は、半導体デバイスが実装される回路構成であればよい。また、半導体デバイスも特に構成が限定されることは無く、例えば、カード側検査回路１９が再現する回路構成が拡張カードの回路構成である場合、半導体デバイスはＭＰＵ（Main Processing Unit）であってもよく、カード側検査回路１９やボックス側検査回路２１が再現する回路構成が上述したようにマザーボードの回路構成である場合、半導体デバイスはＤＲＡＭ、ＡＰＵ（Accelerated Processing Unit）やＧＰＵ（Graphics Processing Unit）であってもよく、カード側検査回路１９やボックス側検査回路２１が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、制御部２６に供給し、該制御部２６のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによって制御部２６に供給されてもよい。

また、ＣＰＵが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

更に、記憶媒体から読み出されたプログラムコードが、制御部２６に接続された機能拡張カードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。

Ｗウエハ
１０プローバ
２６制御部
２７ユーザインターフェース部
２８テストプログラムエンジン
３４開発環境
４５ＡＰＩ

Claims

基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置であって、
前記半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを開発可能な開発環境を備えることを特徴とする基板検査装置。
前記開発環境は、前記テストプログラムを実行可能なプログラムエンジンを有することを特徴とする請求項１記載の基板検査装置。
前記プログラムエンジンは、前記半導体デバイスの検査に必要な各種機能を提供することを特徴とする請求項２記載の基板検査装置。
前記各種機能は、前記各種機能に対応するプログラムを前記プログラムエンジンへロードすることによって実現されることを特徴とする請求項３記載の基板検査装置。
前記開発環境は前記テストプログラムを編集可能な編集部を有し、前記テストプログラムではＡＰＩ（Application Program Interface）によって前記各種機能を利用することを特徴とする請求項３又は４記載の基板検査装置。
前記開発環境では、前記テストプログラムがコンパイルされることを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。
前記開発環境では、前記テストプログラムがデバッグされることを特徴とする請求項１乃至６のいずれか１項に記載の基板検査装置。