JP2010043993A - 半導体テスト装置 - Google Patents

半導体テスト装置 Download PDF

Info

Publication number
JP2010043993A
JP2010043993A JP2008209127A JP2008209127A JP2010043993A JP 2010043993 A JP2010043993 A JP 2010043993A JP 2008209127 A JP2008209127 A JP 2008209127A JP 2008209127 A JP2008209127 A JP 2008209127A JP 2010043993 A JP2010043993 A JP 2010043993A
Authority
JP
Japan
Prior art keywords
voltage
test
board
waveform
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008209127A
Other languages
English (en)
Inventor
Akira Yamaguchi
晃 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008209127A priority Critical patent/JP2010043993A/ja
Publication of JP2010043993A publication Critical patent/JP2010043993A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】被試験デバイスの印加電圧の変化、変動を、オシロスコープを用いずに観測できるようにする。
【解決手段】複数の直流電圧を生成する電圧生成手段と、入力電圧をサンプリングしてディジタルデータに変換するディジタイズ手段と、前記電圧生成手段により生成された電圧をディジタイズ手段へ伝達可能な電圧伝達手段と、該電圧伝達手段と前記電圧生成手段および前記ディジタイズ手段との間で電圧の伝達と遮断を可能にする複数のスイッチ手段とを設け、テスタ本体には、ディジタイズ手段により変換されたディジタルデータをモニタ上において波形として表示するデータに変換するプログラムを搭載し、電圧生成手段を起動して複数の電圧を順次生成させるとともにスイッチ手段を制御して生成された複数の電圧をディジタイズ手段へ択一的に伝達してディジタルデータに変換させるようにした。
【選択図】図1

Description

本発明は、半導体集積回路(IC)を試験する半導体テスト装置に関し、特に、被試験対象のICにテスト装置から印加される電圧波形を、オシロスコープを用いずに観測できるようにする半導体テスト装置(ICテスタ)に関するものである。
ICテスタは、被試験対象のICもしくはLSIの外部端子仕様に応じて様々な試験する。被試験対象のICの中には、例えばLCD制御用ICのように、電源電圧の他にリファランス電圧(基準電圧)を外部から供給するように規定されているものがあり、さらに内部回路の正常な動作を保証するために供給の順番に関しても、先ず電源電圧を供給してから所定時間おいてリファランス電圧を供給するように規定されているものがある。電圧の供給停止についても同様である。また、供給電圧が変動していたり周辺装置からのノイズ等によりサージ電圧が供給電圧にのっていたりすると、正確なテストが行なえない。
従来、数10秒〜数分程度の時間内での電圧の変動やサージ電圧の有無を知る方法としては、オシロスコープを用いて着目する端子の電圧波形を観測するのが一般的であった。ICテスタの波形を観測するためオシロスコープを使用するようにした発明としては、例えば特許文献1に記載されているものがある。
特開2008−026083号公報
オシロスコープを使用した波形観測方法にあっては、観測対象に適したオシロスコープを新たに用意する必要がありコストアップを招くとともに、図1に一点鎖線で示すように、プローブカード10とオシロスコープ90との間をリード線で接続しなければならず、かつ観測対象の電圧が複数ある場合にはリード線の接続先を変更する必要があるため準備作業が多くなって効率が低下するという課題がある。
また、前述した電源電圧とリファランス電圧の順次立上げのようなシーケンシャルな条件を有するテストにおいて、規定されている条件で電圧が供給または停止されているか調べるには、監視対象の電圧を入力とする複数の電圧比較器(コンパレータ)を設け、各電圧比較器で検出した電圧の立ち上がり、立ち下がりのタイミングをタイマ等で測定してモニタに表示する構成が考えられる。
しかしながら、かかる方法にあっては、タイミング違反は検出できるものの、電圧のレベル差等までは分からない。また、上記電圧変動観測のためにオシロスコープを用意した場合、オシロスコープを使用してタイミング違反や電圧のレベル差等を検出することができるので、オシロスコープの他に複数の電圧比較器を設けることはハードウェアの増加に伴うコストアップの観点から好ましい選択とはいえない。
この発明は上記のような課題に着目してなされたものでその目的とするところは、被試験デバイスの印加電圧の変動等を、オシロスコープを用いずに観測できる半導体テスト装置を提供することにある。
この発明の他の目的は、被試験デバイスの着目する複数の電圧が予め規定されているシーケンシャルな条件を満たしているかどうかを、ハードウェアの大幅な増加なしに観測することができる半導体テスト装置を提供することにある。
上記目的を達成するため請求項1に記載の発明は、テストプログラムを実行し、被試験対象に対する試験全般の制御を行うテスタ本体と、被試験対象に印加する電圧、信号を生成し、出力するドライバ回路を有するテストヘッドと、を備え、複数の直流電圧が外部から印加される被試験対象の試験を行う半導体テスト装置において、前記複数の直流電圧のそれぞれを生成する複数の電圧生成手段と、入力された電圧をサンプリングしてディジタルデータに変換し出力するディジタイズ手段と、前記複数の電圧生成手段により生成された電圧を前記ディジタイズ手段へ伝達可能な電圧伝達手段と、該電圧伝達手段と前記複数の電圧生成手段および前記ディジタイズ手段との間で電圧の伝達と遮断を可能にする複数のスイッチ手段と、を備え、前記テスタ本体には、前記ディジタイズ手段により変換されたディジタルデータをモニタ上において波形として表示するデータに変換する変換プログラムが搭載され、前記テスタ本体によって前記複数の電圧生成手段を起動するとともに前記スイッチ手段を制御して前記複数の電圧生成手段により生成された電圧を前記ディジタイズ手段へ選択的に伝達してディジタルデータに変換させ、変換されたディジタルデータに基づいて前記変換プログラムがモニタ上に波形として表示させるように構成した。
上記した構成によれば、被試験対象に印加される電圧を波形としてモニタに表示させることができるので、電圧の変化をオシロスコープを用いずに観測することができる。また、複数の電圧の変換に共通のディジタイズ手段を使用するので、ディジタイズ手段の数を減らすことができる。そのため、コストの低減を図ることができる。
ここで、前記電圧伝達手段は、前記テストヘッドに設けられた電圧を伝達する共通のラインまたはパフォーマンスボードやプローブカードのような外部回路とすることができる。また、上記ラインまたは外部回路は複数持つように構成することができる。複数持つことで複数の電圧の並行した同時ディジタイズ処理が可能となり、テスト時間の短縮が可能となる。さらに、前記複数の電圧生成手段は、それぞれ前記テスタ本体からの指令に応じて所定の電圧を生成し出力するハードウェアを備えたボードとして構成するのが望ましい。このように構成することで、被試験対象が変わった場合における対応が容易となる。
請求項2に記載の発明は、請求項1に記載の発明において、前記被試験対象が前記複数の直流電圧の立ち上がりおよび立ち下がりの順序が規定されているものである場合に、前記テスタ本体は前記複数の電圧生成手段を複数回所定の順序で起動させ、各起動ごとに前記ディジタイズ手段へ伝達する電圧を変えるように前記スイッチ手段を制御し、前記ディジタイズ手段により変換された複数の電圧のディジタルデータに基づいてモニタ上に複数の波形を表示させるようにした。これにより、複数の電圧が予め規定されているシーケンシャルな条件を満たしているかどうかを、ハードウェアの大幅な増加なしに観測できるようになる。前記スイッチ手段は、リレーもしくはトランジスタにより構成することができる。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記ディジタイズ手段は、前記被試験対象に印加される複数の直流電圧の変換と、前記被試験対象より出力される電圧の変換とに共通に用いられるようにした。これにより、ハードウェアの増加ひいてはコストアップを抑えることができる。
請求項4に記載の発明は、請求項1〜3いずれかに記載の発明において、前記変換プログラムには、前記複数の直流電圧間の条件を設定可能な画面をモニタに表示させる機能と、該機能により表示された画面に基づいて設定された条件を満たしているかチェックし、その結果を前記波形の表示画面上に表示する機能とを設けるようにした。これにより、条件違反を容易に確認することができるようになる。
請求項5に記載の発明は、請求項1〜4いずれかに記載の発明において、前記テスタ本体には、前記テストプログラムを修正可能な編集プログラムを搭載し、前記変換プログラムには、前記波形の表示画面上に前記編集プログラムとの連動を示すアイコンを表示する機能と、該アイコンが選択された場合に前記編集プログラムを起動させる機能とを設けるようにした。これにより、モニタに表示された波形を見て前記複数の直流電圧の生成を表わす定義文やプログラム上の記述等を容易に確認したり修正したりすることができるようになる。
本発明によれば、被試験デバイスの着目する電圧の変動等を、オシロスコープを用いずに観測できるとともに、被試験デバイスの着目する複数の電圧が予め規定されているシーケンシャルな条件を満たしているかどうかを、ハードウェアの大幅な増加なしに観測できる半導体テスト装置を実現することができるという効果がある。
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図1は、本発明を適用して好適な半導体集積回路のテスト装置の一実施形態の概略構成を示す。図1に示されているように、テスト装置は、ウェハ10上の被試験デバイスのパッドに先端が接触される複数のプローブ21を備えたプローブカード20と、テスタコントローラTSCを備えテストプログラムのエディタやデバッグツールなどが搭載されてシステム全体を制御するテスタ本体30と、テストパターンを記憶するメモリや被試験デバイスに印加する電圧、信号を生成し、出力するドライバ回路などを有するピンエレクトロニクスボードなどを内蔵したテストヘッド40と、テストヘッド40とプローブカード20との間を電気的に接続するコンタクトリング50などから構成されている。
特に限定されるものではないが、本実施形態では、被試験デバイスに印加する電源電圧やリファレンス電圧を生成するボードないしは機能はテスタ本体30に設けられている。また、被試験デバイスがロジックICやメモリの場合、被試験デバイスに印加されるテストパターン生成する機能もテスタ本体30に設けられる。さらに、テスタ本体30にはGUI(グラフィカルユーザインタフェース)ツールと呼ばれるプログラムが搭載されているとともに、モニタ60が接続されており、後述のディジタイズ回路によって変換したデータをGUIツールによって加工してモニタ60の画面上に波形などを表示させることができるように構成されている。
図2は、本発明が目的とするオシロスコープなしの電圧波形観測を可能にするハードウェア構成の一例を示す。なお、図2の実施例は、一例として被試験デバイスがLCD(液晶パネル)を駆動するLCD制御用ICである場合を想定して構成した場合のものである。
図2において、符号DUTが付されているのは被試験デバイス、L1は電圧を伝達する配線パターンやリード線などからなるライン、SW1〜SW9はリレーもしくはトランジスタなどからなるスイッチで、ラインL1およびスイッチSW1〜SW9は図1のテストヘッド40内に設けられ、テスタ本体30内のテスタコントローラTSCから供給される制御信号によってオン、オフ制御される。なお、図2においては、プローブカード20およびコンタクトリング50の図示は省略している。
UVIは被試験デバイスDUTの電源端子に供給する電源電圧VCCを生成するボードもしくはモジュール、RVIは被試験デバイスDUTの参照電圧端子に供給するリファレンス電圧VREFを生成するボードもしくはモジュール、PMUは被試験デバイスDUTのI/O端子にDCテストのために印加する固定電圧(例えば0.2V)を生成するボードもしくはモジュールである。
特に限定されるものではないが、本実施形態では、これらのボードもしくはモジュールはテスタ本体30内に設けられている。本明細書においては、プリント配線基板上にICや素子などが実装されて所望の機能を有する回路として動作するように構成されたものをボードと称し、ボード上のハードウェアにソフトウェアが組み合わされることで所望の機能を有する回路として動作するように構成されたものをモジュールと称する。
図2に戻って、PINは被試験デバイスDUTのI/O端子に入力するテストパターンを生成するピンエレクトロニクスと呼ばれるボード、LCDMPUはLCD制御用ICの液晶駆動用諧調電圧に相当する固定電圧を生成して出力するボード、LCD−ALDはLCD制御用ICの端子から電流を引きつつ所定の電圧(アクティブロード電圧)を印加するためのボード、LCDはLCD制御用ICの出力電圧を測定しディジタルデータとして出力するためAD変換器のようなディジタイズ回路DGTを搭載したボード、DGT−Bは被試験デバイスDUTと直接接続可能なポートを持たないディジタイズ専用のボードである。
特に限定されるものではないが、本実施形態では、これらのボードは、図1のテストヘッド40内に設けられる。ディジタイズ専用のボードDGT−Bは、LCDボードがない場合に実装されるようにすることができる。LCDボードには変換されたデータを格納する半導体メモリMEMが搭載され、格納されたデータはテスタ本体30内のテスタコントローラTSCへ転送されるように構成されている。
なお、図2の実施例においては、テストヘッド40に設けられたラインL1を使用して、各ボードもしくはモジュールで生成された電圧をディジタイズ回路DGTまたはボードDGT−Bに供給してディジタイズする場合の構成を示したが、テストヘッド40にラインL1を設ける代わりに、テストヘッド40に接続され信号のバッファ機能を備えたパフォーマンスボードを設けたテスト装置においては、該パフォーマンスボードにラインL1に相当する機能を持たせるように構成しても良い。また、図2の実施例では、LCDボード上にディジタイズ回路DGTを搭載した場合を示したが、LCDボード以外のボード上にディジタイズ回路DGTを搭載する構成も可能である。
テスタ本体30には、図2のハードウェアを利用して、被試験デバイスへの電源電圧、リファランス電圧等の直流電圧の供給開始直後および供給停止直前の各電圧を測定し波形をモニタに表示する機能(本明細書ではこれをSRオシロ機能と称する)を実現するプログラムと、1回のテスト実行中に上記直流電圧が変動していないか測定し波形をモニタに表示する機能(本明細書ではこれをDCロガー機能と称する)を実現するプログラムとが内蔵されている。
<SRオシロ機能について>
図2のハードウェアを利用してSRオシロ機能を実施する際のディジタイズ回路とラインL1またはパフォーマンスボードの組合せは次の表1のようになる。
Figure 2010043993
先ず、表1のAのLCDボード上にディジタイズ回路とラインL1を使用して波形の測定を実施する場合(A)の具体的手順を説明する。
(1)テスタ本体30内のテスタコントローラTSCは、先ずスイッチSW1とスイッチSW7をオンして、UVIボード(モジュール)で生成され被試験デバイスへ供給される電源電圧をLCDボード上のディジタイズ回路DGTへ伝達可能な状態に設定し、被試験デバイスへの直流電圧の供給開始シーケンスをスタートさせる。これにより、被試験デバイスへ直流電圧が供給されるとともに、ラインL1を経由してUVIボードで生成された電源電圧がLCDボートへ供給されて、ディジタイズ回路DGTによって例えば1秒間のような短い時間、所定の周期でサンプリングされてディジタルデータに変換され、メモリMEMに格納される。これが終了するとスイッチSW1がオフされる。
(2)上記と同様の手順で、RVIボードで生成され被試験デバイスへ供給されるリファレンス電圧をLCDボート上のディジタイズ回路DGTへ伝達し、ディジタルデータに変換してメモリMEMに格納する。なお、この測定では、スイッチSW1ではなくSW2がオンされる。また、スイッチSW7のオンと同時に、被試験デバイスへの直流電圧の供給開始シーケンスを再度スタートさせる。
(3)上記と同様の手順で、PMUボードで生成され被試験デバイスへ供給される固定電圧をLCDボート上のディジタイズ回路DGTへ伝達し、ディジタルデータに変換してメモリMEMに格納する。なお、この測定では、スイッチSW3,SW4,SW7がオンされる。また、スイッチSW7のオンと同時に、被試験デバイスへの直流電圧の供給開始シーケンスを再度スタートさせる。
(4)同様にして、スイッチSW3とSW7をオンしてPINボードで生成された電圧をディジタイズ回路DGTでディジタルデータに変換する。次に、スイッチSW5をオンしてLCDPMUボードで生成された電圧をディジタイズ回路DGTでディジタルデータに変換し、スイッチSW6をオンしてLCDPMUボードで生成された電圧をディジタイズ回路DGTでディジタルデータに変換し、メモリMEMに格納する。
図3には、各ボードで生成された電圧をディジタイズしたデータのメモリへの格納イメージを示す。ディジタイズ処理の開始タイミングは、被試験デバイスへの直流電圧の供給開始シーケンスのスタートタイミングと一致しているとともに電圧供給開始シーケンスは毎回同じでありサンプリングの時間も同じにしているため、メモリに格納される各ボードに対応したデータのサイズも同一となる。これにより、メモリMEMのアドレス管理が容易となる。
LCDボード上のメモリMEMに格納されたデータは、すべてのボードの電圧をディジタイズしたデータが揃った時点で、テスタコントローラTSCにより読み出され、GUIツールにより加工されてモニタ上に波形として表示される。被試験デバイスへの直流電圧の供給停止シーケンス実行の際の各ボードの電圧のディジタイズおよび波形表示も、上述した電圧供給開始シーケンスとほぼ同様である。
なお、電圧の供給停止の際の電圧の立ち下がりの順序は、電圧の供給開始の際の電圧の立ち上がりの順序とは逆になる。図4に、GUIツールによりモニタ上に表示される、電圧供給開始シーケンスSRONを実行した際の各電圧の波形と、電圧供給開始シーケンスSROFFを実行した際の各電圧の波形の例が示されている。
以上、LCDボード上のディジタイズ回路DGTによりディジタイズした観測データを取得する場合の手順を説明したが、LCDボード上のディジタイズ回路の代わりにもディジタイズ専用ボードDGT−Bを使用して観測データを取得することも可能である(表1のB)。この場合、上記手順(1)〜(4)でオンされるスイッチSW7の代わりにSW8をオンさせるようにすればよい。
LCDボードまたはディジタイズ専用ボードDGT−B以外のボード上にディジタイズ回路DGTが搭載されている場合(表1のC)にも、上記と同様にしてスイッチSW1〜SW7を適宜制御することで観測データを取得することができる。なお、他のボード上にボード上にディジタイズ回路DGTを搭載した場合には、そのボードで生成された電圧はラインL1を使用せずに自分自身のボード内で折り返すことでディジタイズ処理させることができる。
さらに、UVIボード等で生成された電圧は、テストヘッド内のラインL1を使用せずに、ブローブカード20や図示しないパフォーマスボードなどの外部回路を用いてディジタイズ回路DGTを搭載したボードへ伝達してディジタイズ処理させるようにすることができる(表1のD,E,F)。
次に、本発明のテスト装置の第2の実施形態を説明する。
第2の実施形態は、被試験デバイスが同一種類の端子(ピン)を複数有していたり、複数のデバイスを同時にテストした場合に適用できるように、各ボードが複数のチャンネルを有するように構成した場合のものである。図5には、UVIボードとRVIボード、LCDボードがそれぞれ2チャンネル有する場合の構成が示されている。なお、図5では、PMU、PINボード、LCDPMUボード、LCD−ALDボード等他のボードの図示を省略している。
図5に示されているように、この実施形態では、LCDボードの各チャンネルに対応してそれぞれディジタイズ回路が設けられている(DGT1,DGT2)。また、テストヘッドには、各ボード間を接続可能にするラインL1の他にラインL2が設けられている。
そして、特に限定されるものではないが、UVIボードのチャンネル1chと2chはスイッチSW1a,SW1bによってラインL1と接続可能にされる一方、RVIボードのチャンネル1chとLCDボードのチャンネル1chはそれぞれスイッチSW2a,SW7aによってラインL1と接続可能にされている。また、RVIボードのチャンネル2chとLCDボードのチャンネル2chはそれぞれスイッチSW2b,SW7bによってラインL2と接続可能にされている。
この実施形態においては、LCDボードの2つのチャンネルにそれぞれディジタイズ回路DGT1,DGT2が設けられているとともに、2つのラインL1,L2が設けられ、例えばRVIボードのチャンネル1chとチャンネル2chについては別々のラインに接続可能に構成されているため、スイッチを適宜制御して、RVIボードのチャンネル1chの電圧とチャンネル2chの電圧を並行してディジタイズ回路DGT1,DGT2に供給して同時にディジタイズ処理することができる。これによって、測定時間の短縮が可能となる。チャンネルの数およびラインの数は「2」に限定されず、「3」以上であってもよいことは言うまでもない。
なお、UVIボードのチャンネル1chとチャンネル2chは同一のラインL1に接続可能に構成されているため、スイッチを適宜制御して、LCDボードのチャンネル1chのディジタイズ回路DGT1にUVIボードのチャンネル1chの電圧とチャンネル2chの電圧を切り替えて供給して時分割でディジタイズ処理することとなる。図5には、各ボードの各チャンネルがラインL1またはL2のいずれか一方にのみ接続可能に構成したものを示したが、スイッチの数を増やすことによって、1つのチャンネルをラインL1またはL2のいずれにも接続できるように構成することも可能である。
(変形例1)
図5にはチャンネルの数が2つである場合を示したが、実際のテスト装置では数個ないしは数10個設けられることが多い。その様な場合に、すべてのチャンネルのデータを取得して例えば線の色を変えて表示したとしても、モニタ上で判別がしにくくなる。そこで、測定するチャンネルを選択できるようにすることを考えた。図6には、測定するチャンネルを選択するのに適したモニタ画面の構成例を示す。
図6の選択画面では、各ボードごとにチャンネル指定テキストボックスTB1,TB2……TB6が設けられているとともに、各ボードごとに全チャンネルを指定するためのALLボタン71が設けられている。テキストボックスTB1の「1,2」は、チャンネル1chとチャンネル2chを選択することを意味し、テキストボックスTB2の「4:10」は、チャンネル4ch〜10chを選択することを意味する。
また、テキストボックスTB3の「PINGROUP1」は、テスタのPINモジュールの物理チャンネルとユーザ記述チャンネルを変換したり、複数のチャンネルをまとめてグルーピングしたりするためのデバイス定義ファイルで、グループPINGROUP1として定義されているチャンネルを意味している。テキストボックスの右側に表示されているALLボタン71にポインタを移動させてマウスをクリックすると、デバイス定義ファイルで記述されているチャンネルまたは実装されている全てのチャンネルが選択されるように構成されている。
図6のようなチャンネル選択画面を用意することで、ユーザによる測定したいチャンネルの選択が容易に行なえるようになる。なお、画面上部に表示されている「Store」ボタン72をマウスを使用してクリックすると、選択されたチャンネルの情報をファイルに保存し、「Restore」ボタン73をクリックすると、選択されたチャンネルの情報をファイルから読み出すことができるように構成されている。
(変形例2)
図4に、SRオシロ機能により測定した波形をモニタ上に表示する場合の表示画面の一例を示したが、図4では波形とボード名しか表示されていないため詳しい内容が理解しにくくなっている。図7には、ユーザの利便性を向上させるため表示や機能を追加したモニタ画面の構成例を示す。
図7においては、◆印は波形上の各ポイントを指示するカーソルであり、このカーソルはマウスを使ってドラッグしたりキーボードの矢印キーで移動させることができる。図示しないが、カーソルの近傍には、電圧値、開始ポイントからの時間差データ、ボードもしくはモジュール名とチャンネル番号が表示される。
○印はカーソル位置のポイントと着目したいポイントとの比較でデータを表示させたい場合に使用するマーカーで、このマーカーの近傍にも、電圧値、開始ポイントからの時間差データ、ボードもしくはモジュール名とチャンネル番号が表示される。また、画面の下部の「V diff」が付されているテキストボックスTB7内にはマーカー位置からカーソル位置までの電圧値の差分が、画面の下部の「Time diff」が付されているテキストボックスTB8内にはマーカー位置からカーソル位置までの時間差が表示される。「マーカー」の設定は、カーソルが表示されている状態で、マウスの右ボタンをクリックすると出現するウィンドメニューの「マーカー設定」を選択することで行なえるように構成することができる。
画面の上部に表示されている「SRON」ボタン74をクリックすることで直流電圧の供給開始シーケンスをスタートさせて各電圧波形データの取得と波形の表示を実行させ、「SROFF」ボタン75をクリックすることで直流電圧の供給停止シーケンスをスタートさせて各電圧波形データの取得と波形の表示を実行させることができる。また、「SRON+SROFF」ボタン76をクリックすることで直流電圧の供給開始シーケンスと供給停止シーケンスの両方をスタートさせて各電圧波形データの取得と波形の表示を実行させることができるように構成されている。
画面の上部に表示されている「Horizontal line」ボタン77をクリックすることでマーカー位置を通る水平線HL1とカーソル位置を通る水平線HL2を画面上に出現させることができ、「Vertical line」ボタン78をクリックすることでマーカー位置を通る垂直線VL1とカーソル位置を通る垂直線VL2を画面上に出現させることができるように構成されている。
また、「SR Def」ボタン(アイコン)79をクリックすることで、テストプログラムのエディタが起動され、図8のように、最後に定義されたSR定義が記述されているTDLファイル(テストプログラムの記述の入ったファイル)のSR定義部分を表示させることができる。そして、表示されたSR定義を修正することができるように構成されている。
これにより、モニタに表示された波形を見てSR定義の記述を変更し、再度電圧の供給開始シーケンスをスタートさせて各電圧波形データの取得と波形の表示を実行させるというような、ユーザにとって利便性のよい機能を実現することができる。なお、図8に記述されている「time=100msec,uvi(1)」は、100m秒経過したらUVIボードのチャンネル1chの電圧を立ち下げることを、「time=100msec,rvi(1)」は、さらに100m秒経過したらRVIボードのチャンネル1chの電圧を立ち下げることを、それぞれ意味している。
さらに、図示しないが、Fileプルダウンメニューを表示させて、画面に表示されている波形データの保存、読出しや、選択されている波形の所定のポイントごとの数値列の表示、PDFファイル形式のデータへの変換と出力、csvファイル形式のデータへの変換と出力などが行えるように構成しても良い。また、画面上部の「ZoomIn」ボタン81をクリックして波形を拡大表示させたときにカーソルが隠れてしまったような場合に、マウスを右クリックすることでサブメニューウィンドを表示させ、その中からカーソル呼び出しメニューを選択することによってカーソルを出現させるように構成しても良い。
さらに、測定を開始する前に、図9に示すような電源シーケンスチェッカ画面を呼び出して、GUIツールに対して電圧の大小関係等を自動チェックさせることを登録できるように構成しても良い。図9においては、「Check Conditions」のテキストボックスTB9内に、チェックしたい電圧の大小関係を数式で記述し、画面左上の「Set」ボタン83をマウスでクリックすると設定を完了することができる。図中の「UVI1>RVI1」は、UVIボードのチャンネル1の電圧がRVIボードのチャンネル1の電圧よりも高いという条件を意味している。このような条件設定がなされていると、GUIツールは、電源シーケンスがスタートされ、測定した波形を表示する際に条件を満たしているか判定し、条件に違反していた場合には例えば図10に示すように、違反している部分の波形を太線等で表示するように構成することができる。
<DCロガー機能について>
次に、図2のハードウェアを利用したDCロガー機能について説明する。
前述したSRオシロ機能により観測する波形は、電源の立ち上がりや立ち下がりの前後の数秒程度の短い時間内における電圧変化である。これに対し、各電圧にのっている発振ノイズやサージノイズを検出する場合には、ずっと長い時間の観測が必要である。本実施形態では、1回のテストのRUN期間(テストプログラムを次のブレークポイントまで走らせる期間)における電圧の変化を測定する必要がある。
かかる1回のRUN期間における全ての電圧をディジタイズ処理するとなると、ディジタイズ回路を使用したテストである諧調電圧テストとの関係も考えなければならない。電源電圧などの直流電圧をディジタイズ処理しながらLCDの諧調電圧も取り込むということは不可能である。そこで、DCロガー機能の実施中はLCD電圧の取り込みはあきらめ、RUN中は強制的にLCDの出力スイッチSW9をオフ状態にしておく。そして、RUNが終った段階でLCDの出力スイッチSW9をRUN前の状態に戻すこととした。測定した波形の表示はSRオシロ機能の場合とほぼ同様である。
図11に、DCロガー機能の実施により取得した波形データのモニタへの表示画面の構成例を示す。図7に示すSRオシロ機能の実施により取得した波形データの表示画面との違いは、「SRON」、「SROFF」、「SRON+SROFF」のボタンがなく、代わりに「Measure」、「Segment Display」、「Cell Display」、「Jump」ボタン84〜87と、TDL行表示テキストボックスTB10が設けられている点にある。「Measure」ボタン84をマウスでクリックすると、測定開始と同時にテストプログラムのRUNが実行され、測定対象の電圧のディジタイズ処理が行なわれるように構成されている。
「Segment Display」ボタン85がクリックされると、テストセグメント(コンタクトテスト、リークテスト、諧調テストなど1つのデバイステストの記述単位)の区切りを示す線(図11の破線)を表示させ、テストセグメントの区切りが分かるようになる。区切られたセグメントは選択可能で、選択されたセグメントの先頭行がTDL行表示テキストボックスTB10内に表示される。
「Cell Display」ボタン86がクリックされると、テストセル(テストセグメントよりも短い、テスタ制御命令の最小単位=モジュールに対する制御命令)の区切りを示す線を表示させ、テストセグメントの区切りが分かるようになる。テストセルの時間間隔は短いので図11では図示されていない。図11の波形を拡大させると表示される。区切られたセルは選択可能で、選択されたセルの先頭行がTDL行表示テキストボックスTB10内に表示される。
TDL行表示テキストボックスTB10には、TDL行番号が表示される。図11には示されていないが、DCロガー機能においても、カーソルを表示する機能を持たせる。各波形の1点1点におけるテスト開始からの時間は明確である。TDLファイルに格納されているテストプログラムのTDL行毎の実行時間もテスタがもともと備えている機能で取得することができる。これらの時間を対応付けることで、カーソル位置でのTDLの行数が明確になる。このTDL行番号をTDL行表示テキストボックスTB10に表示するようにしている。
この実施例では、「Jump」ボタン87がクリックされると、TS-Debugger(テストプログラムのエディタ)ツールが起動され、TDLファイルを開き、そのTDLファイルのテキストボックスに表示されている行番号の位置にあるTDL記述行を表示する。これにより、波形上のカーソル位置に対応するTDL記述行を「Jump」ボタンのクリック一発で表示させることが可能となる。TDL行表示テキストボックスTB10に、TDL行番号の代わりにその行番号に対応するTDL記述行を表示するようにしてもよい。
上記の他に、DCロガーが備える機能には、カーソルの表示と操作、マーカーの表示と操作、マーカーとカーソル位置の電位差及び時間差の表示、波形の保存、画面の拡大及び縮小、水平線及び垂直線の表示、ウィンドウのPDLファイル出力、波形の数値データ列表示、csvファイルへの出力、測定チャンネルおよび表示チャンネルの選択に関する保存と読出し、電圧大小チェッカ機能などがある。なお、チェックしたい電圧の大小関係は、SRオシロの電源シーケンスチェッカ画面(図9参照)を用いて設定することができる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、図2に示されている各ボードのうちUVIボードとRVIボードとPMUボードはテスタ本体30内に設けられ、他のボードはテストヘッド40に設けられていると説明したが、すべてのボードをテストヘッド40またはテスタ本体30内に設けるようにすることも可能である。
以上の説明では主としてLCD制御用ICを検査するテスト装置に適用した場合を説明したが、本発明はそれに限定されず、複数の直流電圧を所定の順序で印加する必要のある半導体集積回路のテスト装置に広く利用することが可能である。
本発明を適用して好適な半導体集積回路のテスト装置の一実施形態の概略構成を示す全体構成図である。 本発明の電圧波形観測機能を可能にするハードウェア構成の一例を示すブロック図である。 各ボードで生成された電圧をディジタイズしたデータのメモリへの格納イメージを示すメモリマップである。 SRオシロ機能により測定した波形をモニタ上に表示する場合の表示画面の一例を示す画面構成図である。 本発明の電圧波形観測機能を可能にするハードウェア構成の他の構成例を示すブロック図である。 チャンネル選択画面の一例を示す画面構成図である。 SRオシロ機能により測定した波形をモニタ上に表示する場合の表示画面の他の例を示す画面構成図である。 「SR Def」ボタンをクリックすることで表示されるSR定義が記述されているTDLファイルのSR定義部分の例を示す説明図である。 電源シーケンスチェッカ画面の一例を示す画面構成図である。 電源シーケンスチェック機能により違反が検出された場合の画面の表示例を示す説明図である。 DCロガー機能の実施により取得した波形データのモニタへの表示画面の構成例を示す画面構成図である。
符号の説明
10 ウェハ
20 プローブカード
30 テスタ本体
40 テストヘッド
50 コンタクトリング
60 モニタ
71〜87 ボタン(アイコン)
DGT ディジタイズ回路
L1,L2 ライン(電圧伝達手段)
TB1〜TB10 テキストボックス

Claims (5)

  1. テストプログラムを実行し、被試験対象に対する試験全般の制御を行うテスタ本体と、
    被試験対象に印加する電圧、信号を生成し、出力するドライバ回路を有するテストヘッドと、
    を備え、複数の直流電圧が外部から印加される被試験対象の試験を行う半導体テスト装置であって、
    前記複数の直流電圧のそれぞれを生成する複数の電圧生成手段と、
    入力された電圧をサンプリングしてディジタルデータに変換し出力するディジタイズ手段と、
    前記複数の電圧生成手段により生成された電圧を前記ディジタイズ手段へ伝達可能な電圧伝達手段と、
    該電圧伝達手段と前記複数の電圧生成手段および前記ディジタイズ手段との間で電圧の伝達と遮断を可能にする複数のスイッチ手段と、を備え、
    前記テスタ本体には、前記ディジタイズ手段により変換されたディジタルデータをモニタ上において波形として表示するデータに変換する変換プログラムが搭載され、
    前記テスタ本体によって前記複数の電圧生成手段を起動するとともに前記スイッチ手段を制御して前記複数の電圧生成手段により生成された電圧を前記ディジタイズ手段へ選択的に伝達してディジタルデータに変換させ、変換されたディジタルデータに基づいて前記変換プログラムがモニタ上に波形として表示させるように構成したことを特徴とする半導体テスト装置。
  2. 前記被試験対象が前記複数の直流電圧の立ち上がりおよび立ち下がりの順序が規定されているものである場合に、前記テスタ本体は前記複数の電圧生成手段を複数回所定の順序で起動させ、各起動ごとに前記ディジタイズ手段へ伝達する電圧を変えるように前記スイッチ手段を制御し、前記ディジタイズ手段により変換された複数の電圧のディジタルデータに基づいてモニタ上に複数の波形を表示させることを特徴とする請求項1に記載の半導体テスト装置。
  3. 前記ディジタイズ手段は、前記被試験対象に印加される複数の直流電圧の変換と、前記被試験対象より出力される電圧の変換とに共通に用いられるように構成したことを特徴とする請求項1または2に記載の半導体テスト装置。
  4. 前記変換プログラムに、前記複数の直流電圧間の条件を設定可能な画面をモニタに表示させる機能と、該機能により表示された画面に基づいて設定された条件を満たしているかチェックし、その結果を前記波形の表示画面上に表示する機能とを設けたことを特徴とする請求項1〜3いずれかに記載の半導体テスト装置。
  5. 前記テスタ本体には、前記テストプログラムを修正可能な編集プログラムを搭載し、前記変換プログラムには、前記波形の表示画面上に前記編集プログラムとの連動を示すアイコンを表示する機能と、該アイコンが選択された場合に前記編集プログラムを起動させる機能とを設けたことを特徴とする請求項1〜4いずれかに記載の半導体テスト装置。
JP2008209127A 2008-08-15 2008-08-15 半導体テスト装置 Withdrawn JP2010043993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209127A JP2010043993A (ja) 2008-08-15 2008-08-15 半導体テスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209127A JP2010043993A (ja) 2008-08-15 2008-08-15 半導体テスト装置

Publications (1)

Publication Number Publication Date
JP2010043993A true JP2010043993A (ja) 2010-02-25

Family

ID=42015487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209127A Withdrawn JP2010043993A (ja) 2008-08-15 2008-08-15 半導体テスト装置

Country Status (1)

Country Link
JP (1) JP2010043993A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003269A1 (ja) * 2016-06-28 2018-01-04 東京エレクトロン株式会社 基板検査装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218843A (ja) * 1990-01-17 1992-08-10 Schlumberger Technol Inc 情報処理装置におけるテストシーケンスの流れを制御する装置
JPH0658968A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 波形エディタ
JPH09127210A (ja) * 1995-10-26 1997-05-16 Toshiba Corp 半導体テスト装置
JPH11190761A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
JPH11218565A (ja) * 1998-02-03 1999-08-10 Advantest Corp 半導体試験装置
JP2001183431A (ja) * 1999-04-06 2001-07-06 Advantest Corp 試験装置および試験方法
JP2003167028A (ja) * 2001-11-29 2003-06-13 Ando Electric Co Ltd 電源装置及び半導体集積回路試験装置
JP2008076085A (ja) * 2006-09-19 2008-04-03 Yokogawa Electric Corp 信号測定装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218843A (ja) * 1990-01-17 1992-08-10 Schlumberger Technol Inc 情報処理装置におけるテストシーケンスの流れを制御する装置
JPH0658968A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 波形エディタ
JPH09127210A (ja) * 1995-10-26 1997-05-16 Toshiba Corp 半導体テスト装置
JPH11190761A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
JPH11218565A (ja) * 1998-02-03 1999-08-10 Advantest Corp 半導体試験装置
JP2001183431A (ja) * 1999-04-06 2001-07-06 Advantest Corp 試験装置および試験方法
JP2003167028A (ja) * 2001-11-29 2003-06-13 Ando Electric Co Ltd 電源装置及び半導体集積回路試験装置
JP2008076085A (ja) * 2006-09-19 2008-04-03 Yokogawa Electric Corp 信号測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003269A1 (ja) * 2016-06-28 2018-01-04 東京エレクトロン株式会社 基板検査装置

Similar Documents

Publication Publication Date Title
US7609081B2 (en) Testing system and method for testing an electronic device
TW484056B (en) Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it
TW571107B (en) Integrated multi-channel analog test instrument architecture
US8310264B2 (en) Method for configuring combinational switching matrix and testing system for semiconductor devices using the same
CN1981203A (zh) 支持开放架构测试系统中的校准和诊断
US11719721B2 (en) Test and measurement probe having a touchscreen
CN103699017A (zh) 核电站模拟机接口设备仿真测试系统及其仿真测试方法
JP6483368B2 (ja) スイッチング・サイクル表示方法及び試験測定装置
JP2010043993A (ja) 半導体テスト装置
TWI408375B (zh) 電流測量裝置以及電腦系統
US10775428B2 (en) System and device for automatic signal measurement
Williams Troubleshooting on microprocessor based systems
JP2009156580A (ja) 入力容量測定回路
JP2000280999A (ja) インタフェースチェッカ
JP2591071B2 (ja) Lsiテストシステム
TWI661202B (zh) 具數位信號顯示功能的測試裝置與數位信號的顯示方法
US20070296428A1 (en) Semiconductor device having supply voltage monitoring function
JPH1183560A (ja) 点検データ処理システム
JP2010054455A (ja) 半導体試験装置及びテストボード
JP3099808B2 (ja) ロジックアナライザ用プローブ
JP3215600B2 (ja) Ic試験装置
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
JP2008111697A (ja) テストシステム
Xue et al. APPLICATION OF VIRTUAL INSTRUMENT IN AUTOMATIC TEST OF HIGH-SPEED MIXED SIGNAL
KR100483493B1 (ko) 웨이퍼 번인 시스템의 메인 테스트 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120809