JP2010054455A - 半導体試験装置及びテストボード - Google Patents

Abstract

【課題】装着されたテストボードに関するボード情報を誤り無く取得することができ、試験効率を高めることができる半導体試験装置、及び当該装置で用いられるテストボードを提供する。
【解決手段】半導体試験装置１２は、ＤＵＴ４０の試験を行う試験装置２０と、試験装置２０に対して着脱自在に構成されてＤＵＴ４０と試験装置２０とを電気的に接続するテストボード３０とを備える。テストボード３０は、テストボード３０に関する各種情報であるボード情報Ｂの制御を行う制御回路３１を備えており、試験装置２０は、テストボード３０に設けられた制御回路３１と通信を行ってボード情報Ｂを取得する通信回路２３と、通信回路２３で取得されたボード情報Ｂを用いてＤＵＴ４０の試験に関する所定の制御を行う制御部２１とを備える。
【選択図】図２

Description

本発明は、半導体デバイスの試験を行う半導体試験装置及び当該装置で用いられるテストボードに関する。

図３は、従来の半導体試験システムの要部構成を示すブロック図である。図３に示す通り、従来の半導体試験システム１００は、ユーザの指示に基づいて半導体試験装置１２０の動作を管理する管理システム１１０と、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）２００に対する試験を実施する半導体試験装置１２０とを備える。

半導体試験装置１２０は、ＤＵＴ２００に対する試験を実施する試験装置１２１と、試験装置１２１とＤＵＴ２００とを電気的に接続する治具であるテストボード１２２とを備える。試験装置１２１は、制御部１３１、試験部１３２、及び読み出し回路１３３を備える。制御部１３１は、管理システム１１０の管理の下で、試験装置１２１の動作を統括的に制御する。試験部１３２は、制御部１３１の制御の下で、ＤＵＴ２００に試験信号を印加するとともに、ＤＵＴ２００から出力される信号と予め設定された期待値とが一致するか否かを判定することによりＤＵＴ２００の試験を行う。読み出し回路１３３は、テストボード１２２に付されたシリアル番号ＳＮの読み出しを行う。

テストボード１２２は、試験装置１２１に対して着脱自在に構成されており、ＤＵＴ２００を載置（実装）し、或いはＤＵＴ２００と電気的に接触することで、試験装置１２１とＤＵＴ２００とを電気的に接続する。このテストボード１２２は、基本的にはＤＵＴ２００の種類毎に作成されるものであり、テストボード１２２の各々には他のテストボードとの区別を行うために、一意に定まるシリアル番号ＳＮが付される。尚、このシリアル番号ＳＮは、例えばテストボード１２２に設けられた不揮発性のメモリに記憶され、又はディップスイッチのオン・オフ状態によって提供される。

上記構成において、ＤＵＴ２００の試験を行う場合には、まずユーザがＤＵＴ２００の種類に応じたテストボード１２２を試験装置１２１に装着する。すると、テストボード１２２に付されたシリアル番号ＳＮが試験装置１２１の読み出し回路１３３によって読み出されて制御部１３１を介して管理システム１１０に入力される。尚、テストボード１２２の装着後に、ＤＵＴ２００をテストボード１２２上に搭載する。管理システム１１０は、入力されたシリアル番号ＳＮに応じたボード情報を選択して制御部１３１に出力するとともに、ＤＵＴ２００の種類に応じた試験プログラムを選択して制御部１３１に出力する。

ここで、ボード情報とは、テストボード１２２に関する各種情報をいい、例えば長さ情報、接続情報、及び試験条件情報等が挙げられる。上記の長さ情報とは、テストボード１２２毎に異なる試験装置１２１とＤＵＴ２００との間の電気経路の長さを示す情報である。また、接続情報とは、試験装置１２１に設けられるピン（テスタピン）とＤＵＴ２００に設けられるピン（ＤＵＴピン）との接続関係を示す情報である。更に、上記の試験条件情報とは、試験時の各種条件を定める情報であって、例えば１つのテスタピンに割り当てるチャンネル数、１つのテスタピンで共有されるドライバや電源の数等を示す情報である。

管理システム１１０から制御部１３１に対して、ボード情報及び試験プログラムが出力されると、制御部１３１は管理システム１１０からのボード情報に応じた各種設定を試験部１３２に対して行う。そして、管理システム１１０からの試験プログラムに応じて試験部１３２を制御し、ＤＵＴ２００の試験を実行させる。すると、試験部１３２で生成された試験信号がテストボード１２２を介してＤＵＴ２００に印加され、ＤＵＴ２００から出力された信号がテストボード１２２を介して試験部１３２に入力され、予め設定された期待値と比較されてパス／フェイルが判定される。

尚、以下の特許文献１には従来の半導体試験装置の全体構成の一例が開示されており、以下の特許文献２には使用プログラム名、並列測定数、使用負荷回路番号、テスト回数、製造年月日、コメント等の管理用データを保持する情報保持機能を持つＩＣテスタ用のテストボードが開示されている。
特開２００２−２７７５０７号公報 特開平８−１６０１０６号公報

ところで、従来の半導体試験システムでは、上述した通り、ＤＵＴ２００の種類及びテストボード１２２から読み出したシリアル番号ＳＮに応じて、管理システム１１０が試験プログラム及びボード情報を選択している。かような選択が可能なのは、試験装置１２１に装着されたテストボード１２２に関するボード情報が管理システム１１０に予め格納されている場合であって、ボード情報が管理システム１１０に格納されてない場合には選択することができない。

ボード情報が管理システム１１０に格納されてない場合には、ＤＵＴ２００の試験を行う前に、テストボード１２２が試験装置１２１に装着された状態で所定の試験プログラムを実行させ、実際にそのテストボード１２２に関するボード情報を取得する必要がある。ボード情報が取得される間は、同然ながらＤＵＴ２００の試験を行うことができないため、試験効率が低下するという問題があった。

また、従来は、管理システム１１０によって、必ずしもユーザの意図した試験プログラム及びボード情報が正しく選択される訳ではなく、誤ったものが選択される虞がある。誤った試験プログラム及びボード情報が選択された場合には、ほぼ間違いなく誤った試験結果が得られるため、その原因究明をして正しい試験プログラム及びボード情報を選択し、再度ＤＵＴ２００を試験する必要があり、これによっても試験効率が低下するという問題があった。

本発明は上記事情に鑑みてなされたものであり、装着されたテストボードに関するボード情報を誤り無く取得することができ、試験効率を高めることができる半導体試験装置、及び当該装置で用いられるテストボードを提供することを目的とする。

上記課題を解決するために、本発明の半導体試験装置は、半導体デバイス（４０）の試験を行う試験装置（２０）と、当該試験装置に対して着脱自在に構成されて前記半導体デバイスと前記試験装置とを電気的に接続するテストボード（３０）とを備える半導体試験装置（１２）において、前記テストボードは、前記テストボードに関する各種情報であるボード情報（Ｂ）の制御を行う制御回路（３１）を備えており、前記試験装置は、前記テストボードに設けられた前記制御回路と通信を行って前記ボード情報を取得する通信回路（２３）と、前記通信回路で取得された前記ボード情報を用いて前記半導体デバイスの試験に関する所定の制御を行う制御部（２１）とを備えることを特徴としている。
この発明によると、テストボードが試験装置に装着されると、試験装置の通信回路とテストボードに設けられた制御回路との間で通信が行われてテストボードのボード情報が通信回路に取得され、通信回路に取得されたボード情報を用いて半導体デバイスに関する所定の制御が制御部により行われる。
また、本発明の半導体試験装置は、前記ボード情報が、前記試験装置と前記半導体デバイスとの間の電気経路の長さを示す長さ情報、前記試験装置に設けられるピンと前記半導体デバイスに設けられるピンとの接続関係を示す接続情報、及び試験時の各種条件を定める試験条件情報の少なくとも１つを含むことを特徴としている。
また、本発明の半導体試験装置は、前記制御回路が、前記ボード情報に加えて、前記テストボード毎に一意に割り当てられるシリアル番号（ＳＮ）の制御を行うことを特徴としている。
また、本発明の半導体試験装置は、前記制御部が、前記テストボードに関する新たなボード情報を取得した場合には、前記通信回路を介して、前記制御回路によって制御される前記ボード情報を前記新たなボード情報に更新することを特徴としている。
或いは、本発明の半導体試験装置は、前記制御部が、前記テストボードに関する新たなボード情報を取得した場合には、当該新たなボード情報を、前記テストボードに割り当てられたシリアル番号に関連付けて管理することを特徴としている。
本発明のテストボードは、半導体デバイス（４０）の試験を行う試験装置（２０）に対して着脱自在に構成されて、前記試験装置と前記半導体デバイスとを電気的に接続するテストボード（３０）において、前記試験装置との間で通信が可能であり、前記テストボードに関する各種情報であるボード情報（Ｂ）の制御を行う制御回路（３１）を備えることを特徴としている。

本発明によれば、試験装置の通信回路がテストボードに設けられた制御回路と通信を行ってテストボードのボード情報を取得し、取得したボード情報を用いて制御部が半導体デバイスに関する所定の制御を行うため、装着されたテストボードに関するボード情報を誤り無く取得することができ、試験効率を高めることができるという効果がある。

以下、図面を参照して本発明の一実施形態による半導体試験装置及びテストボードについて詳細に説明する。図１は、本発明の一実施形態による半導体試験装置を備える半導体試験システムの外観を模式的に示す図であり、図２は半導体試験システムの要部構成を示すブロック図である。図１，図２に示す通り、半導体試験システム１は、管理システム１１と、被試験対象であるＤＵＴ４０に対する試験を実施する半導体試験装置１２とを備える。

管理システム１１は、ユーザの指示に基づいて半導体試験装置１２の動作を管理するものであり、例えばパーソナルコンピュータ等のコンピュータによって実現される。この管理システム１１は、半導体試験装置１２の試験装置本体２０ａ（図１参照）に設けられる制御部２１と通信を行い、ユーザの操作に応じた指示を示す情報を制御部２１に送信するとともに、制御部２１で処理される各種情報（例えば、ＤＵＴ４０のフェイル情報）を受信してその内容の表示等を行う。

半導体試験装置１２は、ＤＵＴ４０に対する試験を実施する試験装置２０と、試験装置２０とＤＵＴ４０とを電気的に接続する治具であるテストボード３０とを備える。試験装置２０は、図１に示す通り、ケーブルＣによって接続された試験装置本体２０ａとテストヘッド２０ｂとを備えており、テストヘッド２０ｂ上に配置されたテストボード３０上のＤＵＴ４０に試験信号を印加し、ＤＵＴ４０から出力される信号が規格内であるか否かを判定し、或いはＤＵＴ４０から出力される信号と所定の期待値とが一致するか否かを判定することによりＤＵＴ４０の試験を行う。

この試験装置２０は、図２に示す通り、制御部２１、試験部２２、及び通信回路２３を備える。制御部２１は、図１に示す通り試験装置本体２０ａに設けられており、管理システム１１の管理の下で、試験装置２０の動作を統括的に制御する。具体的には、通信回路２３を制御してテストボード３０から必要なボード情報Ｂ（詳細は後述する）やシリアル番号ＳＮを取得する。また、取得したボード情報Ｂを用いて試験部２２で試験を行う上で必要な各種制御（例えば、スキュー調整の制御等）を行う。

試験部２２は、図１に示す通りテストヘッド２０ｂに設けられており、制御部２１の制御の下で、ＤＵＴ４０に試験信号を印加するとともに、ＤＵＴ４０から出力される信号を受信してＤＵＴ４０の試験を行う。通信回路２３は、図１に示す通りテストヘッド２０ｂに設けられており、制御部２１の制御の下でテストボード３０に設けられた制御回路３１との間で通信を行い、テストボード３０からボード情報Ｂやシリアル番号ＳＮを取得する。

テストボード３０は、試験装置２０のテストヘッド２０ｂに対して着脱自在に構成されており、ＤＵＴ４０を載置（実装）し、或いはＤＵＴ４０と電気的に接触することで、試験装置２０とＤＵＴ４０とを電気的に接続する。このテストボード３０は、基本的にはＤＵＴ４０の種類毎に作成されるものであり、テストボード３０の各々には他のテストボードとの区別を行うために、一意に定まるシリアル番号ＳＮが付される。

また、テストボード３０は、ボード情報Ｂ及びシリアル番号ＳＮの制御を行う制御回路３１を備える。この制御回路３１は、ボード情報Ｂを記憶する不揮発性のメモリ及び試験装置２０に設けられた通信回路２３との間で通信を行う通信回路（何れも図示省略）を備えており、通信回路２３から要求のあったボード情報Ｂやシリアル番号ＳＮを通信回路２３に送信する制御を行う。尚、上記のシリアル番号ＳＮは、ボード情報Ｂと同様に不揮発性のメモリに記憶され、又はディップスイッチのオン・オフ状態によって提供される。

上記のボード情報Ｂとは、テストボード３０に関する各種情報をいい、例えば長さ情報、接続情報、及び試験条件情報等が挙げられる。上記の長さ情報とは、テストボード３０毎に異なる試験装置２０とＤＵＴ４０との間の電気経路の長さを示す情報である。また、接続情報とは、試験装置２０に設けられるピン（テスタピン）とＤＵＴ４０に設けられるピン（ＤＵＴピン）との接続関係を示す情報である。更に、上記の試験条件情報とは、試験時の各種条件を定める情報であって、例えば１つのテスタピンに割り当てるチャンネル数、１つのテスタピンで共有されるドライバや電源の数等を示す情報である。また、ボード情報Ｂには、ＤＵＴ４０の種類を示す情報や、ＤＵＴ４０の試験に用いる試験プログラムを指定する情報を含めることもできる。

ここで、テストボード３０は、テストヘッド２０ｂとＤＵＴ４０との間に配置される治具を総称するものであり、例えば図１に示す通り、テストヘッド２０上に載置されるパフォーマンスボード３０ａ、コンタクトリング３０ｂ、及びプローブカード３０ｃからなる。尚、ＤＵＴ４０が半導体ウェハに形成されている状態である場合には、プローブカード３０ｃを備えるテストボード３０が用いられるが、ＤＵＴ４０がパッケージされたものである場合にはプローブカード３０ｃに代えてソケット（ＩＣソケット）が設けられたボードを備えるテストカードが用いられる。このように、テストボード３０が複数の部材からなる場合には、上記の制御回路３１は何れの部材に設けられていても良い。

上記構成において、ＤＵＴ４０の試験を行う場合には、まずユーザがＤＵＴ４０の種類に応じたテストボード３０を試験装置２０のテストヘッド２０ｂ上に装着する。次に、装着を終えたテストボード３０とＤＵＴ４０とを電気的に接触させる。具体的には、ＤＵＴ４０が半導体ウェハに形成されている状態である場合には図１に示すプローブカード３０ｃをＤＵＴ４０に接触させ、ＤＵＴ４０がパッケージされたものである場合にはテストボード３０上に設けられた不図示のソケットにＤＵＴ４０を搭載する。

以上の作業を終えて、ユーザが管理システム１１を操作してＤＵＴ４０の試験開始の指示を行うと、管理システム１１から制御部２１に対して試験開始を示す信号が出力される。尚、ここでは、説明を簡単にするために、ＤＵＴ４０の試験に用いられる試験プログラムの全てが予め管理システム１１から制御部２１に出力されており、制御部２１が試験プログラムの管理を行っているものとする。

管理システム１１から試験開始を示す信号が入力されると、制御部２１は通信回路２３に対してＤＵＴ４０の試験を行う上で必要となるボード情報Ｂの取得要求信号を出力する。すると、試験装置２０の通信回路２３とテストボード３０の制御回路３１との間で通信が行われ、制御部２１が要求したボード情報Ｂが制御回路３１から通信回路２３に送信されて制御部２１に入力される。

ボード情報Ｂを取得すると、制御部２１は、取得したボード情報Ｂに基づいて、ＤＵＴ４０の試験に用いる試験プログラムを選択する。具体的には、ボード情報Ｂに含まれるＤＵＴ４０の種類を示す情報から試験に用いられる試験プログラムを特定し、制御部２１が管理する複数の試験プログラムから特定した試験プログラムを選択する。或いは、ボード情報Ｂに含まれる試験プログラムを指定する情報に基づいて制御部２１が管理する複数の試験プログラムから特定した試験プログラムを選択する。

試験プログラムの選択を終えると、制御部２１は、取得したボード情報Ｂを用いて試験部２２で試験を行う上で必要な各種制御を行う。具体的にはボード情報Ｂに含まれる長さ情報に応じた試験部２２におけるスキュー調整の制御、ボード情報Ｂに含まれる接続情報や試験条件情報に応じた試験部２２におけるリレーの開閉制御等の制御を行う。そして、選択した試験プログラムに応じて試験部２２を制御し、ＤＵＴ４０の試験を実行させる。すると、試験部２２で生成された試験信号がテストボード３０を介してＤＵＴ４０に印加され、ＤＵＴ４０から出力された信号がテストボード３０を介して試験部２２に入力され、予め設定された期待値と比較されてパス／フェイルが判定される。

ここで、制御回路３１が制御するボード情報Ｂは、通常テストボード３０の設計情報に基づいて作成される情報であり、テストボード３０のメーカがテストボード３０を作成したときに制御回路３１の不揮発性のメモリに記憶されることが多い。しかしながら、テストボード３０の設計情報に基づいて作成されたボード情報Ｂは、必ずしもテストボード３０に関する実際の情報を表しているとは限らない。例えば、ボード情報Ｂに含まれる長さ情報で特定される試験装置２０とＤＵＴ４０との間の電気経路の長さと、テストボード３０が実際に試験装置２０のテストヘッド２０ｂに装着された状態での試験装置２０とＤＵＴ４０との間の電気経路の長さとが相違する場合がある。

かかる場合には、例えばＤＵＴ４０の試験を開始する前において、テストボード３０が試験装置２０のテストヘッド２０ｂに装着された状態で、試験装置２０とＤＵＴ４０との間の電気経路の長さを測定する作業を実際に行って、新たなボード情報Ｂを取得するのが望ましい。テストボード３０の新たなボード情報が制御部２１で取得された場合には、制御部２１が通信回路２３を介してテストボード３０の制御回路３１によって制御されるボード情報Ｂを新たなボード情報に更新することができる。以上の更新を行うことで、テストボード３０の制御回路３１が制御するボード情報Ｂを、テストボード３０に関する実際の正確な情報にすることができる。

或いは、テストボード３０の制御回路３１が制御するボード情報Ｂの更新は行わずに、制御部２１が新たに取得したボード情報を管理することができる。具体的には、制御部２１が通信回路２１に対してテストボード３０のシリアル番号ＳＮの取得要求信号を出力し、テストボード３０の制御回路３１からシリアル番号ＳＮを取得する。そして、新たに取得したボード情報を、テストボード３０の制御回路３１から取得したシリアル番号ＳＮに関連付けて管理する。以上の管理を行うことで、テストボード３０を用いた次回の試験時においては、制御部２１がそのテストボード３０に付されたシリアル番号ＳＮを読み出すことで、そのテストボード３０に関するボード情報を取得することができる。

以上の通り、本実施形態では、テストボード３０に関する各種情報であるボード情報を制御する制御回路３１をテストボード３０に設けている。このため、例えば新たなテストボード３０を使用する場合であって、管理システム１１がそのテストボード３０に関するボード情報を管理していないときでもＤＵＴ４０の試験を行うことができ、試験効率を向上させることができる。

また、テストボード３０のボード情報Ｂを制御する制御回路３１をテストボード３０に設けているため、誤ったボード情報が選択されることがない。また、ＤＵＴ４０の種類を示す情報や、ＤＵＴ４０の試験に用いる試験プログラムを指定する情報をボード情報Ｂに含めることもできるため、誤った試験プログラムが選択されることもない。以上から、誤った試験プログラムを用いてＤＵＴ４０が試験が行われることによる試験効率の低下を防止することができる。

以上、本発明の一実施形態による半導体試験装置及びテストボードについて説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、試験装置２０に設けられた通信回路２３がテストボード３０に設けられた制御回路３１と通信を行ってボード情報Ｂを取得する場合を例に挙げて説明した。しかしながら、制御回路３１が設けられていないテストボード３０（即ち、図３に示すテストボード１２２）が装着された場合には、試験装置２０の通信回路２３は、図３に示す読み出し回路１３３と同様に、テストボード１２２のシリアル番号ＳＮを読み出すものとして機能する。これにより、制御回路３１を備えるテストボード３０と備えないテストボード１２２との何れが装着されても対応が可能である。

更に、本発明は、半導体メモリを試験するメモリテスタ、半導体論理回路を試験するロジックテスタ、ＬＣＤ（Liquid Crystal Display：液晶表示ディスプレイ）の駆動ドライバを試験するトライバテスタ等の各種の半導体試験装置に適用することも可能である。

本発明の一実施形態による半導体試験装置を備える半導体試験システムの外観を模式的に示す図である。 半導体試験システムの要部構成を示すブロック図である。 従来の半導体試験システムの要部構成を示すブロック図である。

符号の説明

１２ 半導体試験装置
２０ 試験装置
２１ 制御部
２３ 通信回路
３０ テストボード
３１ 制御回路
４０ ＤＵＴ
Ｂ ボード情報
ＳＮ シリアル番号

Claims (6)

1. 半導体デバイスの試験を行う試験装置と、当該試験装置に対して着脱自在に構成されて前記半導体デバイスと前記試験装置とを電気的に接続するテストボードとを備える半導体試験装置において、
   前記テストボードは、前記テストボードに関する各種情報であるボード情報の制御を行う制御回路を備えており、
   前記試験装置は、前記テストボードに設けられた前記制御回路と通信を行って前記ボード情報を取得する通信回路と、
   前記通信回路で取得された前記ボード情報を用いて前記半導体デバイスの試験に関する所定の制御を行う制御部とを備える
   ことを特徴とする半導体試験装置。
2. 前記ボード情報は、前記試験装置と前記半導体デバイスとの間の電気経路の長さを示す長さ情報、前記試験装置に設けられるピンと前記半導体デバイスに設けられるピンとの接続関係を示す接続情報、及び試験時の各種条件を定める試験条件情報の少なくとも１つを含むことを特徴とする請求項１記載の半導体試験装置。
3. 前記制御回路は、前記ボード情報に加えて、前記テストボード毎に一意に割り当てられるシリアル番号の制御を行うことを特徴とする請求項１又は請求項２記載の半導体試験装置。
4. 前記制御部は、前記テストボードに関する新たなボード情報を取得した場合には、前記通信回路を介して、前記制御回路によって制御される前記ボード情報を前記新たなボード情報に更新することを特徴とする請求項１から請求項３の何れか一項に記載の半導体試験装置。
5. 前記制御部は、前記テストボードに関する新たなボード情報を取得した場合には、当該新たなボード情報を、前記テストボードに割り当てられたシリアル番号に関連付けて管理することを特徴とする請求項３記載の半導体試験装置。
6. 半導体デバイスの試験を行う試験装置に対して着脱自在に構成されて、前記試験装置と前記半導体デバイスとを電気的に接続するテストボードにおいて、
   前記試験装置との間で通信が可能であり、前記テストボードに関する各種情報であるボード情報の制御を行う制御回路を備えることを特徴とするテストボード。

Images