JP2007132755A - 回路検査方法及び回路検査システム - Google Patents

Abstract

【課題】検査の要／不要を適宜判断することで、検査効率を向上させることができる回路検査方法及び回路検査システムを提供する。
【解決手段】各検査装置２の制御部２０は、他の検査装置の検査による自身の検査への影響に応じて、検査の実行の可否を判断し、当該検査装置における検査を実行するか否かを制御するとともに、他の検査装置の検査によって各検査装置２の検査に影響がある場合に、通信部２２と協業して他の検査装置と同期を確立し、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定した後に、検査を実行する。また、各検査装置２の制御部２０は、他の検査装置の検査によって各検査装置２の検査に影響がない（又は影響がなくなった）場合は、各検査装置２による検査を予め設定された検査順序にて非同期で実行する。
【選択図】図１

Description

本発明は、複数の機能ブロックが搭載された集積回路（ＩＣ、ＬＳＩ）のような被検査回路を検査する場合に、検査品質の向上と検査時間の短縮とを可能にする回路検査方法及び回路検査システムに関する。

近年の集積回路の高集積化に伴って、複数の機能ブロックを１チップに搭載した１チップＩＣが実用化されている。また、マイコンにＤＲＡＭを搭載したＤＲＡＭ混載型マイコン、電源回路を搭載したデバイスなどの研究も進められている。１チップ化することによって、後工程であるアセンブリー工程の大幅な短縮、またダウンサイジングなどが極めて容易となり、今後１チップ化の技術トレンドは益々加速するものと推定される。

ところで、複数の機能ブロックを搭載した被検査回路（以下、ＤＵＴという）を並列に検査する場合、ＤＵＴ毎に検査時間が異なると、複数のＤＵＴのうちの最も検査時間が長いＤＵＴに検査時間が拘束され、チップ全体としての検査のスループットが悪化する。

そこで、複数の検査装置を用いて、複数のＤＵＴに対して非同期並列検査を行なう技術が提案されている（例えば特許文献１参照）。図１１は従来の回路検査システムの構成を示すブロック図である。従来の回路検査システムは、制御部１０１を備え、制御部１０１は、制御部１０１に接続されたインタフェース制御部１０２を通じて検査装置１３１，１３２，１３３を制御する。検査装置１３１，１３２，１３３は、それぞれ、マイクロプロセッサ１５１，１５２，１５３、インタフェース１７１，１７２，１７３、検査回路１６１，１６２，１６３を備えている。

インタフェース１７１，１７２，１７３は、インタフェース制御部１０２と通信を行なうものであって、制御部１０１によって指示される指示信号に基づいて、各マイクロプロセッサ１５１，１５２，１５３が、検査回路１６１，１６２，１６３に対して検査実行の指示を行なう。検査回路１６１，１６２，１６３は、ＤＵＴ１４１，１４２，１４３に接続されており、それぞれのＤＵＴに対して非同期かつ並列に検査を行なう。
実開昭６４−４７１４８号公報

しかしながら、近年の主流であるマルチチップモジュールのような被検査回路を検査対象とし、各検査装置がマルチチップモジュール内の各機能ブロックを個別に検査する場合、特許文献１に開示されている技術では、各検査装置１３１，１３２，１３３が非同期かつ並列に検査を行なうことから、機能ブロック間のピン間リーク電流検査などを正確に行なうことができないという問題があった。

例えば、機能ブロック間のピン間リーク電流を測定するには、各機能ブロックに接続されているすべてのピンにハイ側電圧又はロー側電圧を印加した状態で検査を行なう必要があるが、従来の回路検査システムでは、各検査装置が非同期で検査を行なうことから、一方の機能ブロック用ピンにはハイ側電圧が、他方の機能ブロック用のピンにはロー側電圧が、それぞれ印加された状態でピン間リーク電流を測定する虞があった。

つまり、同一検査にもかかわらず、検査条件が異なる状態で検査が行なわれる虞があり、検査品質の低下を招く要因となっていた。したがって、実際には検査規格を満足しているにもかかわらず不良判定されたり、逆に実際には検査規格を満足していないにもかかわらず良判定され、検査に対する信頼性が失墜する虞があった。

本発明はかかる事情に鑑みてなされたものであり、各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断することにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となり、要／不要の検査を適宜判断して検査を実行することにより、検査効率を向上させることができる回路検査方法及び回路検査システムの提供を目的とする。

また本発明は、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なうことにより、各検査装置が対応する各機能ブロックを独立して検査させ、検査のスループットを向上させることができる回路検査方法及び回路検査システムの提供を目的とする。

さらに本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止し、他の検査装置との間で同期を確立した後に、各検査装置の検査を実行することにより、各検査装置の検査が実行されるのは、他の検査装置の検査による各検査装置の検査への影響を解消させた後になるので、検査精度を向上させることができる回路検査方法及び回路検査システムの提供を目的とする。

さらにまた本発明は、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定することにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることができる回路検査方法の提供を目的とする。

さらにまた本発明は、検査状態が他の検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否（不良）と判定された状態である場合、各検査装置にて検査が継続中であっても、継続中の検査を終了することより、被検査回路が１つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで不要な検査の実行を防止して、検査のスループットを向上させることができる回路検査方法の提供を目的とする。

さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでなく、不要な検査を実行を停止して検査効率を向上させることができる回路検査システムの提供を目的とする。

さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させることができる回路検査システムの提供を目的とする。

さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なうことより、各検査装置が対応する各機能ブロックを独立して検査させ、検査のスループットを向上させることができる回路検査システムの提供を目的とする。

さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定することにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質を向上させることができる回路検査システムの提供を目的とする。

さらにまた本発明は、各検査装置の動作を総合的に制御するための制御装置をさらに備える構成とすることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができ、また、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、さらに、各検査装置の検査結果を制御装置で集中して管理することも可能となる回路検査システムの提供を目的とする。

本発明に係る回路検査方法は、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムにおける回路検査方法であって、各検査装置は、他の検査装置の検査による前記各検査装置の検査への影響に応じて、前記検査の実行の可否を判断することを特徴とする。

本発明にあっては、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断する。これにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。

本発明に係る回路検査方法は、前記各検査装置が、前記他の検査装置の検査によって前記各検査装置の検査に影響がない場合、前記検査を非同期で行なうことを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なう。これにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。

本発明に係る回路検査方法は、前記各検査装置が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記検査の実行を停止し、前記他の検査装置との間で同期を確立した後に前記検査を実行することを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止する。そして、他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。そして、他の検査装置の検査による各検査装置の検査への影響を解消した後に検査を実行する。

本発明に係る回路検査方法は、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムにおける回路検査方法であって、各検査装置は、他の検査装置の検査状態に応じて、前記各検査装置の検査状態を決定することを特徴とする。

本発明にあっては、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定する。これにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることが可能となる。

本発明に係る回路検査方法は、前記検査状態が、前記他の検査装置の検査による被検査回路の良否判定状態であって、前記被検査回路が前記他の検査装置によって否と判定された状態である場合、前記各検査装置による検査を終了することを特徴とする。

本発明にあっては、上述した検査状態が、他の検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否（不良）と判定された状態である場合、各検査装置にて検査する必要がないので、各検査装置にて検査が継続中であっても、継続中の検査を終了する。被検査回路が１つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。

本発明に係る回路検査システムは、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムであって、各検査装置は、他の検査装置の検査による影響に応じて検査を実行するか否かを制御するための制御手段を備えることを特徴とする。

本発明にあっては、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、各検査装置に設けた制御手段が検査を実行するか否かを制御する。これにより、各検査装置に設けた制御手段が、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。

本発明に係る回路検査システムは、前記各検査装置の制御手段が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、該検査の実行を停止するようにしてあることを特徴とする。

本発明にあっては、前記他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでなく、各検査装置に設けた制御手段が、不要な検査を実行を停止して検査効率を向上させる。

本発明に係る回路検査システムは、前記各検査装置が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合に、前記他の検査装置との間で同期を確立するための同期確立手段をさらに備えることを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。

本発明に係る回路検査システムは、前記各検査装置の制御手段が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合に該検査の実行を停止し、前記同期確立手段によって前記他の検査装置との間で同期が確立された後に前記検査を実行するようにしてあることを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた制御手段が、影響を受ける検査の実行を停止する。そして、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。そして、他の検査装置の検査による各検査装置の検査への影響を解消した後に検査を実行する。

本発明に係る回路検査システムは、前記同期確立手段が、前記他の検査装置の検査によって前記各検査装置の検査に影響がなくなった場合、前記他の検査装置との間で確立した同期を解除するようにしてあることを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なう。これにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。

本発明に係る回路検査システムは、前記各検査装置が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記他の検査装置の検査終了時又は検査時に、前記各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する手段をさらに備えることを特徴とする。

本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する。これにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質が向上する。

本発明に係る回路検査システムは、前記各検査装置の動作を総合的に制御するための制御装置をさらに備えることを特徴とする。

本発明にあっては、各検査装置の動作を総合的に制御するための制御装置をさらに備えることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができる。また、例えば、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、検査プログラムの更新及び追加を各検査措置にて管理する必要はない。さらに、各検査装置の検査結果を制御装置で集中して管理することもでき、制御装置を検査ロットなどの把握に活用することができる。

本発明によれば、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断することにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なうことにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止し、他の検査装置との間で同期を確立した後に、各検査装置の検査を実行することにより、各検査装置の検査が実行されるのは、他の検査装置の検査による各検査装置の検査への影響を解消させた後になるので、検査精度を向上させることができる。

本発明によれば、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定することにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることができる。

本発明によれば、検査状態が各検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否（不良）と判定された状態である場合、各検査装置にて検査が継続中であっても、継続中の検査を終了することより、被検査回路が１つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでなく、各検査装置に設けた制御手段が、不要な検査を実行を停止して検査効率を向上させることができる。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させることができる。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なうことより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットを向上させることができる。

本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定することにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質を向上させることができる。

本発明によれば、各検査装置の動作を総合的に制御するための制御装置をさらに備える構成とすることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができる。また、例えば、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、検査プログラムの更新及び追加を各検査措置にて管理する必要はない。さらに、各検査装置の検査結果を制御装置で集中して管理することもでき、制御装置を検査ロットなどの把握に活用することができる等、優れた効果を奏する。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。

図１は本発明に係る回路検査システムの構成を示すブロック図である。
本発明に係る回路検査システムは、ホストコンピュータ装置１、複数の検査装置２，２，…を備え、検査装置２，２，…は、図示しないハンドラーを通じてＤＵＴ５に電圧の供給及び検査パターンなどの信号印加などを行なって、ＤＵＴ５が正常に動作するか否かの検査を行なう。

ホストコンピュータ装置１は、制御部１０、操作部１１、表示部１２、検査プログラムデータベース（検査プログラムＤＢ）１３及び通信部１４を備えている。制御部１０は、具体的にはＣＰＵで構成されており、バスを介して上述したハードウェア各部と接続されていて、それらを制御すると共に、内蔵するＲＯＭに格納された制御プログラムに従って、種々の機能を果たす。

検査プログラムＤＢ１３は、１又は複数のＤＵＴ用の検査フローを記述したプログラムが格納されている。検査プログラムＤＢ１３は、適宜更新可能であって、検査プログラムに不具合があった場合、新品種が追加された場合に、検査プログラムＤＢ１３内の検査プログラムに修正を加えたり、新品種に対応した検査プログラムを追加したりできる。

操作部１１は検査装置２，２，…を総合的に操作するためのものであって、検査作業者が操作部１１を操作することで、検査装置２，２，…によるＤＵＴ５の検査の指示を行なう。例えば、検査作業者は、操作部１１を用いてＤＵＴ５の品種名を入力することで、制御部１０は、検査プログラムＤＢ１３に格納されている検査プログラムのうちから、入力されたＤＵＴ５に対応する検査プログラムを選択する。

通信部１４は、検査装置２（通信部２２）と通信を行なうものであって、制御部１０は、ＤＵＴ５の品種に応じて選択した検査プログラムを、通信部１４を通じて検査装置２へ送信する。図１には、検査プログラムＤＢ１３に、ＤＵＴ５用の第１検査プログラム１３ａ、第２検査プログラム１３ｂ、第３検査プログラム１３ｃが格納されている様子が示されている。詳細は後述するが、第１検査プログラム１３ａはＤＵＴ５を構成する第１機能ブロック５１用、第２検査プログラム１３ｂはＤＵＴ５を構成する第２機能ブロック５２用、第３検査プログラム１３ｃはＤＵＴ５を構成する第３機能ブロック５３用の検査プログラムである。

表示部１２は、液晶ディスプレイ又はＣＲＴディスプレイなどの表示デバイスであって、回路検査システムの検査開始の指示、動作状態及び検査結果の表示などを行なう。

検査装置２，２，…は、上述したようにホストコンピュータ装置１の指示によってＤＵＴ５の検査を行なうものであって、検査装置２は、制御部２０、記憶部２１、通信部２２及び検査実行部２３を備えている。本発明において、各検査装置２の制御部２０は、他の検査装置の検査による自身の検査への影響に応じて、検査の実行の可否を判断し、当該検査装置における検査を実行するか否かを制御する制御手段として機能する。また、各検査装置２の制御部２０は、他の検査装置の検査によって各検査装置２の検査に影響がある場合に、通信部２２と協業して他の検査装置と同期を確立する同期確立手段としても機能する。

通信部２２はホストコンピュータ装置１及び他の検査装置と通信を行なうものであって、ホストコンピュータ装置１及び検査装置２，２，…は検査に係る情報を共有化する。実際の検査開始にあたっては、ホストコンピュータ装置１から送信された検査プログラムを受け付ける。また、各検査装置２は、情報の共有化によって、他の検査装置によって検査が行なわれている検査条件及び内容などの検査に係る情報を把握できるようになっている。

具体的には、検査条件及び内容を一意に識別する検査番号によって検査が管理され、各検査装置２の通信部２２は、検査中の検査番号、検査が終了した検査番号及びその検査結果などを、ホストコンピュータ装置１及び他の検査装置へ通知信号として出力する。このようにして、ホストコンピュータ装置１及び各検査装置２は、他の検査装置にて検査中の検査番号、検査が終了した検査番号及びその検査結果などを把握する。

記憶部２１は、ホストコンピュータ装置１から送信された検査プログラムを格納するためのものであって、制御部２０は、記憶部２１に格納された検査プログラムに従って検査実行部２３にて検査を行なう。

検査実行部２３は、複数の機能ブロック（ここでは第１機能ブロック５１，第２機能ブロック５２，第３機能ブロック５３）が搭載されたＤＵＴ５に対して、電源供給を行ない、所定の検査パターンを印加して、機能ブロックからの応答出力を受信してその応答出力と期待値とを比較することによって機能ブロックを評価する。

図２は各検査装置がＤＵＴを構成する機能ブロックを検査する場合の状態を示す図である。
検査装置２ａ，２ｂ，２ｃは、ホストコンピュータ装置１から送信された検査プログラム（第１検査プログラム１３ａ，第２検査プログラム１３ｂ，第３検査プログラム１３ｃ）を、それぞれの通信部２２ａ，２２ｂ，２２ｃを通じて受信し、それぞれの記憶部２１ａ，２１ｂ，２１ｃに格納する。検査装置２ａ，２ｂ，２ｃの制御部２０ａ，２０ｂ，２０ｃは、記憶部２１ａ，２１ｂ，２１ｃに格納された第１検査プログラム１３ａ，第２検査プログラム１３ｂ，第３検査プログラム１３ｃを読み出し、読み出した検査プログラムに従って、検査実行部２３ａ，２３ｂ，２３ｃを制御する。

検査実行部２３ａ，２３ｂ，２３ｃは、第１機能ブロック用ピン５１ａ，第２機能ブロック用ピン５２ａ，第３機能ブロック用ピン５３ａに接続することで、第１機能ブロック５１，第２機能ブロック５２，第３機能ブロック５３に対する電源の供給及び所定の検査パターンの印加とともに、第１機能ブロック５１，第２機能ブロック５２，第３機能ブロック５３からの応答出力を受信してその応答出力と期待値とを比較することによって第１機能ブロック５１，第２機能ブロック５２，第３機能ブロック５３を評価する。

検査装置２ａは、他の検査装置２ｂ，２ｃの検査による自身の検査への影響に応じて、検査の実行の可否を判断する。制御部２０ａは、他の検査装置２ｂ，２ｃにて実行されている検査を検査番号によって識別して、その検査番号に対応する検査が、自身の検査に影響が生じるか否かを判断する。例えば、他の検査が行なわれることによって検査精度が低下してしまうなど、本来の検査条件とは異なる検査番号の組み合わせの情報を含んだ検査データベース（検査ＤＢ）を、予め記憶部２１ａに記憶しておき、検査装置２ａがこれから検査を行なう検査番号（検査番号Ａとする）と、他の検査装置２ｂ，２ｃにて検査中の検査番号（検査番号Ｂとする）とをキーワードに設定し、設定したキーワードの組み合わせが検査ＤＢに存在するか否かを探索する（検査装置２ｂ，２ｃについても同様）。

２つのキーワードとして指定した検査番号（検査番号Ａ及び検査番号Ｂ）の組み合わせが検査ＤＢに存在する場合、他の検査装置２ｂ，２ｃの検査（検査番号Ｂ）によって、検査装置２ａの検査（検査番号Ａ）の検査精度が低下すると判断することができる。そこで、このような場合、検査装置２ａは、検査の実行をすれば検査精度が低下することになるので、検査の実行を停止する。そして、検査装置２ａは、検査精度に影響を及ぼす他の検査装置２ｂ，２ｃと同期を確立し、検査装置２ａの検査に影響が生じないように、第２機能ブロック５２及び第３機能ブロック５３のピン５２ａ，５３ａに印加する設定電圧の指示を他の検査装置２ｂ，２ｃに対して行なう。

一方、検査番号Ａ及び検査番号Ｂの組み合わせが検査ＤＢに存在しない場合、他の検査装置２ｂ，２ｃの検査（検査番号Ｂ）によって、検査装置２ａの検査（検査番号Ａ）の検査精度が低下する虞がないと判断することができるので、各検査装置２ａ，２ｂ，２ｃによる検査を予め設定された検査順序にて非同期で実行する。

図３は本発明に係る各検査装置による検査時間を説明するためのタイムチャートであり、同図縦軸は、検査の経過時間を示している。第１検査プログラム１３ａに基づいて検査装置２ａは、第１機能ブロック５１に係る第１検査３１，第２検査３２，第３検査３３を実行する。検査装置２ａが上述の３つの検査を他の検査装置（検査装置２ｂ，２ｃ）に対して非同期に行なうことによって、検査時間がＴ３−Ｔ０となる。

また、第２検査プログラム１３ｂに基づいて検査装置２ｂは、第２機能ブロック５２に係る第４検査３４，第５検査３５を実行する。検査装置２ｂが上述の２つの検査を他の検査装置（検査装置２ｃ，２ａ）に対して非同期に行なうことによって、検査時間がＴ２−Ｔ０となる。

さらに、第３検査プログラム１３ｃに基づいて検査装置２ｃは、第３機能ブロック５１に係る第６検査３６，第７検査３７，第８検査３８，第９検査３９を実行する。検査装置２ｃが上述の４つの検査を他の検査装置（検査装置２ａ，２ｂ）に対して非同期に行なうことによって、検査時間がＴ４−Ｔ０となる。

検査装置２ａ，２ｂ，２ｃによる検査が終了した時点（Ｔ４）で、ハンドラーによってＤＵＴの入れ替え４０が行なわれ、Ｔ５から次のＤＵＴに対して同様の検査が行なわれる。

このように、ＤＵＴ５を構成する第１機能ブロック５１，第２機能ブロック５２，第３機能ブロック５３の検査が、それぞれ検査装置２ａ，２ｂ，２ｃにて非同期で行なわれることから、検査のスループットが向上する。

ところで、検査によっては、一の機能ブロックの検査が、他の機能ブロック用ピンに印加されている電圧によって影響される場合がある。例えば、ピン間リーク電流検査は、ＤＵＴ５にレイアウトされた配線間のリーク電流を検査するものであるから、たとえ機能ブロックが異なっていてもレイアウトによっては他の機能ブロックに印加された電圧によって検査結果が左右される。

そこで、検査装置（例えば２ａ）は、他の検査装置（例えば２ｂ，２ｃ）の検査によって検査に影響が生じると判断した場合、他の検査装置（２ｂ，２ｃ）との間で同期を確立する。例えば、検査装置２ａにて第１機能ブロック５１のピン間リーク電流検査を行なう場合、検査を行なう前に、他の検査装置２ｂ，２ｃとの間で同期を確立する。そして、他の検査装置２ｂ，２ｃは、第２機能ブロック５２，第３機能ブロック５３の検査終了時又は検査時に、第２機能ブロック用ピン５２ａ，第３機能ブロック用ピン５３ａへの印加電圧をハイ側電圧に設定する。一方、検査装置２ａは、第１機能ブロック用ピン５１ａへの印加電圧をハイ側電圧に設定した後、検査対象ピンにロー側電圧を印加して検査対象ピンに流れる電流、つまりロー側ピン間リーク電流を測定する。このように、ロー側ピン間リーク電流においては、検査対象ピンが設けられている機能ブロックのみならず、他の機能ブロックに係るピンにハイ側電圧が印加されているので、ロー側ピン間リーク電流の測定精度が高まり検査品質が向上する。

同様に、ハイ側ピン間リーク電流検査時には、他の検査装置２ｂ，２ｃが第２機能ブロック用ピン５２ａ，第３機能ブロック用ピン５３ａへの印加電圧をロー側電圧に設定し、検査装置２ａが第１機能ブロック用ピン５１ａへの印加電圧をロー側電圧に設定した後、検査対象ピンにハイ側電圧を印加して検査対象ピンに流れる電流、つまりハイ側ピン間リーク電流を測定する。したがって、ハイ側ピン間リーク電流においても、検査対象ピンが設けられている機能ブロックのみならず、他の機能ブロックに係るピンにロー側電圧が印加されているので、ハイ側ピン間リーク電流の測定精度が高まり検査品質が向上する。

図４は本発明に係る回路検査システムの検査処理の概略を示すフローチャートである。なお、以下の説明では、説明の簡略化のため、検査装置が２つの場合、すなわち、検査装置２ａにて第１検査プログラム１３ａが、検査装置２ｂにて第２検査プログラム１３ｂが、それぞれ実行されている場合について説明する。

先ず、検査装置２ａは、検査装置２ｂにて実行中の検査を識別する検査番号の通知を要求する通知要求信号を検査装置２ｂへ送信する（ステップＳ１）。検査装置２ｂは、検査装置２ａから送信された通知要求信号を受信し（ステップＳ２）、通知要求信号に従って、検査中の検査番号を検査装置２ａへ送信する（ステップＳ３）。

検査装置２ａは、検査装置２ｂから送信された検査番号を受信し（ステップＳ４）、検査装置２ａがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査ＤＢに存在するか否かを判定する（ステップＳ５）。

Ｓ５において、検査装置２ａがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査ＤＢに存在しないと判定された場合（Ｓ５：ＮＯ）、検査装置２ａ及び検査装置２ｂのそれぞれの検査が独立しており、検査装置２ａ及び検査装置２ｂの検査が互いに影響を受けないと判断することができるので、検査装置２ａは、非同期で検査処理を実行する（ステップＳ６）。

一方、Ｓ５において、検査装置２ａがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査ＤＢに存在すると判定された場合（Ｓ５：ＹＥＳ）、検査装置２ｂの検査によって、検査装置２ａの検査が影響を受けると判断することができるので、検査装置２ａ及び検査装置２ｂの間に同期を確立して、検査装置２ａの検査を行なうべく、検査装置２ａは、同期処理を要求する同期要求信号を検査装置２ｂへ送信する（ステップＳ７）。

検査装置２ｂは、検査装置２ａから送信された同期要求信号を受信し（ステップＳ８）、同期要求信号に従って、検査終了時又は検査時に、同期モードへの移行を許可する応答信号を検査装置２ａへ送信する（ステップＳ９）。そして、検査装置２ａは、検査装置２ｂから送信された応答信号を受信して、同期モードに移行する（ステップＳ１０）。これにより、検査装置２ａと検査装置２ｂとの間に同期が確立され、検査装置２ａ及び検査装置２ｂの検査処理をシンクロさせる。

そして、検査装置２ａは、検査装置２ｂとの間で確立した同期モードにて検査処理を実行し（同期検査処理：ステップＳ１１）、同期検査処理が終了すると、非同期モードに移行する（ステップＳ１２）。なお、上述した検査処理は検査装置２ａ，２ｂのそれぞれの検査において実行される。

次に、本発明に係る同期検査処理（Ｓ１１）について説明する。図５は本発明に係る同期検査処理の概略を示すフローチャートである。

同期検査処理（Ｓ１１）においては、先ず、検査装置２ａが、第２機能ブロック用ピン５２ａの設定電圧に係る設定情報を検査装置２ｂへ送信する（ステップＳ２１）。この設定情報は、検査装置２ａが検査を行なおうとしている検査に適した第２機能ブロック用ピン５２ａの設定電圧に関するものである。そして、検査装置２ｂは、検査装置２ａから送信された設定情報を受信し（ステップＳ２２）、設定情報に基づいて、第２機能ブロック用ピン５２ａに設定電圧を印加し（ステップＳ２３）、第２機能ブロック用ピン５２ａに設定電圧を印加した旨の通知信号を検査装置２ａへ送信する（ステップＳ２４）。

検査装置２ａは、検査装置２ｂから送信された通知信号を受信し（ステップＳ２５）、第２機能ブロック用ピン５２ａに設定電圧が印加されたことを把握する。これによって、検査装置２ａが検査を行なおうとしている検査の精度が低下することがないと判断し、検査装置２ａは、第１機能ブロック用ピン５１ａに設定電圧を印加し（ステップＳ２６）、検査対象ピンに検査電圧を印加して検査対象ピンに流れる電流を測定（検査）する（ステップＳ２７）。

このように、同期検査処理では、検査装置２ａ及び検査装置２ｂの処理を同期させ、検査装置２ｂによる第２機能ブロック５２の検査を停止して、第２機能ブロック５２に印加する電圧条件を検査装置２ａの検査に好適な条件とした状態で、検査装置２ａの検査を実行する。

次に、本発明に係る回路検査システムの動作フローについて具体的に説明する。図６、図７及び図８は本発明に係る回路検査システムの動作フローの一例を示すフローチャートである。

先ず、検査装置２ａ及び検査装置２ｂは、互いに非同期の状態で検査の実行を開始する。検査装置２ａでは、第１機能ブロック用ピン５１ａのショートチェックを行ない（ステップＳ３１）、次いで、第１機能ブロック用ピン５１ａのオープンチェックを行なう（ステップＳ３２）。一方、検査装置２ｂでは、第２機能ブロック用ピン５２ａのショートチェックを行ない（ステップＳ３３）、次いで、第２機能ブロック用ピン５２ａのオープンチェックを行なう（ステップＳ３４）。なお、ショートチェック及びオープンチェックにおいて、各ピンに印加する電圧条件は等しく、測定した検査対象ピンに流れる電流の期待値が異なる。そこで、ショートチェックとオープンチェックとで、検査対象ピンに流れる電流を２回測定することなく、１回の測定で良否の判断を行なうようにしてもよい。

そして、同期処理を行なって検査装置２ａと検査装置２ｂとの間に同期を確立する（同期処理：ステップＳ３５）。ここで、同期処理（Ｓ３５）は、図４に示したＳ７、Ｓ８、Ｓ９及びＳ１０の処理のことである。

そして、検査装置２ａによる第１機能ブロック５１のロー側ピン間リーク電流検査に先立って、検査装置２ｂは、検査装置２ａから送信された設定情報を受信すること（図５：Ｓ２２参照）によって、第１機能ブロック５１のロー側ピン間リーク電流検査に影響が生じないように、第２機能ブロック用ピン５２ａにハイ側電圧を印加する（ステップＳ３６）。つまり、ここでの設定情報には、第２機能ブロック用ピン５２ａにハイ側電圧を印加する旨の指示情報が含まれている。また、検査装置２ｂは、第２機能ブロック用ピン５２ａへのハイ側電圧の印加が完了すると、第２機能ブロック用ピン５２ａにハイ側電圧を印加した旨の通知信号を検査装置２ａへ送信する（ステップＳ３７）。

検査装置２ａは、検査装置２ｂから送信された通知信号を受信し（ステップＳ３８）、第１機能ブロック５１のロー側ピン間リーク電流検査に影響が生じないことを把握して、第１機能ブロック用ピン５１ａにハイ側電圧を印加する（ステップＳ３９）。そして、検査装置２ａは、検査対象ピンにロー側電圧を印加して、検査対象ピンに流れる電流、つまり、第１機能ブロック５１のロー側ピン間リーク電流を測定する（ステップＳ４０）。なお、検査装置２ａ、２ｂによる同期検査処理が終了すると、検査装置２ａと検査装置２ｂとの間に確立された同期が解除される。

次いで、再度、同期処理を行なって検査装置２ａと検査装置２ｂとの間に同期を確立し（ステップＳ４１）、検査装置２ａ及び検査装置２ｂが協業して、第１機能ブロック５１のハイ側ピン間リーク電流の検査処理フローを行なう。

先ず、検査装置２ａによる第１機能ブロック５１のハイ側ピン間リーク電流検査に先立って、検査装置２ｂは、検査装置２ａから送信された設定情報を受信することによって、第１機能ブロック５１のハイ側ピン間リーク電流検査に影響が生じないように、第２機能ブロック用ピン５２ａにロー側電圧を印加する（ステップＳ４２）。また、検査装置２ｂは、第２機能ブロック用ピン５２ａへのロー側電圧の印加が完了すると、第２機能ブロック用ピン５２ａにロー側電圧を印加した旨の通知信号を検査装置２ａへ送信する（ステップＳ４３）。

検査装置２ａは、検査装置２ｂから送信された通知信号を受信し（ステップＳ４４）、第１機能ブロック５１のハイ側ピン間リーク電流検査に影響が生じないことを把握して、第１機能ブロック用ピン５１ａにロー側電圧を印加する（ステップＳ４５）。そして、検査装置２ａは、検査対象ピンにハイ側電圧を印加して、検査対象ピンに流れる電流、つまり、第１機能ブロック５１のハイ側ピン間リーク電流を測定する（ステップＳ４６）。なお、検査装置２ａ、２ｂによる同期検査処理が終了すると、上述と同様に検査装置２ａと検査装置２ｂとの間に確立された同期が解除される。

次いで、第２機能ブロック５２のロー側ピン間リーク電流の検査処理フローを行なう。この検査処理フローにおいても同様に、同期処理を行なって検査装置２ａと検査装置２ｂとの間に同期を確立し（ステップＳ４７）、検査装置２ａ及び検査装置２ｂが協業して、第１機能ブロック用ピン５１ａ及び第２機能ブロック用ピン５２ａに印加する電圧を適宜設定する。

先ず、検査装置２ｂによる第２機能ブロック５２のロー側ピン間リーク電流検査に先立って、検査装置２ａは、検査装置２ｂから送信された設定情報を受信することによって、第２機能ブロック５２のロー側ピン間リーク電流検査に影響が生じないように、第１機能ブロック用ピン５１ａにハイ側電圧を印加する（ステップＳ４８）。また、検査装置２ａは、第１機能ブロック用ピン５１ａへのハイ側電圧の印加が完了すると、第１機能ブロック用ピン５１ａにハイ側電圧を印加した旨の通知信号を検査装置２ｂへ送信する（ステップＳ４９）。

検査装置２ｂは、検査装置２ａから送信された通知信号を受信し（ステップＳ５０）、第２機能ブロック５２のロー側ピン間リーク電流検査に影響が生じないことを把握して、第２機能ブロック用ピン５２ａにハイ側電圧を印加する（ステップＳ５１）。そして、検査装置２ｂは、検査対象ピンにロー側電圧を印加して、検査対象ピンに流れる電流、つまり、第２機能ブロック５２のロー側ピン間リーク電流を測定する（ステップＳ５２）。なお、検査装置２ａ、２ｂによる同期検査処理が終了すると、上述と同様に検査装置２ａと検査装置２ｂとの間に確立された同期が解除される。

次いで、第２機能ブロック５２のハイ側ピン間リーク電流の検査処理フローを行なう。この検査処理フローにおいても同様に、同期処理を行なって検査装置２ａと検査装置２ｂとの間に同期を確立し（ステップＳ５３）、検査装置２ａ及び検査装置２ｂが協業して、第１機能ブロック用ピン５１ａ及び第２機能ブロック用ピン５２ａに印加する電圧を適宜設定する。

先ず、検査装置２ｂによる第２機能ブロック５２のハイ側ピン間リーク電流検査に先立って、検査装置２ａは、検査装置２ｂから送信された設定情報を受信することによって、第２機能ブロック５２のハイ側ピン間リーク電流検査に影響が生じないように、第１機能ブロック用ピン５１ａにロー側電圧を印加する（ステップＳ５４）。また、検査装置２ａは、第１機能ブロック用ピン５１ａへのロー側電圧の印加が完了すると、第１機能ブロック用ピン５１ａにロー側電圧を印加した旨の通知信号を検査装置２ｂへ送信する（ステップＳ５５）。

検査装置２ｂは、検査装置２ａから送信された通知信号を受信し（ステップＳ５６）、第２機能ブロック５２のハイ側ピン間リーク電流検査に影響が生じないことを把握して、第２機能ブロック用ピン５２ａにロー側電圧を印加する（ステップＳ５７）。そして、検査装置２ｂは、検査対象ピンにハイ側電圧を印加して、検査対象ピンに流れる電流、つまり、第２機能ブロック５２のハイ側ピン間リーク電流を測定する（ステップＳ５８）。

そして、検査装置２ａ、２ｂによる同期検査処理が終了すると、上述と同様に検査装置２ａと検査装置２ｂとの間に確立された同期が解除される（ステップＳ５９）。これにより、それぞれの検査が独立した各機能ブロックの消費電流チェック及びファンクションチェックを、検査装置２ａ及び検査装置２ｂにおいて非同期で行なうことができる。

本例では、検査装置２ａが、第１機能ブロック５１の静止電流チェックを行ない（ステップＳ６０）、次いで、第１機能ブロック５１の動作電流チェックを行ない（ステップＳ６１）、さらに、第１機能ブロック５１のファンクションチェックを行なう（ステップＳ６２）。一方、検査装置２ｂは、第２機能ブロック５２の静止電流チェックを行ない（ステップＳ６３）、次いで、第２機能ブロック５２の動作電流チェックを行ない（ステップＳ６４）、さらに、第２機能ブロック５２のファンクションチェックを行なう（ステップＳ６５）。

なお、本例では、検査装置２ａ、２ｂによる同期検査処理が終了した場合、検査装置２ａと検査装置２ｂとの間に確立された同期を解除し、次の検査が同様の同期検査処理であるときに、再度、検査装置２ａと検査装置２ｂとの間に同期を確立するようにしたが、例えば、Ｓ４０にてロー側ピン間リーク電流の検査が完了した時点で、検査装置２ａと検査装置２ｂとの間に確立された同期を解除することなく、同期検査処理を継続してもよく、この場合には、Ｓ４１の同期処理を行なう必要はない。

図９は本発明に係る回路検査システムの検査判定処理の一例を示すフローチャートである。
本発明の検査判定処理では、各検査装置（ここでは検査装置２ａとする）が、当該の検査装置２ａによる検査が不良判定されたか否かを判定し（ステップＳ７１）、不良判定されなかった場合は（Ｓ７１：ＮＯ）、特別な処理を行なうことがなく検査判定処理を終了するが、不良判定された場合は（Ｓ７１：ＹＥＳ）、ＤＵＴ５が第１機能ブロック５１にて不良判定された旨の通知信号を他の検査装置（ここでは検査装置２ｂとする）へ送信する（ステップＳ７２）。

検査装置２ｂは、検査装置２ａから送信された通知信号を受信し（ステップＳ７３）、受信した通知信号から、ＤＵＴ５が第１機能ブロック５１にて不良判定されたことを把握し、検査装置２ｂによる第２検査ブロック５２の検査を中止する（ステップＳ７４）。

また、検査装置２ａは、ＤＵＴ５が不良判定された検査番号をホストコンピュータ装置１へ送信する（ステップＳ７５）。そして、ホストコンピュータ装置１は、検査装置２ａから送信された検査番号を受信し（ステップＳ７６）、受信した検査番号検査番号に基づいて、検査結果を表示部１２に表示する（ステップＳ７７）。これにより、検査作業者は、表示部１２に表示された検査結果を見ることによって、ＤＵＴ５がどのような検査で不良判定されたのかを把握することができる。

ＤＵＴ５が１つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、他の検査装置で他の検査を行なう必要はなく、上述したように、一の検査装置にてＤＵＴ５が不良判定された場合、その情報を他の検査装置に通知して、一の検査装置のみならず、他の検査装置においても検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。

なお、不良判定されなかった場合（Ｓ７１：ＮＯ）に、その検査番号が良判定された旨の通知情報をホストコンピュータ装置１へ送信してもよく、また、制御部１０にて各検査装置２ａ，２ｂ，２ｃから送信された検査番号の統計情報を算出して、いわゆる検査ロットの把握に活用してもよい。

また、図９に示した検査判定処理では、検査装置が他の検査装置にＤＵＴ５が不良判定された旨の情報を通知する形態について説明したが、検査装置が他の検査装置の検査状態を把握すべく、他の検査装置に対して検査状態の通知を要求するようにしてもよい。図１０は、本発明に係る回路検査システムの検査判定処理の他の一例を示すフローチャートである。

本発明の他の一例の検査判定処理では、各検査装置（ここでは検査装置２ａとする）が、他の検査装置（ここでは検査装置２ｂとする）の検査によってＤＵＴ５が不良判定されたか否かを示す通知信号を要求する要求信号を検査装置２ｂへ送信する（ステップＳ８１）。検査装置２ｂは、検査装置２ａから送信された要求信号を受信し（ステップＳ８２）、受信した要求信号に従って、検査装置２ｂの検査によってＤＵＴ５が第２機能ブロック５２にて不良判定されているか否かを判断する（ステップＳ８３）。

Ｓ８３において、ＤＵＴ５が第２機能ブロック５２にて不良判定されていると判断した場合（Ｓ８３：ＹＥＳ）、検査装置２ｂはＤＵＴ５が不良判定された旨の通知信号を生成し（ステップＳ８４）、一方、ＤＵＴ５が第２機能ブロック５２にて不良判定されていないと判断した場合（Ｓ８３：ＮＯ）、検査装置２ｂはＤＵＴ５が良判定された旨の通知信号を生成する（ステップＳ８５）。そして、検査装置２ｂは、検査装置２ｂの検査状態を検査装置２ａに把握させるべく、Ｓ８４又はＳ８５にて生成した通知信号を検査装置２ａへ送信する（ステップＳ８６）。

そして、検査装置２ａは、検査装置２ｂから送信された通知信号を受信し（ステップＳ８７）、受信した通知信号がＤＵＴ５の不良判定を示すものであるか否かを判定する（ステップＳ８８）。

検査装置２ａは、Ｓ８８において、通知信号がＤＵＴ５の不良判定を示すものであると判定した場合（Ｓ８８：ＹＥＳ）、ＤＵＴ５が第２機能ブロック５２にて不良判定されたことを把握し、検査装置２ａによる第１検査ブロック５１の検査を中止する（ステップＳ８９）。一方、Ｓ８８において、通知信号がＤＵＴ５の良判定を示すものであると判定した場合（Ｓ８８：ＮＯ）、特別な処理を行なうことがなく検査判定処理を終了し、検査装置２ａによる第１検査ブロック５１の検査を継続する。

このように、他の検査装置に対して検査状態の通知を要求する要求信号を送信することにより、他の検査装置が要求信号に応答して他の検査装置の検査状態を把握することができる通知信号を他の検査装置から受信することから、他の検査装置の検査状態を把握し、検査装置における検査の実行の可否を判断することができ、不要な検査の実行を防止して、検査のスループットを向上させることができる。

以上、本発明に係る回路検査方法及び回路検査システムについて、具体的な実施の形態を示して説明したが、本発明はこれらに限定されるものではない。当業者であれば、本発明の要旨を逸脱しない範囲内において、上述した実施の形態に係る発明の構成及び機能に様々な変更又は改良を加えることが可能である。

本発明に係る回路検査システムの構成を示すブロック図である。 各検査装置がＤＵＴを構成する機能ブロックを検査する場合の状態を示す図である。 本発明に係る各検査装置による検査時間を説明するためのタイムチャートである。 本発明に係る回路検査システムの検査処理の概略を示すフローチャートである。 本発明に係る同期検査処理の概略を示すフローチャートである。 本発明に係る回路検査システムの動作フローの一例を示すフローチャートである。 本発明に係る回路検査システムの動作フローの一例を示すフローチャートである。 本発明に係る回路検査システムの動作フローの一例を示すフローチャートである。 本発明に係る回路検査システムの検査判定処理の一例を示すフローチャートである。 本発明に係る回路検査システムの検査判定処理の他の一例を示すフローチャートである。 従来の回路検査システムの構成を示すブロック図である。

符号の説明

１ ホストコンピュータ装置
１０ 制御部
１１ 操作部
１２ 表示部
１３ａ 第１検査プログラム
１３ｂ 第２検査プログラム
１３ｃ 第３検査プログラム
２（２ａ，２ｂ，２ｃ） 検査装置
２０（２０ａ，２０ｂ，２０ｃ） 制御部
２１（２１ａ，２１ｂ，２１ｃ） 記憶部
２２（２２ａ，２２ｂ，２２ｃ） 通信部
２３（２３ａ，２３ｂ，２３ｃ） 検査実行部
５ ＤＵＴ
５１ 第１機能ブロック
５１ａ 第１機能ブロック用ピン
５２ 第２機能ブロック
５２ａ 第２機能ブロック用ピン
５３ 第３機能ブロック
５３ａ 第３機能ブロック用ピン

Claims (12)

1. 複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムにおける回路検査方法であって、
   各検査装置は、
   他の検査装置の検査による前記各検査装置の検査への影響に応じて、前記検査の実行の可否を判断すること
   を特徴とする回路検査方法。
2. 前記各検査装置は、
   前記他の検査装置の検査によって前記各検査装置の検査に影響がない場合、前記検査を非同期で行なうこと
   を特徴とする請求項１に記載の回路検査方法。
3. 前記各検査装置は、
   前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記検査の実行を停止し、前記他の検査装置との間で同期を確立した後に前記検査を実行すること
   を特徴とする請求項１又は請求項２に記載の回路検査方法。
4. 複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムにおける回路検査方法であって、
   各検査装置は、
   他の検査装置の検査状態に応じて、前記各検査装置の検査状態を決定すること
   を特徴とする回路検査方法。
5. 前記検査状態は、前記他の検査装置の検査による被検査回路の良否判定状態であって、
   前記被検査回路が前記他の検査装置によって否と判定された状態である場合、前記各検査装置による検査を終了すること
   を特徴とする請求項４に記載の回路検査方法。
6. 複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムであって、
   各検査装置は、
   他の検査装置の検査による影響に応じて検査を実行する否かを制御するための制御手段を備えること
   を特徴とする回路検査システム。
7. 前記各検査装置の制御手段は、
   前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、該検査の実行を停止するようにしてあること
   を特徴とする請求項６に記載の回路検査システム。
8. 前記各検査装置は、
   前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合に、前記他の検査装置との間で同期を確立するための同期確立手段をさらに備えること
   を特徴とする請求項６に記載の回路検査システム。
9. 前記各検査装置の制御手段は、
   前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合に該検査の実行を停止し、
   前記同期確立手段によって前記他の検査装置との間で同期が確立された後に前記検査を実行するようにしてあること
   を特徴とする請求項８に記載の回路検査システム。
10. 前記同期確立手段は、
    前記他の検査装置の検査によって前記各検査装置の検査に影響がなくなった場合、前記他の検査装置との間で確立した同期を解除するようにしてあること
    を特徴とする請求項８又は請求項９に記載の回路検査システム。
11. 前記各検査装置は、
    前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記他の検査装置の検査終了時又は検査時に、前記各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する手段をさらに備えること
    を特徴とする請求項６乃至請求項１０のいずれか１つに記載の回路検査システム。
12. 前記各検査装置の動作を総合的に制御するための制御装置をさらに備えること
    を特徴とする請求項６乃至請求項１１のいずれか１つに記載の回路検査システム。

Images