KR100856079B1

KR100856079B1 - 반도체 검사장치

Info

Publication number: KR100856079B1
Application number: KR1020070020478A
Authority: KR
Inventors: 오성구
Original assignee: (주)디지털프론티어
Priority date: 2007-02-28
Filing date: 2007-02-28
Publication date: 2008-09-02

Abstract

본 발명은 반도체 검사장치에 관한 것이다.

이 같은 본 발명은, 특정개수의 피측정소자를 테스트한 후 그 수행결과를 바로 분석하는 임베디드 시스템이 적용된 다수의 사이트 보드를 메인컴퓨터와 피측정소자 사이에 병렬로 연결 구성하는 한편, 다수의 사이트 보드에 의해 이루어지는 테스트의 수행결과를 공유기를 통해 메인 컴퓨터로 전달한 것으로, 이를 통해 다수를 이루는 피측정소자의 테스트 수행이 보다 신속하게 이루어지도록 함은 물론, 그 테스트 수행에 따른 결과 분석 또한 신속하게 이루어지도록 하는 등 피측정소자에 대한 테스트 시간을 단축하고, 그 단축으로부터 피측정소자에 대한 생산성 향상을 도모하는 효과를 얻을 수 있는 반도체 검사장치이다.

반도체 검사장치, 테스트보드, 사이트보드, 메인컴퓨터, 피측정장치

Description

반도체 검사장치{Semiconductor Tester}

도 1은 본 발명의 실시예에 따른 반도체 검사장치의 전체 블럭도.

도 2는 본 발명의 실시예로 반도체 검사장치에 포함되는 테스트 보드의 상세 블럭도.

*도면의 주요 부분에 대한 부호의 설명*

10; 테스트보드 20; 메인컴퓨터

30; 공유기 41; 타이밍발생부

42; 패턴발생부 43; 멀티플렉서부

44; PDS부 45; 테스트 구동부

46; PMU부 47; 비교부

48; 불량해석 메모리부 49; 임베디드 처리부

S1∼Sn; 사이트보드 DUT1∼DUTn; 피측정소자

본 발명은 반도체 검사장치에 관한 것으로서, 보다 상세하게는 임베디드 시 스템이 적용된 다수의 테스트보드를 통해 피측정소자(Device under test: DUT)에 대한 테스트를 병렬적으로 테스트하는 반도체 검사장치에 관한 것이다.

일반적으로 집적회로소자(이하, IC)는 다수의 공정들에 의하여 제작된 후, 상기 IC가 정상적으로 동작하는지를 검사하고 어느 부분에서 불량이 발생되었는지를 조사하기 위해 테스트 공정이 진행된다.

테스트 공정이 진행되는 검사장치는 한 번에 한 개의 DUT를 테스트하는 단일 테스트 장치와, 한 번에 여러개의 DUT를 동시에 테스트하는 병렬(parallel) 테스트 장치가 있다.

상기 병렬 테스트 장치는 다수의 DUT를 동시에 테스트할 수 있으므로, 대량 생산시 매우 유용하게 사용될 수 있다.

일반적으로 다수의 피측정소자를 병렬로 테스트하기 위한 장치는 하나의 메인컴퓨터, 타이밍 제너레이터(Timing Genertor; TG)와 패턴 제너레이터(Pattern Generator; PG)를 포함하는 하나의 테스트보드, 그리고 상기 피측정소자의 개수에 대응하는 다수개의 구동보드를 포함한다.

즉, 종래 반도체 검사장치는 메인컴퓨터가 테스트 실행의 제어신호를 테스트보드로 출력하는 경우, 상기 테스트보드는 다수의 구동보드를 통해 다수의 피측정소자를 구동하고, 그 구동에 따른 테스트 수행결과는 다시 테스트보드를 통해 메인컴퓨터로 전달됨으로써, 상기 메인컴퓨터는 상기 다수의 피측정소자에 대한 테스트 수행결과를 분석하게 되는 것이다.

그러나, 종래의 반도체 검사장치는 하나의 메인컴퓨터가 다수를 이루는 피측정소자의 테스트 수행결과를 분석시 그 분석이 직렬적 방식에 의해 이루어지는 관계로, 전체 피측정소자의 테스트 수행에 따른 분석시간이 많이 소요되는 단점이 있고, 하나의 테스트보드를 통해 다수의 구동보드를 구동시킬 때에도 피측정소자의 테스트 수행시간이 많이 소요될 수 밖에 없다.

따라서, 본 발명은 상기 종래의 문제점들을 개선하기 위해 안출된 것으로서, 특정개수의 피측정소자를 테스트한 후 그 수행결과를 바로 분석하는 임베디드 시스템이 적용된 다수의 테스트보드를 메인컴퓨터와 피측정소자의 사이에 병렬로 연결 구성함으로써, 다수를 이루는 피측정소자의 테스트 수행이 보다 신속하게 이루어지도록 함은 물론, 그 테스트 수행에 따른 결과 분석 또한 신속하게 이루어지도록 하는 등 피측정소자에 대한 테스트 시간을 단축할 수 있도록 하는 반도체 검사장치를 제공하려는데 그 목적이 있다.

상기 목적 달성을 위한 본 발명 반도체 검사장치는, 병렬의 피측정소자에 대한 테스트 수행을 위해, 상기 병렬의 피측정소자에는 테스트보드가 연결되고, 상기 테스트보드는 메인컴퓨터에 연결 구성되는 반도체 검사장치에 있어서, 상기 테스트보드는 병렬의 피측정소자에서 특정개수에만 연결되어 그 특정개수에 대한 테스트 를 수행 및 분석하여 이상유무를 판단하도록 임베디드 시스템이 각각 적용된 다수의 사이트보드로 분할 구성하고, 상기 분할된 다수의 사이트보드에 의해 분석되어 출력되는 피측정소자의 이상유무 결과는 공유기를 통해 메인컴퓨터로 전송되는 것을 특징으로 한다.

이하, 첨부된 도면에 의하여 본 발명의 실시예를 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 반도체 검사장치의 전체 블럭도이고, 도 2는 본 발명의 실시예로 반도체 검사장치에 포함되는 테스트 보드의 상세 블럭도를 도시한 것이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예로부터 병렬로 이루어진 다수의 피측정소자(DUT1∼DUTn)를 테스트하는 반도체 검사장치는 테스트보드(10)와 메인컴퓨터(20)를 포함한다.

상기 테스트보드(10)는 상기 병렬의 피측정소자(DUT1∼DUTn)에 연결되는 것으로, 다수의 사이트보드(S1∼Sn) 및 하나의 공유기(30)를 포함한다.

상기 사이트보드(S1∼Sn)는 상기 병렬의 피측정소자(DUT1∼DUTn)에서 특정개수를 그룹화한 후 이에 병렬로 연결되고, 병렬 연결이 이루어진 특정개수에 대한 테스트를 수행 및 분석하여 이상유무를 판단하도록 임베디드 시스템이 적용되는 타이밍 발생부(41), 패턴발생부(42), 멀티플렉서부(43), PDS부(44), 테스트구동부(45), PMU부(46), 비교부(47), 불량해석 메모리부(48), 그리고 임베디드 처리부(49)를 포함한다.

상기 타이밍 발생부(41)는 상기 임베디드 처리부(49)의 제어신호에 따라 특 정개수로 그룹화된 피측정소자의 테스트에 필요로 하는 타이밍클럭을 발생한 후 이를 상기 패턴발생부(42)에 출력하도록 구성된다.

상기 패턴발생부(42)는 상기 타이밍 발생부(41)에서 발생시킨 타이밍클럭에 따라 테스트할 피측정소자에 인가하는 시험패턴신호를 발생시키기 위한 패턴발생명령, 그리고 테스트의 기대치 데이터 신호를 상기 멀티플렉서부(43)와 PDS부(44) 및 불량해서 메모리부(48)에 각각 출력하도록 구성된다.

상기 멀티플렉서부(43)는 상기 임베디드 처리부(49)의 제어신호에 따라 그 동작에 제어되며, 상기 패턴발생부(42)에서 출력하는 패턴발생명령에 따라 통상의 테스트와 고속 테스트의 전환을 수행한 후 이를 상기 PDS부(44)에 출력하도록 구성된다.

상기 PDS부(44)는 상기 멀티플렉서부(43)에서 출력하는 테스트 전환의 결과로부터 테스트 속도가 전환되며, 상기 패턴발생부(42)에서 출력하는 패턴발생명령에 따라 테스트할 패턴데이터를 선택하도록 구성된다.

상기 테스트 구동부(45)는 특정개수의 피측정소자와 연결되고, 상기 PDS부(44)에 의해 선택된 패턴데이터에 따라 연결이 이루어진 특정개수의 피측정소자를 테스트하기 위한 구동이 이루어진다.

상기 PMU부(46)는 상기 임베디드 처리부(49)의 제어를 받으며, 상기 테스트 구동부(45)에 의해 이루어지는 특정개수의 피측정소자의 테스트 구동을 실행하기 위한 전원전압을 공급하도록 구성된다.

상기 비교부(47)는 상기 패턴발생부(42)에서 동기화되어 출력되는 기대치 데 이터 신호 및, 상기 기대치 데이터 신호에 의해 실행된 피측정소자의 테스트 실행 데이터를 피드백 받아 비교하고 그 비교된 데이터를 상기 불량해서 메모리부(48)에 출력하도록 구성된다.

상기 불량해석 메모리부(48)는 상기 패턴발생부(42)에서 데이터판독을 위하여 피측정소자에 부여되는 어드레스신호와 같은 어드레스신호가 부여되고, 상기 비교부(47)의 비교결과에 따라 이상유무가 발생할때마다 피측정소자의 불량발생 어드레스와 동일 어드레스에 불량 발생을 표시하는 페일데이터를 기억하도록 구성된다.

상기 임베디드 처리부(49)는 상기의 시스템 각부를 제어하면서, 상기 불량해석 메모리부(48)의 기억된 정보를 토대로 테스트가 이루어진 피측정소자의 이상유무를 판단한 후 이를 공유기(30)로 전송하도록 구성된다.

상기 공유기(30)는 다수의 사이트보드(S1∼Sn)내에 구성되는 각각의 임베디드 처리부(49)에서 출력하는 특정개수의 피측정소자에 대한 테스트 결과의 분석값을 순차적으로 메인컴퓨터(20)에 출력하도록 구성된다.

상기 메인컴퓨터(20)는 상기 다수의 사이트보드(S1∼Sn)에서 각각 출력하는 특정개수의 피측정소자에 대한 테스트 결과의 분석값을 상기 공유기(30)를 통해 입력받아 메모리에 저장하여 관리하도록 구성된다.

즉, 본 발명의 실시예에 따른 반도체 검사장치는 다수로 이루어진 병렬의 피측정소자를 테스트할 때 그 테스트에 따른 이상유무는 사이트보드에서 분석하고, 상기 메인컴퓨터(20)는 상기의 분석결과를 공유기(20)를 통해 전달받아 저장 및 관리하는 역할만을 수행함으로써, 메인컴퓨터(20)의 데이터 처리에 따른 테스트 시간 을 절약하려는데 그 특징이 있는 것이다.

이를 첨부된 도 1 및 도 2를 참조하여 보다 구체적으로 살펴보면, 테스트보드(10)를 이용하여 병렬로 이루어진 다수의 피측정소자(DUT1∼DUTn)에 대한 이상유무를 판단하고자 하는 경우, 테스트보드(10)내에 구성된 다수의 사이트보드(S1∼Sn)는 각각 연결 구성이 이루어진 특정개수(예; 8 DUT)의 피측정소자에 대한 테스트를 진행한다.

즉, 상기 각각의 사이트보드(S1∼Sn)내에는 각각 임베디드 처리부(49)가 구성되고, 상기 임베디드 처리부(49)는 타이밍 발생부(41)에 테스트 실행의 제어신호를 출력하는 바,

상기 타이밍 발생부(41)는 피측정소자의 테스트에 필요로 하는 타이밍클럭을 발생한 후 이를 패턴발생부(42)로 출력한다.

그러면, 상기 패턴발생부(42)는 상기의 타이밍클럭에 따라 테스트할 피측정소자에 인가할 시험패턴신호를 발생시키기 위한 패턴발생명령을 멀티플렉스부(43) 및 PDS부(44)로 출력하는 한편, 테스트의 기대치 데이터 신호를 불량해석메모리부(48)에 각각 출력한다.

이때, 상기 멀티플렉서부(43)는 상기의 패턴발생명령에 따라 통상의 테스트와 고속 테스트의 전환을 수행한 후 이를 상기 PDS부(44)에 출력하고, 상기 PDS부(44)는 상기 테스트 전환의 결과로부터 테스트 속도를 전환시키면서, 상기 패턴발생부(42)에서 출력된 패턴발생명령에 따라 테스트할 패턴데이터를 선택한 후 그 선택된 패턴데이터를 특정개수의 피측정소자와 연결되는 테스트 구동부(45)로 출력 하게 된다.

여기서, 상기 사이트 보드(S1∼Sn)에는 각각 PMU부(46)가 구성되고, 상기 PMU부(46)는 상기 테스트 구동부(45)에 의해 이루어지는 특정개수의 피측정소자에 대한 테스트 구동이 실행될 수 있도록 하는 전원전압을 인가하는 바,

상기 테스트 구동부(45)는 상기 선택된 패턴데이터에 따라 구동하여 연결이 이루어진 특정개수의 피측정소자를 테스트하고, 상기 테스트 실행의 결과는 비교부(47)로 피드백된다.

그러면, 상기 비교부(47)는 상기 패턴발생부(42)에서 동기화되어 출력되는 테스트의 기대치 신호 및, 상기 기대치 신호에 의해 실행된 피측정소자의 테스트 실행 데이터신호를 피드백 받아 비교한 후 그 비교된 결과를 불량해석메모리부(48)로 출력한다.

여기서, 상기 불량해석 메모리부(48)에는 상기 패턴발생부(42)에서 데이터판독을 위하여 피측정소자에 부여되는 어드레스신호와 같은 어드레스신호가 부여되어 있으므로, 상기 비교부(47)의 비교결과에 따라 이상유무가 발생할때마다 상기 불량해석메모리부(48)는 피측정소자의 불량발생 어드레스와 동일 어드레스에 불량 발생을 표시하는 페일데이터를 기억하여 둔다.

그러면, 상기 임베디드 처리부(49)는 상기 불량해석 메모리부(48)의 기억된 정보를 토대로 테스트가 이루어진 피측정소자의 이상유무를 판단한 후 이를 공유기(30)를 통해 메인컴퓨터(20)로 전송하게 되는 것이다.

이때, 상기 메인컴퓨터(20)에는 공유기(30)를 통해 다수로 분할 구성되는 각 각의 사이트보드(S1∼Sn)에서 이루어지는 테스트의 분석결과가 동시 또는 순차적으로 입력되므로, 상기 메인컴퓨터(20)는 상기 다수로 분할 구성되는 사이트보드(S1∼Sn)에서 각각 이루어지는 특정개수의 피측정소자에 대한 테스트결과를 직접 실행하는 것이 아니라, 저장 및 관리만을 수행하게 되는 것이다.

이상에서 설명한 바와같이 본 발명은 특정개수의 피측정소자를 테스트한 후 그 수행결과를 바로 분석하는 임베디드 시스템이 적용된 다수의 사이트 보드를 메인컴퓨터와 피측정소자 사이에 병렬로 연결 구성하는 한편, 다수의 사이트 보드에 의해 이루어지는 테스트의 수행결과를 공유기를 통해 메인 컴퓨터로 전달한 것으로, 이를 통해 다수를 이루는 피측정소자의 테스트 수행이 보다 신속하게 이루어지도록 함은 물론, 그 테스트 수행에 따른 결과 분석 또한 신속하게 이루어지도록 하는 등 피측정소자에 대한 테스트 시간을 단축하고, 그 단축으로부터 피측정소자에 대한 생산성 향상을 도모하는 효과를 얻을 수 있는 것이다.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.

Claims

병렬의 피측정소자에 대한 테스트 수행을 위해, 상기 병렬의 피측정소자에는 테스트보드가 연결되고, 상기 테스트보드는 메인컴퓨터에 연결 구성되는 반도체 검사장치에 있어서,

상기 테스트보드는;

병렬의 피측정소자에서 특정개수에만 연결되어 그 특정개수에 대한 테스트를 수행 및 분석하여 이상유무를 판단하도록 다수로 분할되어 각각 임베디드 시스템이 적용된 사이트보드; 및,

상기 분할된 다수의 사이트보드에 의해 분석되어 출력되는 피측정소자의 이상유무 결과를 메인컴퓨터로 전송하는 공유기; 를 포함하여 구성함을 특징으로 하는 반도체 검사장치.
제 1 항에 있어서, 상기 사이트보드는,

피측정소자의 테스트에 필요하는 타이밍클럭을 발생시키는 타이밍 발생부;

상기 타이밍 발생부에서 발생시킨 타이밍클럭에 따라 테스트할 피측정소자에 인가하는 시험패턴신호를 발생시키기 위한 패턴발생명령과, 테스트의 기대치신호를 발생시키기 위한 기대치 데이터를 출력하는 패턴발생부;

상기 패턴발생부에서 출력하는 패턴발생명령에 따라 통상의 테스트와 고속 테스트의 전환을 수행하는 멀티플렉서부;

상기 멀티플렉서부에 의해 테스트 속도가 전환되도록 하되, 상기 패턴발생부에서 출력하는 패턴발생명령에 따라 테스트할 패턴데이터를 선택하는 PDS부;

특정개수의 피측정소자와 연결하되, 상기 PDS부에 의해 선택된 패턴데이터에 따라 특정개수의 피측정소자를 테스트하도록 구동하는 테스트 구동부;

상기 테스트 구동부에 피측정소자의 테스트 구동을 위한 전원전압을 공급하는 PMU부;

상기 패턴발생부에서 동기화되어 출력되는 데이터신호 및, 상기 데이터신호에 의해 실행된 테스트 실행 데이터를 피드백 받아 비교하는 비교부;

상기 패턴발생부에서 데이터판독을 위하여 피측정소자에 부여되는 어드레스신호와 같은 어드레스신호가 부여되고, 상기 비교부의 비교결과에 따라 이상유무가 발생할때마다 피측정소자의 불량발생 어드레스와 동일 어드레스에 불량 발생을 표시하는 페일데이터를 기억하는 불량해석 메모리부; 및,

상기의 시스템 각부를 제어하고, 상기 불량해석메모리부의 기억된 정보를 토대로 피측정소자의 이상유무를 판단하는 임베디드 처리부; 를 포함하여 구성되는 것을 특징으로 하는 반도체 검사장치.