KR101599459B1 - 반도체 소자 테스트 시스템 및 방법 - Google Patents

반도체 소자 테스트 시스템 및 방법 Download PDF

Info

Publication number
KR101599459B1
KR101599459B1 KR1020150017873A KR20150017873A KR101599459B1 KR 101599459 B1 KR101599459 B1 KR 101599459B1 KR 1020150017873 A KR1020150017873 A KR 1020150017873A KR 20150017873 A KR20150017873 A KR 20150017873A KR 101599459 B1 KR101599459 B1 KR 101599459B1
Authority
KR
South Korea
Prior art keywords
test
temperature
virtual
semiconductor device
board
Prior art date
Application number
KR1020150017873A
Other languages
English (en)
Inventor
조정현
Original Assignee
주식회사 네오셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네오셈 filed Critical 주식회사 네오셈
Priority to KR1020150017873A priority Critical patent/KR101599459B1/ko
Application granted granted Critical
Publication of KR101599459B1 publication Critical patent/KR101599459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof

Abstract

이 발명은 서로 다른 온도를 테스트하는 조건에서 다양한 종류의 반도체 소자들의 테스트 시간을 단축시키기 위한 시스템 및 방법에 관한 것이다.
이 발명에 따른 반도체 소자 테스트 방법은, 온도 제어가 행해지는 챔버가 다수의 가상존으로 구분되고, 상기 각 가상존에는 적어도 하나 이상의 개별소자테스팅보드가 포함되며, 상기 챔버 내에서 다수 종류의 반도체 소자들이 동시에 테스트되는 반도체 소자 테스트 시스템에서의 반도체 소자 테스트 방법에 있어서, 상기 다수의 가상존으로부터 차기 수행 테스트 온도 및 테스트 시간 정보를 수집하는 제1단계와, 상기 수집된 테스트 온도들 중 목표온도를 선정하는 제2단계와, 상기 챔버의 온도를 상기 목표온도로 조절하는 제3단계와, 상기 목표온도가 테스트온도인 가상존에서는 테스트가 수행되도록 하고 나머지 가상존에서는 대기 상태를 유지하도록 하는 제4단계와, 상기 목표온도에 대응되는 모든 테스트 시간이 종료되면 상기 제1단계부터 반복 수행하는 제5단계를 포함한 것을 특징으로 한다.

Description

반도체 소자 테스트 시스템 및 방법 {Test System And Method For a Semiconductor Device}
이 발명은 반도체 소자를 테스트하는 시스템 및 방법에 관한 것으로서, 보다 상세하게는 서로 다른 온도를 테스트하는 조건에서 다양한 종류의 반도체 소자들의 테스트 시간을 단축시키기 위한 시스템 및 방법에 관한 것이다.
통상적으로 소정의 반도체 제조공정을 마친 반도체 소자는 그 성능이 제대로 발휘되는지 여부가 검사되어 진다. 이러한 반도체 소자를 테스트하기 위하여 모니터링 번인 테스터(Monitoring Burn-in Tester)가 사용된다.
통상적인 번인 테스트는 반도체 소자를 소비자에게 공급하기 전에 또는 시스템에 장착하기 전에 초기 불량소자를 찾아내기 위한 신뢰성 검사의 일종으로서, 웨이퍼에서 분리된 반도체 칩을 조립공정을 거쳐 패키지한 다음 진행하는 것이 일반적이다.
번인 테스트를 개략적으로 설명하면, 반도체 소자를 특정 환경 스트레스 상태에 놓고 결함이나 이상이 있거나, 곧바로 불량이 될 것 같은 소자를 제거하는 것이다. 이를 위해, 번인 테스트에서는 약 80~125℃의 높은 온도로 반도체 소자에 열적 스트레스를 가하는데 번인 테스트가 진행되는 동안 반도체 소자는 높은 온도와 높은 전계가 인가된 상태에서 동작하므로 불량 메카니즘이 가속된다.
따라서, 수명이 길지 않은 초기 불량 소자들은 번인 테스트가 진행되는 동안 가혹조건을 견디지 못하고 불량을 발생시킨다. 이러한 번인 테스트를 통과한 양품의 반도체 소자는 오랜 기간의 수명을 보장해 줄 수 있기 때문에 시스템의 신뢰성을 향상시킬 수 있다.
통상적인 모니터링 번인 테스터(MBT)는 온도 제어가 이루어지는 챔버(chamber)(서멀 존, thermal zone)에 다수의 슬롯을 장착하고, 각각의 슬롯에 테스트 대상인 반도체 소자를 장착하여 다수의 반도체 소자에 대한 번인 테스트를 수행한다. 이러한 종래의 MBT는 하나의 챔버 내에서는 한 종류의 반도체 소자에 대한 번인 테스트만을 수행할 수 있다.
예컨대, 반도체 소자 A, B, C 제품을 번인 테스트하려면, 챔버 내에 A 제품을 장착하고 테스트하고, A 제품에 대한 테스트 완료 후 A 제품을 빼고 B 제품을 장착하여 테스트하며, B 제품 테스트 완료 후 B 제품을 빼고 C 제품을 장착하여 테스트해야 한다.
즉, 하나의 챔버 내에는 한 종류의 반도체 소자에 대한 번인 테스트만 가능하기 때문에, 번인 테스트 대상인 반도체 소자의 개수가 적더라도 챔버 내의 나머지 빈 슬롯들을 활용할 수 없는 문제점이 있다. 이로 인해, 다품종 소량의 반도체 소자를 테스트할 경우 유휴 슬롯의 개수가 많은 상태로 테스트하는 작업을 반복하기 때문에 테스트 시간이 길어지는 문제점이 있다.
대한민국 특허출원 제1998-0032254호
대한민국 특허출원 제1999-0055553호
대한민국 특허출원 제2006-0123378호
대한민국 특허출원 제2009-0035075호
상술한 종래기술의 문제점을 해결하기 위하여 안출된 이 발명의 목적은, 챔버를 다수의 가상존으로 유연하게 구분하고, 각 가상존마다 각기 다른 종류의 반도체 소자에 대한 테스트를 수행함으로써, 다양한 종류의 반도체 소자들에 대한 테스트 시간을 단축시킬 수 있는 시스템 및 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 발명에 따른 반도체 소자 테스트 방법은, 온도 제어가 행해지는 챔버가 다수의 가상존으로 구분되고, 상기 각 가상존에는 적어도 하나 이상의 개별소자테스팅보드가 포함되며, 상기 챔버 내에서 다수 종류의 반도체 소자들이 동시에 테스트되는 반도체 소자 테스트 시스템에서의 반도체 소자 테스트 방법에 있어서, 상기 다수의 가상존으로부터 차기 수행 테스트 온도 및 테스트 시간 정보를 수집하는 제1단계와, 상기 수집된 테스트 온도들 중 목표온도를 선정하는 제2단계와, 상기 챔버의 온도를 상기 목표온도로 조절하는 제3단계와, 상기 목표온도가 테스트온도인 가상존에서는 테스트가 수행되도록 하고 나머지 가상존에서는 대기 상태를 유지하도록 하는 제4단계와, 상기 목표온도에 대응되는 모든 테스트 시간이 종료되면 상기 제1단계부터 반복 수행하는 제5단계를 포함한 것을 특징으로 한다.
또한, 이 발명에 따른 반도체 소자 테스트 시스템은, 온도 제어가 행해지는 챔버 내에서 다른 종류의 반도체 소자들이 동시에 테스트되는 반도체 소자 테스트 시스템에 있어서, 상기 챔버는 시스템 제어 모니터와, 각각이 번인보드와 연결된 다수의 시스템 보드들을 포함하고; 상기 시스템 제어 모니터는 상기 챔버 내부의 온도를 제어하고, 상기 챔버를 적어도 하나 이상의 가상존으로 구분하며, 상기 각 가상존을 구성하는 시스템 보드들이 모두 동시에 동일하게 동작하도록 제어하고; 상기 각 시스템 보드는 연결된 번인보드에 테스트를 위한 패턴을 발생시키는 패턴발생기와, 상기 패턴발생기로부터 상기 패턴을 입력받아 상기 패턴에 대응되는 신호를 상기 연결된 번인보드에게 출력하고 그 결과를 수집하는 드라이버보드와, 상기 연결된 번인보드에 전원을 공급하는 전원보드와, 상기 시스템 제어 모니터의 제어를 받아 상기 패턴발생기와 드라이버보드와 전원보드를 제어하는 제어유닛보드를 포함한 것을 특징으로 한다.
이상과 같이 이 발명에 따르면 하나의 챔버 내에서 다양한 종류의 반도체 소자들을 빠른 시간 내에 동시에 테스트할 수 있는 효과가 있다.
도 1은 이 발명에 따른 반도체 소자 테스트 장비 구성도이다.
도 2는 이 발명에 따른 반도체 소자 테스트 시스템의 세부 기능 블록도이다.
도 3은 이 발명에 따른 반도체 소자 테스트 시스템를 이용하여 3종류의 반도체소자를 테스트할 때의 테스트 온도 조건을 도시한 도면이다.
도 4는 이 발명에 따른 반도체 소자 테스트 시스템를 이용하여 3종류의 반도체소자를 테스트할 때의 새로운 온도 조절 방법의 개념을 도시한 도면이다.
도 5는 이 발명에 따른 컨트롤러에서의 반도체 소자의 테스트 방법을 도시한 동작 흐름도이다.
이하, 첨부된 도면을 참조하며 이 발명에 따른 반도체 소자 테스트 시스템 및 방법을 설명한다.
도 1은 이 발명에 따른 반도체 소자 테스트 장비 구성도이다.
이 발명에 따른 반도체 소자 테스트 시스템, 예컨대 모니터링 번인 테스터(MBT)(10)는 도 1에 도시된 바와 같이, 하나 이상의 챔버(11)로 이루어지며, 이 챔버(11)는 온도 제어가 행해지는 서멀 존(thermal zone)을 의미한다. 각 챔버는 다수의 가상존(virtual zone)(12)으로 구분될 수 있으며, 각각의 가상존에는 적어도 하나 이상의 번인보드(BIB; Burn In Board)(13)가 포함된다. 각 번인보드(13)에는 테스트 대상(DUT)인 반도체 소자가 삽입되는 슬롯이 포함된다.
하나의 가상존을 구성하는 다수의 번인보드(13)에는 동일한 종류의 반도체 소자들이 장착되어 하나의 가상존에서 한 종류의 반도체 소자들이 동시에 테스트된다. 또한, 각 가상존에는 서로 다른 종류의 반도체 소자들이 장착되어 하나의 챔버에서 다수 종류의 반도체 소자들에 대한 테스트가 동시에 이루어질 수 있다.
가상존은 시스템 제어 모니터(SCM : System Control Monitor)의 제어하에 가변, 확장, 축소될 수 있다. 즉, 가상존은 시스템 제어 모니터(SCM)에 의해 소프트웨어적으로 결정되는 것으로서, 시스템 제어 모니터(SCM)는 테스트 대상 종류 개수 및 각 종류별 테스트 대상 개수에 따라 가상존을 가변적으로 운영할 수 있다.
도 2는 이 발명에 따른 반도체 소자 테스트 시스템의 세부 기능 블록도이다.
이 발명에 따른 반도체 소자 테스트 시스템은, 시스템 제어 모니터(SCM)(210)와, 다수의 시스템 보드(220)를 포함한다. 각 시스템 보드(220)는 테스트 대상(DUT)인 반도체 소자가 삽입되는 슬롯을 포함하는 번인보드(13)와 연결된다.
시스템 제어 모니터(SCM)(210)는 챔버 내부의 온도를 제어하고, 상기 챔버를 적어도 하나 이상의 가상존으로 구분한다. 각 가상존은 적어도 하나 이상의 시스템 보드(220)를 포함하는 바, 시스템 제어 모니터(SCM)(210)는 각 가상존을 구성하는 시스템 보드(220)들이 모두 동시에 동일하게 동작하도록 제어한다.
시스템 보드(220)는 번인보드(13)에 테스트를 위한 패턴을 발생시키는 패턴발생기(221)와, 상기 패턴발생기(221)로부터 상기 패턴을 입력받아 상기 패턴에 대응되는 신호를 상기 번인보드(13)에게 출력하고 그 결과를 수집하는 드라이버보드(222)와, 상기 번인보드(13)와 시스템 보드(220)의 각 구성요소에 전원을 공급하는 전원보드(223)와, 상기 시스템 제어 모니터(SCM)(210)의 제어를 받아 상기 패턴발생기(221)와 드라이버보드(222)와 전원보드(223)를 제어하는 제어유닛보드(224)를 포함한다.
시스템 제어 모니터(SCM)(210)은 동일 가상존을 구성하는 시스템 보드들이 모두 동일하게 동작하도록 시스템 보드(220)의 제어유닛보드(224)를 제어하고, 제어유닛보드(224)는 패턴발생기(221)와 드라이버보드(222) 및 전원보드(223)를 구동 또는 구동 정지시킴으로써, 번인보드(13)에 장착된 테스트 대상(DUT)에 대한 번인 테스트가 진행되도록 한다
구체적으로 설명하면, 제어유닛보드(224)의 제어에 의해 패턴발생기(221)와 드라이버보드(222) 및 전원보드(223)가 구동되면, 패턴발생기(221)는 테스트 대상(DUT)을 테스트하기 위한 패턴을 발생시키고, 드라이버보드(222)는 해당 패턴에 따른 신호를 테스트 대상(DUT)에 출력하고 테스트 대상(DUT)으로부터 결과 신호를 수집하며, 전원보드(223)는 해당 테스트 대상(DUT)에 구동전원을 공급한다. 이로써, 번인보드(13)에 장착된 테스트 대상(DUT)에 대한 번인 테스트가 진행된다.
한편, 제어유닛보드(224)에 의해 패턴발생기(221)와 드라이버보드(222) 및 전원보드(223)가 구동 정지되어, 테스트 대상 반도체 소자에 패턴에 따른 신호와 구동전원이 공급되지 않으면, 번인 테스트가 정지된다.
도 3은 이 발명에 따른 반도체 소자 테스트 시스템을 이용하여 3종류의 반도체소자들을 테스트할 때의 테스트 온도 조건을 도시한 도면이다.
하나의 챔버가 3개의 가상존으로 구분되고, 각 가상존에 각기 다른 종류의 반도체소자가 장착되며, 각 반도체 소자를 테스트하기 위한 온도 조건이 도 3과 같다고 가정한다.
도 3을 참조하면, 제1가상존(VZone1)에 장착된 반도체 소자의 테스트는 실온(Room)에서 2시간, 125℃에서 1시간, 80℃에서 1시간, 125℃에서 2시간 이루어진다. 제2가상존(VZone2)에 장착된 반도체 소자의 테스트는 실온(Room)에서 1시간, 125℃에서 4시간, 70℃에서 1시간, 125℃에서 1시간 이루어진다. 제3가상존(VZone3)에 장착된 반도체 소자의 테스트는 실온(Room)에서 1시간, 125℃에서 6시간 이루어진다.
반도체 소자의 번인 테스트에서, 각 반도체 소자의 테스트 온도 조건의 순서 및 시간은 달라지면 안되며, 해당 온도의 순서와 시간대로 각 반도체 소자에 대한 테스트가 이루어져야 한다.
일반적으로 이와 같이 다수의 가상존에서 서로 다른 종류의 반도체소자를 테스트하는 방법은, 제1가상존에 장착된 반도체 소자의 테스트를 수행하고, 제1가상존에 대한 테스트 완료 후 제2가상존에 장착된 반도체 소자의 테스트를 수행하고, 제2가상존에 대한 테스트 완료 후 제3가상존에 장착된 반도체 소자의 테스트를 수행할 수 있다.
이때, 제1가상존에 장착된 반도체 소자의 테스트가 수행되는 동안에는, 제1가상존을 구성하는 시스템 보드들은 구동하고 제2가상존과 제3가상존을 구성하는 시스템 보드들은 구동 정지한다. 제2가상존에 장착된 반도체 소자의 테스트가 수행되는 동안에는, 제2가상존을 구성하는 시스템 보드들은 구동하고 제1가상존과 제3가상존을 구성하는 시스템 보드들은 구동 정지한다. 제3가상존에 장착된 반도체 소자의 테스트가 수행되는 동안에는, 제3가상존을 구성하는 시스템 보드들은 구동하고 제1가상존과 제2가상존을 구성하는 시스템 보드들은 구동 정지한다.
이렇게 각 가상존에 대해 순차적으로 번인 테스트를 수행할 경우, 제1가상존에 장착된 반도체 소자의 테스트를 위해 6시간, 제2가상존에 장착된 반도체 소자의 테스트를 위한 7시간, 제3가상존에 장착된 반도체 소자의 테스트를 위한 7시간을 모두 합하여 20시간이 소요된다. 또한, 제1가상존에 장착된 반도체 소자의 마지막 테스트 온도(125℃)에서 제2가상존에 장착된 반도체 소자의 첫번째 테스트 온도(실온)로 낮추기 위한 시간, 및 제2가상존에 장착된 반도체 소자의 마지막 테스트 온도(125℃)에서 제3가상존에 장착된 반도체 소자의 첫번째 테스트 온도(실온)로 낮추기 위한 시간이 추가적으로 필요하다.
이 발명에서는 이러한 번인 테스트 시간을 단축하기 위한 새로운 테스트 방법을 제안한다.
도 4는 이 발명에 따른 반도체 소자 테스트 시스템을 이용하여 3종류의 반도체소자들을 테스트할 때의 새로운 온도 조절 방법의 개념을 도시한 도면이다.
이 발명에 따른 반도체 소자 테스트 방법은, 각 가상존의 시스템 보드는 챔버 내부의 온도가 자신의 테스트 온도인 경우에는 테스트 대상 반도체 소자에 대한 번인 테스트가 수행되도록 하고, 챔버 내부의 온도가 자신의 테스트 온도가 아닌 경우에는 테스트 대상 반도체 소자에 대한 번인 테스트를 일시 정지하고 대기한다. 시스템 보드가 번인 테스트를 수행할 것인지 혹은 번인 테스트를 일시 정지하고 대기할 것인지는, 시스템 제어 모니터의 제어에 따른다.
도 4를 참조하여 설명하면, 제1스텝에서, 제1가상존 내지 제3가상존의 테스트 온도가 실온이기 때문에 제1가상존 내지 제3가상존에서 동시에 번인 테스트가 수행된다. 제2스텝에서, 제1가상존에서는 실온에서의 테스트가 추가적으로 수행되고 제2가상존과 제3가상존은 대기한다. 제3스텝에서 제1가상존 내지 제3가상존의 테스트 온도가 모두 125℃이며, 이때 제1가상존 내지 제3가상존에서 동시에 테스트가 수행된다. 제4스텝 내지 제6스텝에서는, 제1가상존은 대기 상태이고 제2가상존과 제3가상존에서만 테스트가 수행된다. 제7스텝과 제8스텝에서는, 제1가상존과 제2가상존이 대기상태이고 제3가상존에서만 테스트가 수행된다. 제8스텝까지 125℃의 테스트가 모두 완료되며, 동시에 제3가상존에서의 번인 테스트는 완료된다.
이후 제1가상존과 제2가상존에서의 번인 테스트를 계속하여 수행하여야 하며, 이를 위해 제1가상존에서는 80℃에서의 테스트가 수행되어야 하고, 제2가상존에서는 70℃에서의 테스트가 수행되어야 한다.
제9스텝에서는 125℃와 상대적으로 온도차가 적은 80℃로 챔버 온도를 조절하고 제1가상존에서의 테스트를 수행하며 이때 제2가상존은 대기상태를 유지한다. 이후, 제10스텝에서는 챔버 온도를 70℃로 조절하고 제2가상존에서의 테스트를 수행하면서 제1가상존은 대기상태로 유지한다.
이후, 제11스텝에서 챔버 온도를 125℃로 조절하여 제1가상존과 제2가상존이 동시에 테스트를 수행하여 제2가상존에서의 번인 테스트가 완료된다. 제12스텝에서는 제1가상존에서 테스트를 수행하여 제1가상존에서의 번인 테스트가 완료된다.
상기의 설명에서, 가상존에서의 번인 테스트가 수행된다 함은, 해당 가상존을 구성하는 시스템 보드의 제어유닛보드가 패턴발생기와 드라이버보드와 전원보드를 정상적으로 구동하여 해당 시스템 보드에 대응되는 번인보드에 장착된 테스트 대상 반도체 소자에 대한 테스트가 수행되는 것을 의미한다. 또한, 가상존이 대기상태를 유지한다 함은, 해당 가상존을 구성하는 시스템 보드가 구동 정지하는 것을 의미한다.
이러한 이 발명에 따르면 다수의 가상존에서 서로 다른 종류의 반도체소자를 테스트할 경우, 그 총 소요시간을 단축할 수 있는 바, 도 3의 20시간에서 도 4의 12시간으로 단축시킬 수 있다.
도 5는 이 발명에 따른 시스템 제어 모니터(SCM)에서의 반도체 소자의 테스트 방법을 도시한 동작 흐름도이다.
시스템 제어 모니터(SCM)는 테스트대상인 반도체 소자들이 장착된 제1가상존 내지 제n가상존으로부터 차기 수행할 테스트 온도 및 그 대응되는 테스트 시간 정보를 수집한다(S51).
시스템 제어 모니터(SCM)는 수집된 테스트 온도들 중 현재 챔버 온도와 온도차가 최소인 테스트 온도를 목표온도로 설정한다(S52).
시스템 제어 모니터(SCM)는 챔버의 온도를 목표 온도로 조절한다(S53).
시스템 제어 모니터(SCM)는 상기 제1가상존 내지 제n가상존 중 차기 수행할 테스트 온도가 상기 목표 온도인 가상존(들)은 테스트를 수행하도록 제어하고, 나머지 가상존(들)은 대기 상태가 되도록 제어한다(S54). 테스트 수행시에는 반도체 소자에 구동전원이 인가되도록 하고, 대기 상태에서는 반도체 소자에 구동전원이 인가되지 않도록 차단한다.
시스템 제어 모니터(SCM)는 상기 목표 온도에서 테스트가 완료된 가상존은 대기 상태로 전환되도록 제어한다(S55).
시스템 제어 모니터(SCM)는 상기 목표 온도에 대응되는 테스트 시간 중 최대 시간이 종료되면(S56), 단계 S51 부터 반복 수행되도록 한다.
이 발명의 실시예에서는 모니터링 번인 테스터를 예로 들어 설명하였으나, 이 발명은 이에 한정되지 않으며 디램(DRAM) 테스터 및 플래시 메모리(FLASH MEMORY) 테스터 등과 같은 반도체 소자 테스트 시스템에 적용할 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
10 : 모니터링 번인 테스터(MBT) 11 : 챔버(서멀 존)
12 : 가상존 13 : 번인보드(BIB)
210 : 시스템 제어 모니터(SCM) 220 : 시스템 보드
221 : 패턴발생기 222 : 드라이버보드
223 : 전원보드 224 : 제어유닛보드

Claims (7)

  1. 온도 제어가 행해지는 챔버가 다수의 가상존으로 구분되고, 적어도 두 가상존 각각에 다른 종류의 반도체 소자가 장착되며, 상기 다수의 가상존에는 각각의 반도체 소자에 대해 순차적으로 수행될 다수의 테스트 온도들 및 각 테스트 온도에서의 테스트 시간들이 설정되고, 상기 다른 종류의 반도체 소자의 테스트 온도들의 조합들이 상호 상이한 반도체 소자 테스트 시스템에서, 상기 각기 다른 종류의 반도체 소자를 동시에 테스트하는 방법에 있어서,
    상기 다수의 가상존으로부터 각각 차기 수행 테스트 온도 및 테스트 시간 정보를 수집하는 제1단계와,
    상기 수집된 차기 수행 테스트 온도들 중 현재 챔버 온도와의 온도차가 최소인 테스트 온도를 목표온도로 선정하고 상기 수집된 차기 수행 테스트 온도와 테스트 시간 정보와 상기 목표온도를 기반으로 목표시간을 선정하는 제2단계와,
    상기 챔버의 온도를 상기 목표온도로 조절하는 제3단계와,
    상기 목표온도가 차기 수행 테스트 온도인 모든 가상존에서 테스트가 동시에 수행되도록 하고 나머지 가상존에서는 대기 상태가 되도록 하는 제4단계와,
    상기 목표시간이 종료되면 테스트중인 가상존이 대기 상태로 전환되도록 하고 상기 제1단계부터 반복 수행하는 제5단계와,
    상기 제1단계부터 제5단계를 반복 수행하여 상기 다수의 가상존에 장착된 모든 반도체 소자에 대해 모든 테스트 온도에서의 테스트가 수행 완료되는 제6단계를 포함한 것을 특징으로 하는 반도체 소자 테스트 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제4단계는, 테스트 수행시에는 반도체 소자에 구동전원이 인가되도록 하고, 대기 상태에서는 반도체 소자에 구동전원이 인가되지 않도록 차단하는 것을 특징으로 하는 반도체 소자 테스트 방법.
  4. 제 1 항에 있어서, 상기 목표시간이 종료되기 전에 상기 목표 온도에서의 테스트 시간이 종료된 가상존은 대기 상태로 전환되도록 하는 것을 특징으로 하는 반도체 소자 테스트 방법.
  5. 온도 제어가 행해지는 챔버가 다수의 가상존으로 구분되고, 적어도 두 가상존 각각에 다른 종류의 반도체 소자가 장착되며, 상기 다수의 가상존에는 장착된 반도체 소자에 대해 순차적으로 수행될 다수의 테스트 온도들 및 각 테스트에서의 테스트 시간들이 설정되고, 상기 다른 종류의 반도체 소자의 테스트 온도들의 조합은 상호 상이한 반도체 소자 테스트 시스템에 있어서,
    상기 챔버는 시스템 제어 모니터와, 각각이 번인보드와 연결된 다수의 시스템 보드들을 포함하고;
    상기 시스템 제어 모니터는 상기 챔버 내부의 온도를 제어하고, 상기 챔버를 다수의 가상존으로 구분하며, 상기 각 가상존을 구성하는 시스템 보드들이 모두 동시에 동일하게 동작하도록 제어하고;
    상기 각 시스템 보드는 연결된 번인보드에 테스트를 위한 패턴을 발생시키는 패턴발생기와, 상기 패턴발생기로부터 상기 패턴을 입력받아 상기 패턴에 대응되는 신호를 상기 연결된 번인보드에게 출력하고 그 결과를 수집하는 드라이버보드와, 상기 연결된 번인보드에 전원을 공급하는 전원보드와, 상기 시스템 제어 모니터의 제어를 받아 상기 패턴발생기와 드라이버보드와 전원보드를 제어하는 제어유닛보드를 포함하고,
    상기 시스템 제어 모니터는, 상기 다수의 가상존으로부터 각각 차기 수행 테스트 온도 및 테스트 시간 정보를 수집하는 제1단계와, 상기 수집된 차기 수행 테스트 온도들 중 현재 챔버 온도와의 온도차가 최소인 테스트 온도를 목표온도로 선정하고 상기 수집된 차기 수행 테스트 온도와 테스트 시간 정보와 상기 목표온도를 기반으로 목표시간을 선정하는 제2단계와, 상기 챔버의 온도를 상기 목표온도로 조절하는 제3단계와, 상기 목표온도가 차기 수행 테스트 온도인 모든 가상존에서 테스트가 동시에 수행되도록 하고 나머지 가상존에서는 대기 상태가 되도록 하는 제4단계와, 상기 목표시간이 종료되면 테스트중인 가상존이 대기 상태로 전환되도록 하고 상기 제1단계부터 반복 수행하는 제5단계와, 상기 제1단계부터 제5단계를 반복 수행하여 상기 다수의 가상존에 장착된 모든 반도체 소자에 대해 모든 테스트 온도에서의 테스트가 수행 완료되는 제6단계를 포함하여 수행하는 것을 특징으로 하는 반도체 소자 테스트 시스템.
  6. 제 5 항에 있어서, 상기 번인보드는 테스트 대상 반도체 소자가 장착되는 소켓을 포함하는 것을 특징으로 하는 반도체 소자 테스트 시스템.
  7. 제 5 항에 있어서, 상기 제4단계에서, 상기 시스템 제어 모니터는 테스트 수행 대상 가상존의 시스템 보드가 반도체 소자에 구동전원을 인가하도록 제어하고, 대기 상태 가상존의 시스템 보드가 반도체 소자에 구동전원을 인가하지 않도록 제어하는 것을 특징으로 하는 반도체 소자 테스트 시스템.
KR1020150017873A 2015-02-05 2015-02-05 반도체 소자 테스트 시스템 및 방법 KR101599459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150017873A KR101599459B1 (ko) 2015-02-05 2015-02-05 반도체 소자 테스트 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150017873A KR101599459B1 (ko) 2015-02-05 2015-02-05 반도체 소자 테스트 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101599459B1 true KR101599459B1 (ko) 2016-03-14

Family

ID=55541738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017873A KR101599459B1 (ko) 2015-02-05 2015-02-05 반도체 소자 테스트 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101599459B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131809A1 (en) * 2018-12-17 2020-06-25 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
CN116666249A (zh) * 2023-07-28 2023-08-29 广东长兴半导体科技有限公司 一种晶圆测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032254A (ko) 1996-10-05 1998-07-25 김덕상 입체 x선 카메라
JPH1123651A (ja) * 1997-06-30 1999-01-29 Ando Electric Co Ltd バーンイン試験装置
KR19990055553A (ko) 1997-12-27 1999-07-15 김영환 위성통신 시스템의 상향링크 전력제어 장치
US6229325B1 (en) * 1999-02-26 2001-05-08 Micron Technology, Inc. Method and apparatus for burn-in and test of field emission displays
US20040059972A1 (en) * 2002-09-20 2004-03-25 Ajay Khoche System and method for heterogeneous multi-site testing
JP2006184044A (ja) * 2004-12-27 2006-07-13 Shikino Hightech:Kk バーンイン装置
KR20060123378A (ko) 2003-12-22 2006-12-01 알베마를 코포레이션 칼륨 이부프로펜의 고도로 농축된 부을 수 있는 수용액,그의 제조 및 그의 용도
KR20090035075A (ko) 2007-10-05 2009-04-09 에스엠티코리아주식회사 신발 깔창

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032254A (ko) 1996-10-05 1998-07-25 김덕상 입체 x선 카메라
JPH1123651A (ja) * 1997-06-30 1999-01-29 Ando Electric Co Ltd バーンイン試験装置
KR19990055553A (ko) 1997-12-27 1999-07-15 김영환 위성통신 시스템의 상향링크 전력제어 장치
US6229325B1 (en) * 1999-02-26 2001-05-08 Micron Technology, Inc. Method and apparatus for burn-in and test of field emission displays
US20040059972A1 (en) * 2002-09-20 2004-03-25 Ajay Khoche System and method for heterogeneous multi-site testing
KR20060123378A (ko) 2003-12-22 2006-12-01 알베마를 코포레이션 칼륨 이부프로펜의 고도로 농축된 부을 수 있는 수용액,그의 제조 및 그의 용도
JP2006184044A (ja) * 2004-12-27 2006-07-13 Shikino Hightech:Kk バーンイン装置
KR20090035075A (ko) 2007-10-05 2009-04-09 에스엠티코리아주식회사 신발 깔창

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131809A1 (en) * 2018-12-17 2020-06-25 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
US11101015B2 (en) 2018-12-17 2021-08-24 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
CN116666249A (zh) * 2023-07-28 2023-08-29 广东长兴半导体科技有限公司 一种晶圆测试方法
CN116666249B (zh) * 2023-07-28 2024-01-26 广东长兴半导体科技有限公司 一种晶圆测试方法

Similar Documents

Publication Publication Date Title
JP4414703B2 (ja) 異種の多点テストを行なうシステム及び方法
KR101599459B1 (ko) 반도체 소자 테스트 시스템 및 방법
CN108828350A (zh) 一种测试方法
JP2006105997A (ja) 電子デバイスにスキャンパターンを提供する方法および装置
CN114509617A (zh) 电子设备的自诊断装置
US7990172B2 (en) Method and apparatus for testing electronic device
JP5425462B2 (ja) 試験装置の制御方法
KR100856079B1 (ko) 반도체 검사장치
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
JP2005191522A (ja) ウェハバーンインシステムにおけるｖｓパラメータ測定装置
JP2005121642A (ja) デバイス試験システムおよび制御方法
CN106782667B (zh) 抗辐照栅氧击穿型prom存储器编程后老化试验装置和方法
KR101336345B1 (ko) 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치
KR101249013B1 (ko) Ｆｐｇａ를 이용한 다중 입출력 전압 레벨 변화 테스트가 가능한 번인 테스트 장치 및 방법
KR20070077553A (ko) 웨이퍼 검사장치의 멀티 테스트 구현시스템
KR100935234B1 (ko) 번인 테스트를 위한 개별 전류 설정 장치 및 방법
KR101547149B1 (ko) 장애 처리가 용이한 번인 테스트 시스템
JP2002131372A (ja) 半導体デバイスの検査方法及び検査装置
US6800495B2 (en) Lot-optimized wafer level burn-in
US6883113B2 (en) System and method for temporally isolating environmentally sensitive integrated circuit faults
JP3064990B2 (ja) テストバーイン装置およびテストバーイン方法
US20050285612A1 (en) Apparatus for measuring DC parameters in a wafer burn-in system
JP2003279617A (ja) Ｉｃチップのテスト方法及びそのテスト装置
CN118033259A (en) Comprehensive stress test system, method and readable storage medium
Băjenescu Environmental Stress Screening and Burn-in

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200220

Year of fee payment: 5