JP3064990B2 - テストバーイン装置およびテストバーイン方法 - Google Patents

テストバーイン装置およびテストバーイン方法

Info

Publication number
JP3064990B2
JP3064990B2 JP9274902A JP27490297A JP3064990B2 JP 3064990 B2 JP3064990 B2 JP 3064990B2 JP 9274902 A JP9274902 A JP 9274902A JP 27490297 A JP27490297 A JP 27490297A JP 3064990 B2 JP3064990 B2 JP 3064990B2
Authority
JP
Japan
Prior art keywords
test
burn
voltage
power supply
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9274902A
Other languages
English (en)
Other versions
JPH11108988A (ja
Inventor
良 卜部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9274902A priority Critical patent/JP3064990B2/ja
Publication of JPH11108988A publication Critical patent/JPH11108988A/ja
Application granted granted Critical
Publication of JP3064990B2 publication Critical patent/JP3064990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テストバーイン装
置およびテストバーイン方法に関し、例えば、被検査集
積回路の寿命加速試験を行うBT処理(Bias Temperatur
e)に、被検査集積回路の動作をモニタできるテストバー
インを加えた、テストバーイン装置およびテストバーイ
ン方法に関する。
【0002】
【従来の技術】従来、テストバーイン装置およびテスト
バーイン方法は一般に、長時間にわたり、常温/高温な
どの周囲温度条件と電源電圧・ドライブ電圧波形などの
電気的条件とを繰り返し変化させて加え劣化を加速化す
る一方で、被検査集積回路に検査データ列を入力し応答
するデータを定期的に検査して行う。この検査するデー
タは、例えば、被検査集積回路のゲート容量とゲート印
加電圧との関係(C−Vg特性ともいう)の不安定性に
関する出力データ列である。なおこの不安定性は、Si
O2 膜中のイオンの移動またはSiO2 膜中の何らかの
物質の分極などにより、印加電圧の効果が残る状態を表
している。このような特性変化のデータを定期的に検査
して、初期故障を監視しながら被検査集積回路の信頼性
を保証している。
【0003】図3は、従来例の形態を示すタイミングダ
イアグラムである。以下、本図3を用いて従来例のテス
トバーイン動作の概要を説明する。ここで、説明の便宜
上、被検査集積回路が随時書き込み読み出し記憶回路で
ある場合の例について説明する。
【0004】図3に於いて、高温槽の温度は常温Ta、
高温テスト時の温度T1、高温保管時の温度T2であ
る。例えば、それぞれの温度を25℃、85℃、125
℃とする。バーイン実施区間10は、最初のバーイン作
業ロットの作業開始時刻t0で始まり、その作業ロット
の作業終了時刻t1で終了する。また、温度昇降区間K
0、…、K3の内、K0,K1は例えば温度勾配が2.
4〜2.6℃/分の昇温時間であり、TaからT1への
昇温時間は約25分を要する。一方、K2,K3は例え
ば温度勾配が−0.7〜−1.5℃/分の降温時間であ
り、T1からTaへの降温時間は約40分を要する。
【0005】尚、これら昇温時間と降温時間に於いて、
被検査集積回路に印加する電源電圧やドライブ電圧波形
など電気条件は、温度を変化させる前の静止状態(スタ
テイック波形)を維持する。
【0006】バーイン実施区間10とバーイン実施区間
12とは作業ロットが異なり、実行内容はテストバーイ
ン・プログラムにより規定される。バーイン実施区間1
0とバーイン実施区間12との間はバーイン停止区間1
1であり、バーイン条件を変更したりする段取り作業時
間である。
【0007】次に、テストバーイン・プログラムによる
実行シーケンスについて概要を説明する。最初のバーイ
ン作業ロットの作業開始時刻t0の直後、テストバーイ
ン装置は、バーインボードに搭載された被検査集積回路
に書き込みと読み出しを行って、テストバーインを実施
するための装置資源と被検査集積回路との接続状態や基
本機能について検査する。
【0008】次に高温テスト時の温度T1で被検査集積
回路を電気検査するシーケンスと、更に高温保管時の温
度T2に於いて、電源のみ印加するかクロック信号(ダ
イナミック波形)を印加して、被検査集積回路の故障を
加速するシーケンスとを一組のシーケンスとして実行す
る。この後、この一組のシーケンスを最大n回繰り返す
か、途中n回に達する前に被検査集積回路の故障収束が
確認された場合は、高温保管時の温度T2に於ける故障
を加速するシーケンスを省略して、一連のテストバーイ
ン動作を終了する。このとき、被検査集積回路を電気検
査するシーケンスの一回あたりの時間が数十分、被検査
集積回路の故障を加速するシーケンスの一回あたりの時
間が数時間、繰り返し回数が数回から十数回である場合
を考慮する。本条件下では、バーイン実施区間10の総
時間は数十時間から百数十時間に達することがある。
【0009】次に、図4を用いてテストバーイン装置の
電気検査を行う動作概要について説明する。図4は、従
来例のテストバーインの構成例を示すブロック図であ
る。なお、図中の文字「省略」は、同一形態の装置の連
続した構成が省略されている旨を表している。中央演算
処理装置1は、テストバーイン・プログラムに沿ってタ
イミング発生装置2とパタン発生装置3とを駆動し、さ
らに、ドライバ装置4、ドライバ・コンパレータ装置
5、バイアス電源装置6を介してバーインボード9に被
検査集積回路を電気検査する信号を送り出す。バーイン
ボード9に実装された被検査集積回路はこの電気検査の
信号によって検査され、また、読み出しを行うシーケン
スはこの検査結果を読み出し読み出したデータを出力す
る。読み出した検査結果のデータは、ドライバ・コンパ
レータ装置5のコンパレータ機能において、期待値デー
タと比較される。
【0010】このような動作により被検査集積回路の故
障収束を確認しながら一連のテストバーインを終了す
る。ここで、テストバーイン装置は、バーインボード9
に数百個の被検査集積回路を搭載し、更には、数十枚の
バーインボード9を搭載して一括処理することも出来
る。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
従来例に於いて、テストバーイン装置の故障診断方法
は、テストバーイン中にバイアス電源装置6の電圧値と
過電流状態を監視するのみである。したがって、タイミ
ング発生装置2、パタン発生装置3、ドライバ装置4、
ドライバ・コンパレータ装置5の機能・性能の保証が出
来ず、別途特別な追加の故障診断が必要である。そのた
めにテストバーイン装置の稼働時間を3時間/回以上低
下させる。その理由は、バーイン停止区間11の時間帯
に於いて特殊なバーインボード、即ち故障診断専用のバ
ーインボード(バーインボード9に故障診断用の特殊な
電気回路を搭載)を用いて故障診断しなければならな
い。したがって、バーイン停止区間11の時間は、通常
の段取り作業の他に特別な故障診断のために長時間の停
止を強いられる、第1の問題を伴う。
【0012】また、上記の従来例に於いて、テストバー
イン装置の故障診断で装置の故障が発見されたとき、再
テストバーインを実施するために装置稼働の低下と製品
への過剰なストレスが発生する懸念がある第2の問題を
伴う。その理由は、テストバーインの一回の実行時間
が、数十時間から百数十時間にもおよび装置故障の分析
結果によっては、再テストバーインを実施する必要があ
るからである。
【0013】さらに、上記の従来例に於いて、テストバ
ーイン装置の故障診断方法は、数十時間から百数十時間
毎に実施したので、装置故障を早期に発見することがで
きない第3の問題を伴う。その理由は、テストバーイン
実行中に装置の故障診断を割り込んで実施すると、テス
トバーイン装置自身と被検査集積回路とが接続状態のま
まである。このために、被検査集積回路に過大な電圧を
印加したりして検査装置自身に破壊を生じさせたり、不
必要なテストパタンなどによって検査装置自身を誤動作
させたりする懸念があるからである。
【0014】なお、上記の従来例に於いて、テストバー
イン装置の故障診断方法は、テストバーイン装置の装置
自身をバーインボードから切り離すことができない第4
の問題を伴う。その理由は、テストバーイン途中で被検
査集積回路への電圧印加を中断することになり、例え
ば、故障加速によって生じた分極状態が短時間の内に回
復してしまう懸念があるからである。
【0015】本発明は、検査装置自身の故障診断を効果
的に行って機能、性能の完全な保証を行い、被検査製品
の信頼性、および、故障診断時間を短縮して生産性を向
上した、テストバーイン装置およびテストバーイン方法
を提供することを目的とする。
【0016】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のテストバーイン装置は、動作のタイミング
信号を発生するタイミング発生装置(2)と、所定のテ
ストパタンを発生するパタン発生装置(3)と、試験電
圧を出力するドライバ装置(4)と、インピーダンス変
換およびサンプル&ホールド機能付きの電圧発生器であ
る補助電源装置(7)とを有し、ドライバ装置が出力す
る試験電圧と補助電源装置がサンプル&ホールドする電
圧とを選択的に印加し、試験を中断することなくテスト
バーイン装置自身の故障の有無を検査可能としたことを
特徴としている。
【0017】さらに、上記のテストバーイン装置は、試
験電圧が印加された被試験集積回路からの出力電圧と所
定の期待値データとを比較するドライバ・コンパレータ
装置(5)と、所定のテストバーイン・プログラムに沿
ってテストの実行動作を駆動する中央演算処理装置
(1)とを有するとよい。
【0018】また、テストバーイン装置は、さらに、所
定のバイアス電圧を発生するバイアス電源装置(6)を
有し、このバイアス電圧と試験電圧とを被試験集積回路
が実装されたバーインボード(9)へ印加し、上記のテ
ストを実行するとよい。
【0019】本発明のテストバーイン方法は、所定のテ
ストパタンに沿って試験電圧を出力する試験電圧印加工
程と、試験殿圧をインピーダンス変換およびサンプル&
ホールドした補助電源を発生し試験電圧と選択的に切り
替える補助電源印加工程とを有し、テストバーイン実施
区間の温度昇降中に装置の故障診断の実行を可能とした
ことを特徴としている。
【0020】さらに、上記のテストバーイン方法は、試
験電圧が印加された被試験集積回路からの出力電圧と所
定の期待値データとを比較するドライバ・コンパレータ
工程と、所定のテストバーイン・プログラムに沿ってテ
ストの実行動作を駆動する中央演算処理工程とを有する
とよい。
【0021】また、テストバーイン方法は、さらに、故
障診断をテストバーイン実施区間の複数の温度昇降中に
時分割で行う時分割故障診断実行工程を有するとよい。
【0022】なお、上記の補助電源印加工程は、この工
程を実行するテストバーイン装置の一部をバーインボー
ドから切り離すと共に、テストバーイン時にバーインボ
ードに印加していた電圧値と同じ電圧値を補助電源装置
からバーインボードに印加して、故障診断を実行すると
よい。
【0023】
【発明の実施の形態】次に添付図面を参照して、本発明
によるテストバーイン装置およびテストバーイン方法の
実施の形態を詳細に説明する。図1を参照すると、本発
明のテストバーイン装置およびテストバーイン方法の一
実施形態が示されている。本実施形態のテストバーイン
装置は、被検査集積回路の寿命加速試験を行うMOS構
造のゲート部分に、電圧を加えながら加熱して強制劣化
させる従来のBT処理に加えて、被検査集積回路の動作
をモニタできる構成を採る。
【0024】先ず、図1のブロック図を用いて本実施形
態の構成例を説明する。なお、図中の文字「省略」は、
同一形態の連続構成を表している。本実施形態のテスト
バーイン装置は、中央演算処理装置1、タイミング発生
装置2、パタン発生装置3、ドライバ装置4、ドライバ
・コンパレータ装置5、バイアス電源装置6、補助電源
装置7、切替装置8、バーインボード9の各部により構
成される。
【0025】中央演算処理装置1は、予め設定された所
定のテストバーイン・プログラムに沿って、テストの実
行動作を駆動する中央演算処理装置である。タイミング
発生装置2は、動作のタイミング信号を発生するタイミ
ング発生器である。パタン発生装置3は、予めプログラ
ムされた所定のテストパタンを発生するパターン発生器
である。ドライバ装置4は、被検査集積回路へ印加する
ための試験電圧を発生して出力する装置である。ドライ
バ・コンパレータ装置5は、ドライバ装置4が出力する
試験電圧が印加された被試験集積回路からの出力電圧
と、所定の期待値データとを比較する比較器である。
【0026】バイアス電源装置6は、所定のバイアス電
圧を発生して出力するバイアス電源装置として構成され
る。補助電源装置7は、インピーダンス変換およびサン
プル&ホールド機能付きの電圧発生装置であり、例え
ば、ドライバ装置の出力する試験電圧をサンプル&ホー
ルドして模擬的な試験電圧を出力する補助電源装置であ
る。切替装置8は、被試験集積回路へ印加する電源ライ
ンの接続形態を切り替え変更する切替装置である。本切
替装置の構成は、より詳細な構成例が図2に示されてい
る。バーインボード9は、被試験集積回路を実装した被
試験ボードであり、バイアス電圧と試験電圧とが印加さ
れ、テストが実行される。
【0027】上記構成部の中央演算処理装置1は、テス
トバーイン・プログラムに沿ってタイミング発生装置2
とパタン発生装置3を駆動し、ドライバ装置4、ドライ
バ・コンパレータ装置5、バイアス電源装置6、補助電
源装置7、切替装置8を介して、バーインボード9に被
検査集積回路を電気検査する信号を送り出す。なお、補
助電源装置7は、既述の通り、インピーダンス変換およ
びサンプル&ホールド機能付きの電圧発生装置であり、
増幅率は1倍である。
【0028】バーインボード9に実装された被検査集積
回路は、切替装置8を介して出力された電気検査の信号
により、状態の読み出しが行われる。シーケンスでは、
所定の条件下での連続した読み出しデータが出力され、
取得される。この読み出しデータは、切替装置8を介し
て、ドライバ・コンパレータ装置5のコンパレータ機能
により期待値データと比較される。この動作により、被
検査集積回路の故障収束を確認しながら一連のテストバ
ーインを終了する。
【0029】図2は、切替装置8のより具体的な構成例
を示すブロック図である。本具体例の切替装置8は、4
個のスイッチ81、82、83、84により構成され
る。本構成の切替装置8の入力端子はドライバ装置4又
はドライバ・コンパレータ装置5へ接続される。入力端
子は、さらに並列に、スイッチ84を介して基準コンパ
レータへ接続される。入力端子と出力端子間にはスイッ
チ81が直列に接続され、出力端子はバーインボード9
へ接続される。スイッチ81には、両端間にスイッチ8
2、83を介した補助電源装置7が、並列に接続され
る。
【0030】次に、本発明の実施の形態の構成例を図2
のブロック図および図3を用いて詳細に説明する。図2
および図3に於いて、最初のバーイン作業ロットの作業
開始時刻t0の直後は、スイッチ81は接続状態(以
降、ONともいう)、スイッチ82、スイッチ83、ス
イッチ84は解放状態(以降、OFFともいう)であ
る。テストバーイン装置は、バーインボードに搭載され
た被検査集積回路に書き込みと読み出しとを行って、テ
ストバーインを実施する。このための装置資源と被検査
集積回路との接続状態や基本機能について検査する。
【0031】次に高温テスト時の温度で被検査集積回路
を電気検査するシーケンスと、更に高温保管時の温度T
2に於いて、電源のみ印加するかクロック信号を印加し
て、被検査集積回路の故障を加速するシーケンスとを、
一組のシーケンスとして実行する。このため、昇温時間
K0とK1と降温時間K3とK4に於いて、ドライバ装
置の故障診断を割り込み実施する。以下、その実施の手
順を詳細に説明する。
【0032】例えば、複数のドライバ装置4の内の一つ
のドライバ装置はスイッチ81がONであるので、これ
を故障診断するためにバーインボード9から引き離した
い。しかし、電圧印加を中断すると故障加速によって生
じた被検査集積回路の分極状態が回復する可能性があ
る。このため、被検査集積回路への電圧印加を中断でき
ない。ここで中央演算処理装置1は、テストバーイン・
プログラムの処理を一時中断したまま、故障診断プログ
ラムを起動する。補助電源装置7は、インピーダンス変
換およびサンプル&ホールド機能付きの、増幅率1倍の
電圧発生装置である。この条件において、スイッチ8
2、スイッチ83をONすると、バーインボード9には
スイッチ81とスイッチ83とから同電位の電圧が印加
される。続いてスイッチ81、スイッチ82をOFF
し、スイッチ84をONする。
【0033】この状態で、ドライバ装置4からの被検査
集積回路への直接の電圧印加は中断されるが、補助電源
装置7が被検査集積回路に継続して電圧を印加し続け
る。
【0034】一方、スイッチ84をONしたので、ドラ
イバ装置4と図示しない基準コンパレータとは接続状態
になる。ここで中央演算処理装置1は、故障診断プログ
ラムのシーケンスにしたがって点検を実施する。該当す
るドライバ装置4の故障診断が終わった場合に、バーイ
ンボード9から補助電源装置7を引き離して、バーイン
ボード9にドライバ装置4を再接続する手順は以下の通
りである。先ず、中央演算処理装置1は、該当するドラ
イバ装置4の出力状態を故障診断前の状態に戻した(状
態復帰)あと、スイッチ84をOFF、続いてスイッチ
81をON、さらにスイッチ83をOFFする。この状
態までに該当するドライバ装置4の故障診断は完了す
る。
【0035】このように、複数のドライバ装置4の内の
一つのドライバ装置の故障診断は数十秒で完了する。し
たがって、例えば、TaからT1への昇温時間に約25
分を要するので、シリアルの手続きで自己診断した場合
には、数十個のドライバ装置の故障診断が可能である。
こうして被検査集積回路のテストバーインを実施しなが
ら、昇温時間K0とK1と降温時間K3とK4に於い
て、装置の故障診断を時分割で割り込んで、さらに故障
診断する対象の装置資源をスイッチで切り替えて時分割
で実施する。
【0036】次に、本発明の実施形態の具体例について
図面を参照して詳細に説明する。 <第1の具体例>図2に於ける切替装置8の各スイッチ
81、82、83、84を、リードスイッチもしくはア
ナログスイッチで構成する。
【0037】<第2の具体例>補助電源装置7を、演算
増幅器によるインピーダンス変換回路(ボルテージフォ
ロワ)とサンプル&ホールド回路を用いて構成する。も
しくは、アナログ/デジタル変換器とデジタル/アナロ
グ変換器を用いて構成する。
【0038】<第3の具体例>基準コンパレータを、そ
れ自身専用に設けるか、あるいはドライバ・コンパレー
タ装置5のコンパレータ装置を代用する。
【0039】<第4の具体例>中央演算処理装置1を、
マルチ・タスクの機能を有して構成し、被検査集積回路
のテストバーインを実行するテストバーイン・プログラ
ムと装置の故障診断を実行する故障診断プログラムと
を、同時もしくは時分割に実行する。且つ、昇温時間K
0とK1と降温時間K2とK3に於いて、テストバーイ
ン・プログラムを実行するか故障診断プログラムを実行
するか選択できる構成とする。
【0040】<第5の具体例>故障診断後の状態復帰に
於いて、前回実行したテストパタンを故障診断の被検査
集積回路に対して再度実行する。
【0041】上記の実施形態によれば、装置の故障診断
を効果的に行って機能、性能の完全な保証を行い、テス
トバーイン装置によって製造・検査された製品の信頼性
を向上させる。さらに、故障診断時間を短縮して装置の
生産性を向上させることができる。
【0042】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【0043】
【発明の効果】以上の説明より明かなように、本発明の
テストバーイン装置およびテストバーイン方法は、動作
のタイミング信号と所定のテストパタンを発生し、試験
電圧を出力し、インピーダンス変換およびサンプル&ホ
ールド機能により試験電圧に代わる補助電源を発生させ
る。本構成により下記の効果が得られる。
【0044】第1の効果は、バーイン停止区間11の時
間帯に於いて故障診断専用のバーインボードを用いて故
障診断する必要がなくなり、段取り作業時間を短縮でき
るので装置の稼働時間を向上して、生産性を向上するこ
とが出来ることである。その理由はテストバーイン実施
区間の温度昇降中に装置の故障診断を行うことが出来る
からである。
【0045】第2の効果は、装置不稼働時間を低減する
と共に製品へのストレスを未然に防止することが出来る
ことである。その理由は、故障診断をテストバーイン実
施区間の複数の温度昇降中に時分割で行って故障の早期
発見ができるからである。
【0046】第3の効果は、故障診断中に被検査集積回
路を破壊させたり、誤動作させたりすることを未然に防
止することが出来ることである。その理由は故障診断時
に、テストバーイン装置の装置資源の一部(故障診断の
対象の装置資源)をバーインボードから切り離すことが
できるからである。
【0047】第4の効果は、故障診断中テストバーイン
途中に被検査集積回路への電圧印加を中断することが無
くなり、故障加速状態を維持できることである。その理
由はテストバーイン時にバーインボードに印加していた
電圧値と同じ電圧値を補助電源装置から前記バーインボ
ードに印加することが出来るからである。
【図面の簡単な説明】
【図1】本発明のテストバーイン装置およびテストバー
イン方法の実施形態を示すブロック図である。
【図2】切替装置の構成例を示すブロック図である。
【図3】従来の実施の形態を示すタイミングダイアグラ
ムである。
【図4】従来のテストバーインの構成例を示すブロック
図である。
【符号の説明】
1 中央演算処理装置 2 タイミング発生装置 3 パタン発生装置 4 ドライバ装置 5 ドライバ・コンパレータ装置 6 バイアス電源装置 7 補助電源装置 8 切替装置 9 バーインボード 81、82、83、84 スイッチ 10、12 バーイン実施区間 11 バーイン停止区間 t0、t1、t2、t3 時刻 K0、K1、K2、K3 温度昇降区間 Ta、T1、T2 設定温度

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 動作のタイミング信号を発生するタイミ
    ング発生装置(2)と、 所定のテストパタンを発生するパタン発生装置(3)
    と、 試験電圧を出力するドライバ装置(4)と、 インピーダンス変換およびサンプル&ホールド機能付き
    の電圧発生器である補助電源装置(7)とを有し、 前記ドライバ装置が出力する試験電圧と前記補助電源装
    置がサンプル&ホールドする電圧とを選択的に印加し、
    試験を中断することなくテストバーイン装置自身の故障
    の有無を検査可能としたことを特徴とするテストバーイ
    ン装置。
  2. 【請求項2】 前記テストバーイン装置は、さらに、前
    記試験電圧が印加された被試験集積回路からの出力電圧
    と所定の期待値データとを比較するドライバ・コンパレ
    ータ装置(5)と、所定のテストバーイン・プログラム
    に沿ってテストの実行動作を駆動する中央演算処理装置
    (1)とを有することを特徴とする請求項1記載のテス
    トバーイン装置。
  3. 【請求項3】 前記テストバーイン装置は、さらに、前
    記所定のバイアス電圧を発生するバイアス電源装置
    (6)を有し、該バイアス電圧と前記試験電圧とが前記
    被試験集積回路が実装されたバーインボード(9)へ印
    加され、前記テストが実行されることを特徴とする請求
    項2記載のテストバーイン装置。
  4. 【請求項4】 所定のテストパタンに沿って試験電圧を
    出力する試験電圧印加工程と、 前記試験殿圧をインピーダンス変換およびサンプル&ホ
    ールドした補助電源を発生し前記試験電圧と選択的に切
    り替える補助電源印加工程とを有し、 テストバーイン実施区間の温度昇降中に装置の故障診断
    の実行を可能としたことを特徴とするテストバーイン方
    法。
  5. 【請求項5】 前記テストバーイン方法は、さらに、前
    記試験電圧が印加された被試験集積回路からの出力電圧
    と所定の期待値データとを比較するドライバ・コンパレ
    ータ工程と、所定のテストバーイン・プログラムに沿っ
    てテストの実行動作を駆動する中央演算処理工程とを有
    することを特徴とする請求項4記載のテストバーイン方
    法。
  6. 【請求項6】 前記テストバーイン方法は、さらに、前
    記故障診断を前記テストバーイン実施区間の複数の温度
    昇降中に時分割で行う時分割故障診断実行工程を有する
    ことを特徴とする請求項4または5記載のテストバーイ
    ン方法。
  7. 【請求項7】 前記補助電源印加工程は、該工程を実行
    するテストバーイン装置の一部をバーインボードから切
    り離すと共に、テストバーイン時にバーインボードに印
    加していた電圧値と同じ電圧値を補助電源装置から前記
    バーインボードに印加して、前記故障診断を実行するこ
    とを特徴とする請求項4から6の何れか1項に記載のテ
    ストバーイン方法。
JP9274902A 1997-10-08 1997-10-08 テストバーイン装置およびテストバーイン方法 Expired - Fee Related JP3064990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274902A JP3064990B2 (ja) 1997-10-08 1997-10-08 テストバーイン装置およびテストバーイン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274902A JP3064990B2 (ja) 1997-10-08 1997-10-08 テストバーイン装置およびテストバーイン方法

Publications (2)

Publication Number Publication Date
JPH11108988A JPH11108988A (ja) 1999-04-23
JP3064990B2 true JP3064990B2 (ja) 2000-07-12

Family

ID=17548130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274902A Expired - Fee Related JP3064990B2 (ja) 1997-10-08 1997-10-08 テストバーイン装置およびテストバーイン方法

Country Status (1)

Country Link
JP (1) JP3064990B2 (ja)

Also Published As

Publication number Publication date
JPH11108988A (ja) 1999-04-23

Similar Documents

Publication Publication Date Title
US5537331A (en) Method of testing devices to be measured and testing system therefor
JPH06194414A (ja) Ic機能試験装置及び試験方法
JP3064990B2 (ja) テストバーイン装置およびテストバーイン方法
JP2001273794A (ja) フェイル前情報取得回路およびその取得方法
JP2001166003A (ja) 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法
KR101599459B1 (ko) 반도체 소자 테스트 시스템 및 방법
JP4226108B2 (ja) ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
JP2000322899A (ja) 半導体装置、そのテスト装置及びそのテスト方法
JP2998386B2 (ja) マイクロコンピュータ
JP2001124821A (ja) テストバーンイン装置、及びテストバーンイン装置における制御方法
JPS60120269A (ja) 半導体テスト装置
JPH10334698A (ja) 半導体記憶装置、試験装置、および試験方法
JP3220040B2 (ja) 半導体試験装置の自己診断実行方式
JPH04298900A (ja) 半導体メモリ装置
JPH10239408A (ja) Lsi試験装置
SU1571619A1 (ru) Устройство дл контрол монтажных схем
JP4179190B2 (ja) ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法
JPH04313079A (ja) 半導体試験装置
JPH0634720A (ja) Ic試験装置
JPH10239393A (ja) 集積回路試験装置の測定端子切替装置
JP2865118B2 (ja) Icテスタおよびテストパタン最適化方法
JP3084959B2 (ja) テストパタン生成装置
JP2002221557A (ja) バーンイン試験装置及び方法
JP2003084038A (ja) 電子ユニットの検査方法
JPH02196970A (ja) 半導体集積回路の試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411

LAPS Cancellation because of no payment of annual fees