JPH0634720A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH0634720A JPH0634720A JP4192251A JP19225192A JPH0634720A JP H0634720 A JPH0634720 A JP H0634720A JP 4192251 A JP4192251 A JP 4192251A JP 19225192 A JP19225192 A JP 19225192A JP H0634720 A JPH0634720 A JP H0634720A
- Authority
- JP
- Japan
- Prior art keywords
- test
- bus
- time
- condition setting
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ１個当りの試験時間を短かくし、短時間
に多量のＩＣを試験することができるＩＣ試験装置を得
る。 【構成】 ホスト制御装置に対し、複数の制御バスによ
って構成した並列制御バスを接続し、この並列制御バス
を構成する各制御バスに条件設定を必要とするユニット
を分散して接続し、この分散して接続したユニットに並
列処理により試験条件を伝送して設定し、条件設定に要
する時間を短縮する。
に多量のＩＣを試験することができるＩＣ試験装置を得
る。 【構成】 ホスト制御装置に対し、複数の制御バスによ
って構成した並列制御バスを接続し、この並列制御バス
を構成する各制御バスに条件設定を必要とするユニット
を分散して接続し、この分散して接続したユニットに並
列処理により試験条件を伝送して設定し、条件設定に要
する時間を短縮する。
Description
【０００１】
【産業上の利用分野】この発明は各種のＩＣ（半導体集
積回路素子）を試験するＩＣ試験装置に関する。
積回路素子）を試験するＩＣ試験装置に関する。
【０００２】
【従来の技術】ＩＣの試験には直流試験、機能試験、速
度試験等のように各種の種類の試験がある。直流試験は
ＩＣの端子の直流特性を測定し、主にチップと外部端子
間のボンデングの状態を試験する。機能試験はＩＣが予
定した動作を正常に行なうか否かを試験する。また速度
試験は被試験ＩＣの応答速度を測定して予定の規格に入
るか否かを試験する項目である。
度試験等のように各種の種類の試験がある。直流試験は
ＩＣの端子の直流特性を測定し、主にチップと外部端子
間のボンデングの状態を試験する。機能試験はＩＣが予
定した動作を正常に行なうか否かを試験する。また速度
試験は被試験ＩＣの応答速度を測定して予定の規格に入
るか否かを試験する項目である。
【０００３】これらの試験は各被試験ＩＣ毎に一連して
実行され、何れかの試験で不良が発生すると、そのＩＣ
は不良と判定される。図５に従来のＩＣ試験装置の電気
的構成の概略を示す。図中Ａ，Ｂ，Ｃ…はユニットを示
す。これらユニットは例えばユニットＡはタイミング発
生器、ユニットＢは試験パターン発生器、ユニットＣは
直流試験用の直流電圧発生器、ユニットＤは機能試験用
の論理比較器等である。
実行され、何れかの試験で不良が発生すると、そのＩＣ
は不良と判定される。図５に従来のＩＣ試験装置の電気
的構成の概略を示す。図中Ａ，Ｂ，Ｃ…はユニットを示
す。これらユニットは例えばユニットＡはタイミング発
生器、ユニットＢは試験パターン発生器、ユニットＣは
直流試験用の直流電圧発生器、ユニットＤは機能試験用
の論理比較器等である。
【０００４】これらの各ユニットＡ，Ｂ，Ｃ…は制御バ
スＢＵＳに接続され、制御ユニットＵＮを介してホスト
制御装置ＨＯＳＴに接続される。例えば直流試験を実行
する場合は直流試験に必要なユニットに対して設定条件
がホスト制御装置ＨＯＳＴから制御バスＢＵＳを通じて
与えられる。この情報の伝達は制御バスＢＵＳを通じて
行なわれるため、時分割方式により各ユニットに伝達さ
れる。
スＢＵＳに接続され、制御ユニットＵＮを介してホスト
制御装置ＨＯＳＴに接続される。例えば直流試験を実行
する場合は直流試験に必要なユニットに対して設定条件
がホスト制御装置ＨＯＳＴから制御バスＢＵＳを通じて
与えられる。この情報の伝達は制御バスＢＵＳを通じて
行なわれるため、時分割方式により各ユニットに伝達さ
れる。
【０００５】その様子を図６に示す。直流試験期間ＴDC
の初期において、条件設定，，，が実行され
る。条件設定は例えば直流試験に必要な直流電圧発生
器を構成するユニットＣに対する条件設定、はタイミ
ング発生器を構成するユニットＡに対する条件設定、
はパターン発生器を構成するユニットＢに対する条件設
定等である。これらの条件設定〜が実行されて初め
て直流試験が可能な状態となり、その後に直流試験ＤＣ
TESTが実行される。
の初期において、条件設定，，，が実行され
る。条件設定は例えば直流試験に必要な直流電圧発生
器を構成するユニットＣに対する条件設定、はタイミ
ング発生器を構成するユニットＡに対する条件設定、
はパターン発生器を構成するユニットＢに対する条件設
定等である。これらの条件設定〜が実行されて初め
て直流試験が可能な状態となり、その後に直流試験ＤＣ
TESTが実行される。
【０００６】機能試験期間ＴFUの内訳も前半部分にホス
ト制御装置ＨＯＳＴから送られて来る条件設定データを
取込む条件設定，，，が配置され、条件設定後
に機能試験ＦＵTESTが実行される。また速度試験期間Ｔ
ACも同様の内訳となる。
ト制御装置ＨＯＳＴから送られて来る条件設定データを
取込む条件設定，，，が配置され、条件設定後
に機能試験ＦＵTESTが実行される。また速度試験期間Ｔ
ACも同様の内訳となる。
【０００７】
【発明が解決しようとする課題】上述したように、従来
は各ユニットＡ，Ｂ，Ｃ…が共通の制御バスＢＵＳに接
続され、各試験の開始毎に条件設定が時分割で実行され
るから、各試験期間ＴDC，ＴFU，ＴACの時間が長くなる
欠点がある。つまり被試験ＩＣの各１個毎にこの条件設
定を実行するから、各条件設定時間がわずかな時間であ
っても、被試験ＩＣの個数毎に、条件設定時間を費すた
め、その累積時間は大きなものとなる。
は各ユニットＡ，Ｂ，Ｃ…が共通の制御バスＢＵＳに接
続され、各試験の開始毎に条件設定が時分割で実行され
るから、各試験期間ＴDC，ＴFU，ＴACの時間が長くなる
欠点がある。つまり被試験ＩＣの各１個毎にこの条件設
定を実行するから、各条件設定時間がわずかな時間であ
っても、被試験ＩＣの個数毎に、条件設定時間を費すた
め、その累積時間は大きなものとなる。
【０００８】この発明の目的は条件設定時間を短縮し、
これにより試験に要する時間を短かくして、ＩＣの試験
を効率よく実行できるＩＣ試験装置を提供しようとする
ものである。
これにより試験に要する時間を短かくして、ＩＣの試験
を効率よく実行できるＩＣ試験装置を提供しようとする
ものである。
【０００９】
【課題を解決するための手段】この発明ではＩＣ試験装
置を構成するユニットを複数の制御バスに分散して接続
し、この複数の制御バスを通じて各ユニットに対する条
件設定を並列処理により実行できるように構成する。従
ってこの発明によれば各試験毎に実行する条件設定を並
列処理により短時間に済ませることができる。この結
果、試験に要する時間を短縮することができ、短時間に
多量のＩＣを試験するＩＣ試験装置に適用してその効果
は大である。
置を構成するユニットを複数の制御バスに分散して接続
し、この複数の制御バスを通じて各ユニットに対する条
件設定を並列処理により実行できるように構成する。従
ってこの発明によれば各試験毎に実行する条件設定を並
列処理により短時間に済ませることができる。この結
果、試験に要する時間を短縮することができ、短時間に
多量のＩＣを試験するＩＣ試験装置に適用してその効果
は大である。
【００１０】
【実施例】図１にこの発明の一実施例を示す。この発明
ではホスト制御装置ＨＯＳＴに対して複数の制御ユニッ
トＵＮ1 ，ＵＮ2 ，ＵＮ3 ，ＵＮ4 を設け、これら各制
御ユニットＵＮ1 ，ＵＮ2 ，ＵＮ3 ，ＵＮ4 に制御バス
ＢＵＳ1 ，ＢＵＳ2 ，ＢＵＳ3 ，ＢＵＳ4 を接続し、各
制御バスＢＵＳ1 〜ＢＵＳ4 のそれぞれにユニットＡ，
Ｂ，Ｃ，Ｄ…を分散して接続する。
ではホスト制御装置ＨＯＳＴに対して複数の制御ユニッ
トＵＮ1 ，ＵＮ2 ，ＵＮ3 ，ＵＮ4 を設け、これら各制
御ユニットＵＮ1 ，ＵＮ2 ，ＵＮ3 ，ＵＮ4 に制御バス
ＢＵＳ1 ，ＢＵＳ2 ，ＢＵＳ3 ，ＢＵＳ4 を接続し、各
制御バスＢＵＳ1 〜ＢＵＳ4 のそれぞれにユニットＡ，
Ｂ，Ｃ，Ｄ…を分散して接続する。
【００１１】この分散の方法としては例えば条件設定の
項目，，，を同時に伝達できるように分散させ
る。このためには例えば制御バスＢＵＳ1 にタイミング
発生器を構成するユニットＡを接続し、制御バスＢＵＳ
2 にパターン発生器を構成するユニットＢを接続し、制
御バスＢＵＳ3 には直流試験用の直流電圧発生器を構成
するユニットＣを接続し、制御バスＢＵＳ4 には論理比
較器を構成するユニットＤを接続する。
項目，，，を同時に伝達できるように分散させ
る。このためには例えば制御バスＢＵＳ1 にタイミング
発生器を構成するユニットＡを接続し、制御バスＢＵＳ
2 にパターン発生器を構成するユニットＢを接続し、制
御バスＢＵＳ3 には直流試験用の直流電圧発生器を構成
するユニットＣを接続し、制御バスＢＵＳ4 には論理比
較器を構成するユニットＤを接続する。
【００１２】このように各ユニットＡ，Ｂ，Ｃ，Ｄを各
制御バスＢＵＳ1 〜ＢＵＳ4 に分散して接続したことに
より各制御バスＢＵＳ1 〜ＢＵＳ4 を通じて一度に複数
の条件設定を実行することができる。この結果、図２に
示すように、条件設定，，，を同時に実行でき
るから、直流試験、機能試験、速度試験の前に並列処理
に必要なわずかな時間の条件設定時間Ｔ1 ，Ｔ2 ，Ｔ3
を設ければよい。つまりこの条件設定時間Ｔ1 ，Ｔ2 ，
Ｔ3 は各試験に必要な条件設定の中の最も長い時間に選
定すればよい。
制御バスＢＵＳ1 〜ＢＵＳ4 に分散して接続したことに
より各制御バスＢＵＳ1 〜ＢＵＳ4 を通じて一度に複数
の条件設定を実行することができる。この結果、図２に
示すように、条件設定，，，を同時に実行でき
るから、直流試験、機能試験、速度試験の前に並列処理
に必要なわずかな時間の条件設定時間Ｔ1 ，Ｔ2 ，Ｔ3
を設ければよい。つまりこの条件設定時間Ｔ1 ，Ｔ2 ，
Ｔ3 は各試験に必要な条件設定の中の最も長い時間に選
定すればよい。
【００１３】このように複数の条件設定を並列処理によ
り同時に実行することにより、各試験期間に要する時間
ＴDC，ＴFU，ＴACを従来より短かくすることができ、全
体の試験時間を短かくすることができる。図３はこの発
明の他の実施例を示す。この実施例では試験の種類毎に
並列データバスＪA ，ＪB ，ＪC を設け、全ての試験の
条件設定を同時に実行させるように構成した場合を示
す。
り同時に実行することにより、各試験期間に要する時間
ＴDC，ＴFU，ＴACを従来より短かくすることができ、全
体の試験時間を短かくすることができる。図３はこの発
明の他の実施例を示す。この実施例では試験の種類毎に
並列データバスＪA ，ＪB ，ＪC を設け、全ての試験の
条件設定を同時に実行させるように構成した場合を示
す。
【００１４】図４に条件設定の様子を示す。図４に示す
ように試験開始前のわずかな時間Ｔ 1 に直流試験に必要
な条件設定〜と、機能試験に必要な条件設定〜
と、速度試験に必要な条件設定〜を時間Ｔ1 の間に
実行させることができる。このように構成した場合は、
各試験の前に条件設定を行なわなくて済む。よって直流
試験と機能試験の間及び機能試験と速度試験の間に条件
設定時間を用意する必要がない。よってこの点で図１に
示した実施例よりＴ2 ，Ｔ3 の時間分だけ全体の試験時
間を短縮することができる。
ように試験開始前のわずかな時間Ｔ 1 に直流試験に必要
な条件設定〜と、機能試験に必要な条件設定〜
と、速度試験に必要な条件設定〜を時間Ｔ1 の間に
実行させることができる。このように構成した場合は、
各試験の前に条件設定を行なわなくて済む。よって直流
試験と機能試験の間及び機能試験と速度試験の間に条件
設定時間を用意する必要がない。よってこの点で図１に
示した実施例よりＴ2 ，Ｔ3 の時間分だけ全体の試験時
間を短縮することができる。
【００１５】
【発明の効果】以上説明したように、この発明によれば
条件設定に要する時間を短縮することができるから、Ｉ
Ｃ１個当りの試験時間を短かくすることができる。よっ
て多量にＩＣを試験するＩＣ試験装置に適用することに
より大きな実益が得られる。
条件設定に要する時間を短縮することができるから、Ｉ
Ｃ１個当りの試験時間を短かくすることができる。よっ
て多量にＩＣを試験するＩＣ試験装置に適用することに
より大きな実益が得られる。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明の動作を説明するためのタイムチャー
ト。
ト。
【図３】この発明の変形実施例を示すブロック図。
【図４】この発明の変形実施例の動作を説明するための
タイムチャート。
タイムチャート。
【図５】従来の技術を説明するためのブロック図。
【図６】従来の技術の動作を説明するためのタイムチャ
ート。
ート。
Ａ，Ｂ，Ｃ，Ｄ ユニット ＢＵＳ1 〜ＢＵＳ4 並列制御バス ＵＮ1 〜ＵＮ4 制御ユニット ＨＯＳＴ ホスト制御装置
Claims (2)
- 【請求項１】 被試験ＩＣの各個に対し内容を異にする
複数の試験を連続的に実行するＩＣ試験装置において、 各試験開始毎に実行する条件設定操作を並列制御手段に
よって同時処理し、各試験の条件設定時間を短縮するよ
うに構成したことを特徴とするＩＣ試験装置。 - 【請求項２】 被試験ＩＣの各個に対し直流試験、機能
試験、速度試験を連続的に実行するＩＣ試験装置におい
て、 各被試験ＩＣの試験開始初期に各試験に必要な条件設定
を並列制御手段によって同時処理し、各試験の条件設定
を試験開始の初期に一括して実行するように構成したこ
とを特徴とするＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192251A JPH0634720A (ja) | 1992-07-20 | 1992-07-20 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192251A JPH0634720A (ja) | 1992-07-20 | 1992-07-20 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0634720A true JPH0634720A (ja) | 1994-02-10 |
Family
ID=16288186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192251A Pending JPH0634720A (ja) | 1992-07-20 | 1992-07-20 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634720A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098309A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定回路 |
-
1992
- 1992-07-20 JP JP4192251A patent/JPH0634720A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098309A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499848B1 (ko) | 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템 | |
| KR100506773B1 (ko) | 이벤트 기반 테스트 시스템을 위한 다중 테스트 종료의 신호 | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JPH0634720A (ja) | Ｉｃ試験装置 | |
| JP2006528359A (ja) | 電子回路のテストおよび配置構成スループットの最適化のためのシステムおよび方法 | |
| JP2010002315A (ja) | 半導体試験装置とそのｄｃ特性試験方法 | |
| JPH10339768A (ja) | 半導体試験装置のテストプログラム実行方法 | |
| JP2001330645A (ja) | バーンインテストシステム | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| KR20060054888A (ko) | 테스트 장치 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| JP2002221557A (ja) | バーンイン試験装置及び方法 | |
| JP2003302444A (ja) | 試験装置 | |
| JP2976686B2 (ja) | Ｉｃ試験方法及びｉｃテスタ | |
| JPH05102284A (ja) | Ｌｓｉテスト装置 | |
| JP3089193B2 (ja) | Ｉｃ試験装置 | |
| US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
| JPH04282478A (ja) | 論理集積回路用試験装置 | |
| JP2002071744A (ja) | バーンイン試験装置、試験方法及び記憶媒体 | |
| JPH04298900A (ja) | 半導体メモリ装置 | |
| JPH04104070A (ja) | Ｉｃ試験装置 | |
| JP3064990B2 (ja) | テストバーイン装置およびテストバーイン方法 | |
| JPH04313079A (ja) | 半導体試験装置 | |
| JPH04270978A (ja) | Ｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010417 |