JP2001330645A - バーンインテストシステム - Google Patents

バーンインテストシステム

Info

Publication number
JP2001330645A
JP2001330645A JP2000146502A JP2000146502A JP2001330645A JP 2001330645 A JP2001330645 A JP 2001330645A JP 2000146502 A JP2000146502 A JP 2000146502A JP 2000146502 A JP2000146502 A JP 2000146502A JP 2001330645 A JP2001330645 A JP 2001330645A
Authority
JP
Japan
Prior art keywords
test
burn
signal
circuit
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000146502A
Other languages
English (en)
Inventor
Akimitsu Otaka
章光 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2000146502A priority Critical patent/JP2001330645A/ja
Publication of JP2001330645A publication Critical patent/JP2001330645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、高速なテスト信号の転送が
可能となるバーンインテストシステムを提供することで
ある。 【解決手段】 複数の被試験デバイスをバーンインボー
ド1−10・1−30に搭載し、テストパターン信号を
生成してバーンインテスト処理を実行するバーンインテ
ストシステム20において、テスト制御信号に応じてテ
ストパターン信号を生成するパターン信号生成手段と、
パターン信号生成手段から出力されたテストパターン信
号を被測定デバイスに応じた信号に変換して、バーンイ
ンボード1−10・1−30に印加する信号印加手段
を、同一のテストドライブ基板上に搭載し、パターン信
号をケーブルを介さずにプリント基板内の信号転送とし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
バーンインテストシステムに係り、詳細には、テストパ
ターン発生回路を有するバーンインテストシステムに関
する。
【0002】
【従来の技術】従来、様々な電子機器に使用される半導
体集積回路(IC(Integrated Circuit)やLSI(La
rge Scale Integrated circuit)等)は、抵抗や、コン
デンサ、トランジスタ等の各素子の働きを、印刷、蒸着
等の方法により形成した回路によって実現するが、大量
生産されるそれぞれの製品間には多少の特性のバラツキ
が生じる。このような半導体集積回路の特性が規格を満
たしているか否かを試験して、半導体集積回路の良否を
判定することにより半導体集積回路の信頼性を確保する
必要がある。ICテストシステムはこのようなIC試験
を行なう。
【0003】例えば、IC試験の一形態として半導体集
積回路を恒温槽の炉の中に入れ、その炉内の半導体集積
回路に外部から電源電圧やテストパターン信号を印加し
て試験するバーンインテストがある。
【0004】バーンインテストに際しては、恒温槽内の
炉の温度は高温または低温に設定し、長時間試験パター
ン信号を印加してストレスを加え、初期不良を検出して
いる。また、バーンインテストでは半導体集積回路の1
個当たりの試験時間が長いため、炉の中には数千個から
一万個の半導体集積回路を入れて試験時間を短縮させ、
経費を削減している。
【0005】半導体集積回路を実装するバーンインボー
ドには、1枚当たり数百個の半導体集積回路を実装する
事ができ、恒温槽の炉内には数枚から数十枚のバーンイ
ンボードが装備されている
【0006】このバーンインボードは、電源電圧や試験
パターン信号を印加するための複数のドライバ部と個々
に接続されており、さらにそれぞれのドライバ部は、ひ
とつのテストパターン発生回路部に接続されている。
【0007】従来技術を図2により、詳細に説明する。
図2は従来回路システムの要部構成を示すブロック図で
ある。まず、構成を説明する。
【0008】この図2において従来回路は、コントロー
ルコンピュータ1、コントロールバスバッファ2、タイ
ミング発生回路3、テストパターン発生回路部4、ドラ
イバ部5−1・5−2、およびバーンインボード2−1
0・2−15から構成されている。テストパターン発生
回路部4は、コントロール回路2−1、アドレス発生回
路2−2、データ発生回路2−3、データ入力回路2−
4、マスクデータ発生回路2−5から構成されている。
ドライバ部5−1・5−2は、アドレスドライバ2−6
・2−11、データドライバ2−7・2−12、コンパ
レータ回路2−8・2−13、クロックドライバ2−9
・2−14から構成される。
【0009】バーンインボード2−10・2−15に印
加されるテストパターンは、コントロールコンピュータ
1からコントロールバッファ2を通して、コントロール
回路2−1に送られる。
【0010】さらにテストパターンはコントロール回路
2−1から、アドレス発生回路2−2、データ発生回路
2−3、マスクデータ発生回路2−5に送られ、ドライ
バ部5−1においては、アドレスドライバ2−6、デー
タドライバ2−7により増幅され、バーンインボード2
−10に印加される。
【0011】同様に、ドライバ部5−2においてもテス
トパターンは、アドレスドライバ2−11、データドラ
イバ2−12により増幅され、バーンインボード2−1
5に印加される。
【0012】バーンインボード2−10・2−15から
読み出したデータは、コンパレータ回路2−8・2−1
3から、データ入力回路2−4を通し、コントロール回
路2−1に入力される。
【0013】タイミングクロック信号は、コントロール
バスバッファ2から、タイミング発生回路3を通してク
ロックドライバ2−9・2−14により増幅され、バー
ンインボード2−10・2−15に印加される。
【0014】この方法によると、テストパターン発生回
路部4とドライバ部5−1・5−2とは、物理的に離れ
ているので、ケーブルにより接続され、また、接続信号
も多いためコネクタを多く使用していた。
【0015】
【発明が解決しようとする課題】しかしながら、上記従
来のテストパターン発生回路部4とドライバ部5−1・
5−2にあっては、構成上距離が離れているため、ケー
ブルで信号転送すると、反射やクロストークにより、信
号の波形が乱れたり、より高い周波数の信号においては
転送できなくなってしまい、バーンインテストを正確に
行えないという問題があった。また、接続するケーブル
数が多いために配線に手間がかかるという問題があっ
た。
【0016】本発明の課題は、それぞれのドライバ部に
テストパターン発生回路を備え、テスト信号をプリント
基板内に信号転送することで、高速なテスト信号の転送
が可能となるバーンインテストシステムを提供すること
である。
【0017】
【課題を解決するための手段】請求項1記載の発明は、
被試験デバイスに応じたバーンインテストを制御するテ
スト制御信号を出力する制御手段(例えば、図1に示す
コントロールコンピュータ1)と、この制御手段から出
力されたテスト制御信号に応じてテストパターン信号を
生成するパターン信号生成手段(例えば、図1に示すア
ドレス発生回路1−2・1−22、データ発生回路1−
3・1−23)と、パターン信号生成手段から出力され
たテストパターン信号を前記被測定デバイスに応じた信
号に変換して、複数の被試験デバイスを搭載したバーン
インボード(例えば、図1に示すバーンインボード1−
10・1−30)に印加する信号印加手段(例えば、図
1に示すアドレスドライバ1−6・1−26、データド
ライバ1−7・1−27)と、を備えたバーンインテス
トシステムにおいて、前記パターン信号生成手段と前記
信号印加手段とを同一基板上に搭載したテストドライブ
基板(例えば、図1に示すドライバ部21・22)とし
て備えたことを特徴としている。
【0018】請求項1記載の発明によれば、被試験デバ
イスに応じたバーンインテストを制御するテスト制御信
号を出力する制御手段と、制御手段から出力されたテス
ト制御信号に応じてテストパターン信号を生成するパタ
ーン信号生成手段と、パターン信号生成手段から出力さ
れたテストパターン信号を前記被測定デバイスに応じた
信号に変換して、複数の被試験デバイスを搭載したバー
ンインボードに印加する信号印加手段と、を備えるバー
ンインテストシステムにおいて、前記パターン信号生成
手段と前記信号印加手段を同一基板上に搭載したテスト
ドライブ基板として備えるため、テストパターン発生回
路が発生する高速信号を直接ドライブ回路に印加でき、
より高い周波数の信号も、バーンインボードに印加でき
る。
【0019】この場合、請求項2に記載する発明のよう
に、請求項1記載のバーンインテストシステムにおい
て、前記テストドライブ基板は、前記バーンインボード
から出力される被測定デバイスのテスト応答信号を所定
の信号形態に変換して前記制御手段に出力するテスト応
答手段(例えば、図1に示すデータ入力回路1−4・1
−24)を更に備える。
【0020】請求項2記載の発明によれば、前記テスト
ドライブ基板は、前記バーンインボードから出力される
被測定デバイスのテスト応答信号を所定の信号形態に変
換して前記制御手段に出力するテスト応答手段を更に備
えるので、ケーブルを介した場合の反射やクロストーク
によるテスト信号の波形の乱れ等が無くなり、試験結果
データの信頼性が向上する
【0021】また、請求項3に記載する発明のように、
請求項1または2記載のバーンインテストシステムにお
いて、前記テストドライブ基板は、前記バーンインボー
ドから出力される被測定デバイスのテスト応答信号のう
ち無効とする応答信号をマスクする信号マスク手段(例
えば、図1に示すマスクデータ発生回路1−5・1−2
5)を更に備えることが有効である。
【0022】請求項3記載の発明によれば、前記テスト
ドライブ基板は、前記バーンインボードから出力される
被測定デバイスのテスト応答信号のうち無効とする応答
信号をマスクする信号マスク手段を更に備えるので、被
試験デバイスに応じて任意にマスク信号を設定でき、試
験結果データの信頼性が向上する。
【0023】また、請求項4記載の発明は、請求項1か
ら3いずれかに記載のバーンインテストシステムにおい
て、前記テストドライブ基板は、前記バーンインボード
の枚数に対応して備え、当該各テストドライブ基板と前
記制御手段とを共通の配線(例えば、図1に示すケーブ
ルL2)で接続すること特徴としている。
【0024】請求項4記載の発明によれば、前記テスト
ドライブ基板は、前記バーンインボードの枚数に対応し
て備え、当該各テストドライブ基板と前記制御手段とを
共通の配線で接続するので、ケーブル接続数が減り、コ
ネクタを多く使用せずに配線の手間を省くことができ
る。
【0025】
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明を適用した一
実施の形態のバーンインテストシステムを示す図であ
る。まず、構成を説明する。図1は、本実施の形態にお
けるバーンインテストシステム20のの要部構成を示す
ブロック図である。
【0026】この図1においてバーンインテストシステ
ム20は、コントロールコンピュータ1、コントロール
バスバッファ2、タイミング回路3、ドライバ部21・
22、バーンインボード1−10・1−30から構成さ
れている。さらにドライバ部21・22は、コントロー
ル回路1−1・1−21、アドレス発生回路1−2・1
−22、データ発生回路2−3・1−23、データ入力
回路1−4・1−24、マスクデータ発生回路1−5・
1−25、アドレスドライバ1−6・1−26、データ
ドライバ1−7・1−27、コンパレータ回路1−8・
1−28、クロックドライバ1−9・1−29から構成
される。
【0027】コントロールコンピュータ1は、コントロ
ールバスバッファ2、タイミング発生回路3、ドライバ
部21・22、およびテストバーンインボード1−10
・1−30との間で、バーンインテストに関わる各部分
の要求に応じたデータ転送などを制御する。
【0028】コントロールコンピュータ1は、図示しな
いプログラム記憶部に格納されているバーンインテスト
処理プログラムおよび図示しない試験条件記憶部内に格
納されているバーンインテスト条件に基づいて、後述す
るバーンインテスト処理を実行する。
【0029】コントロールコンピュータ1は、試験条件
として試験温度、電源電圧、試験パターン信号、試験時
間等を設定し、上記電源電圧および試験パターン信号等
をコントロールバスバッファ2を介してドライバ部21
・22に出力し、バーンインテスト処理を実行する。
【0030】また、コントロールコンピュータ1は、各
回路を通して転送されたバーンインテストの試験結果デ
ータを受信したのち、試験結果データを図示しない記憶
装置に記憶保存し、試験結果情報に基づいて解析処理を
実行する。
【0031】コントロールバスバッファ2は、コントロ
ールコンピュータ1から受信した試験条件データを増幅
して、ドライバ部21・22のコントロール回路1−1
・1−21およびタイミング発生回路3に、所定のケー
ブルL2を介して出力する。
【0032】また、コントロールバッファ2は、各回路
を通して転送されたバーンインテストの試験結果データ
を受信したのち、試験結果データを増幅して、コントロ
ールコンピュータ1に出力する。
【0033】タイミング発生回路3は、コントロールバ
スバッファ2によって増幅されたタイミングクロック信
号を受信しクロック信号を発生して、各ドライバ部21
・22にあるクロックドライバ1−9・1−29へ、所
定のケーブルL1を介して出力する。
【0034】ドライバ部21において、コントロール回
路1−1は所定の接続ケーブルL2を介してコントロー
ルバスバッファ2と接続し、コントロールバスバッファ
2との間で電源電圧、試験パターン信号、温度検出信号
等を授受する。
【0035】コントロール回路1−1は、コントロール
バスバッファ2から受信した試験条件情報に基づいて、
アドレス発生回路1−2、データ発生回路1−3、およ
びマスク発生データ回路1−5にそれぞれ対応するデー
タを出力する。
【0036】さらに、コントロール回路1−1は、バー
ンインテストの試験結果をデータ入力回路1−4から受
信し、所定の接続ケーブルL2を介して、コントロール
バスバッファ2へ出力する。
【0037】アドレス発生回路1−2は、コントロール
回路1−1から入力されたアドレス指定データに基づい
てアドレス信号を発生して、アドレスドライバ1−6へ
出力する。
【0038】データ発生回路1−3は、コントロール回
路1−1から入力された試験パターンデータに基づいて
試験パターン信号を発生して、データドライバ1−8へ
出力する。
【0039】マスクデータ発生回路1−5は、コントロ
ール回路1−1から入力されたマスク指定データに基づ
いてマスク信号を発生して、コンパレータ回路1−8に
出力する。
【0040】アドレスドライバ1−6は、アドレス発生
回路1−2から入力されたアドレス信号を増幅し、バー
ンインボード1−10へ出力する。
【0041】データドライバ1−7は、データ発生回路
1−3から入力された試験パターン信号を増幅し、バー
ンインボード1−10へ出力する。
【0042】コンパレータ回路1−8はマスクデータ発
生回路1−5から入力された、マスク信号を記憶し、バ
ーンインボード1−10から受信した試験パターン信号
を、マスク信号によりマスク処理したのちに、試験結果
データとしてデータ入力回路1−5に出力する。
【0043】クロックドライバ1−9は、タイミング発
生回路3から受信したクロック信号を増幅してバーンイ
ンボード1−10へ出力する。
【0044】バーンインボード1−10は、半導体集積
回路(IC(Integrated Circuit)やLSI(Large Sc
ale Integrated Circuit)等)の被試験ICを複数個
(数百個から一千個程度)搭載し、バーンインボード1
−10を加熱するため、図示しない恒温槽の炉の中に収
納され、加熱される。
【0045】アドレスドライバ1−7、データドライバ
1−8から受信した試験パターン信号を被試験ICに供
給するための試験信号入力端子がバーンインボード1−
10に設けられている。
【0046】さらに、バーンインボード1−10は被試
験ICから得られた試験パターン信号をコンパレータ回
路1−8へと出力する。
【0047】なお、ドライバ部22においてもドライバ
部21で行われる同様のデータ制御が行われる。
【0048】次に、本実施の形態の動作を説明する。ま
ず、本実施の形態のバーンインテストシステムにおいて
実行されるバーンインテスト処理の概要について説明す
る。
【0049】コントロールコンピュータ1は、図示しな
い入力部から試験開始命令の実行の入力を確認すると、
図示しないプログラム記憶部に格納されたバーンインテ
ストプログラムに設定された試験項目に従い、バーンイ
ンテストを開始する。
【0050】図示しない恒温槽内部を加熱制御し、恒温
槽内部が試験温度になったら、所定の電源電圧と試験パ
ターン信号を半導体集積回路に印加して、ひとつのバー
ンイン試験項目を終了する。
【0051】そして、このようにバーンインテスト項目
が終了する毎に、バーンインボード1−10・1−30
上の半導体集積回路の良品、不良品マップやログ・デー
タ等の各種試験結果情報を作成し、コントロールコンピ
ュータ1に試験結果を保存してバーンインテスト処理を
終了する。
【0052】次に図1を用いて、バーンインテスト処理
におけるデータの流れを説明する。バーンインボード1
−10・1−30に印加されるテストパターンは、コン
トロールコンピュータ1からコントロールバスバッファ
2を通して増幅され、所定のケーブルL2を介して、ド
ライバ部21・22のコントロール回路1−1・1−2
1に送られる。
【0053】ドライバ部21において、増幅されたテス
トパターンは、コントロール回路1−1を通じて、アド
レス発生回路1−2、データ発生回路1−3、マスクデ
ータ発生回路1−5に入力され、それぞれから対応する
信号を発生する。さらに、アドレス信号およびデータ信
号は、アドレスドライバ1−6、データドライバ1−7
によって増幅され、バーンインボード1−10に供給さ
れる。マスク信号およびデータドライバ1−7により増
幅されたデータ信号は、コンパレータ回路に出力され
る。
【0054】同様に、ドライバ部22においても、コン
トロール回路1−21から、各回路を通して、バーンイ
ンボード1−30にテストパターンが供給される。
【0055】また、バーンインボード1−10・1−3
0から読み出したデータはコンパレータ回路1−8・1
−28から、マスクデータとともにデータ入力回路1−
4・1−24に転送され、試験結果データとしてコント
ロール回路1−1・1−21に転送され、コントロール
バスバッファ2に入力される。
【0056】タイミング用のクロック信号は、コントロ
ールバスバッファ2から、タイミング発生回路3に出力
され、さらに所定のケーブルL1を介して、クロックド
ライバ1−9、1−29に受信される。そして、クロッ
クドライバ1−9・1−29により増幅されたクロック
信号は、バーンインボード1−10・1−30に印加さ
れる。
【0057】以上のように、本実施の形態におけるバー
ンインテストシステム20においては、以下に述べる効
果を得ることができる。
【0058】各ドライバ部21・22にそれぞれテスト
パターン発生回路機能を備えているので、テストパター
ン発生回路が発生する信号を、ドライバ部基板内で直接
ドライバ回路部に印加でき、より高周波数の信号もバー
ンインボード1−10・1−30に印加できる。したが
って、より短時間に被試験ICの試験を実施できる。
【0059】また、ケーブルを介して信号を転送する必
要が無くなるので、反射やクロストークによるテスト信
号の波形の乱れ等が無くなり、試験結果データの信頼性
が向上し、マスクデータ発生回路においては、被試験デ
バイスに応じて任意にマスク信号が設定できるので、更
に試験結果データの信頼性が向上する
【0060】さらに、ケーブル接続数が削減できるた
め、コネクタを多く使用せずに配線の手間を省くことが
でき、また、配線ケーブルの場所を減らすこともでき、
より多くの空間が確保でき、バーンインボードの数を増
加できる。したがって、一度に大量の被試験ICの試験
を実施でき、テストコストを削減できる。
【0061】上記実施の形態に示したバーンインテスト
システムのシステム構成は一例であり、ドライバ部やバ
ーンインボードの設置台数等は任意に変更可能である。
【0062】
【発明の効果】請求項1記載の発明のバーンインテスト
システムによれば、テストパターン発生回路が発生する
高速信号を直接ドライブ回路に印加できるため、より高
い周波数の信号も、バーンインボードに印加することが
できる。
【0063】請求項2記載の発明のバーンインテストシ
ステムによれば、ケーブルを介した場合の反射やクロス
トークによるテスト信号の波形の乱れ等が無くなり、試
験結果データの信頼性が向上する
【0064】請求項3記載の発明のバーンインテストシ
ステムによれば、被試験デバイスに応じて任意にマスク
信号を設定でき、試験結果データの信頼性が向上する。
【0065】請求項4記載の発明のバーンインテストシ
ステムによれば、ケーブル接続数が減り、コネクタを多
く使用せずに配線の手間を省くことができる。
【図面の簡単な説明】
【図1】本発明を適用した実施の形態におけるバーンイ
ンテストシステム制御系の構成を示すブロック図であ
る。
【図2】従来の技術におけるバーンインテストシステム
制御系の構成を示すブロック図である。
【符号の説明】 1 コントロールコンピュータ 2 コントロールバスバッファ 3 タイミング発生回路 4 テストパターン発生回路 1−1、1−21、2−1 コントロール回路 1−2、1−22、2−2 アドレス発生回路 1−3、1−23、2−3 データ発生回路 1−4、1−24、2−4 データ入力回路 1−5、1−25、2−5 マスクデータ発生回路 1−6、1−26、2−6、2−11 アドレスドラ
イバ 1−7、1−27、2−7、2−12 データドライ
バ 1−8、1−28、2−8、2−13 コンパレータ
回路 1−9、1−29、2−9、2−14 クロックドラ
イバ 1−10、1−30、2−10、2−15 バーンイ
ンボード 21、22、5−1、5−2 ドライバ部 L1、L2 ケーブル

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】被試験デバイスに応じたバーンインテスト
    を制御するテスト制御信号を出力する制御手段と、 この制御手段から出力されたテスト制御信号に応じてテ
    ストパターン信号を生成するパターン信号生成手段と、 このパターン信号生成手段から出力されたテストパター
    ン信号を前記被測定デバイスに応じた信号に変換して、
    複数の被試験デバイスを搭載したバーンインボードに印
    加する信号印加手段と、を備えるバーンインテストシス
    テムにおいて、 前記パターン信号生成手段と前記信号印加手段とを同一
    基板上に搭載したテストドライブ基板として備えること
    を特徴とするバーンインテストシステム。
  2. 【請求項2】前記テストドライブ基板は、前記バーンイ
    ンボードから出力される被測定デバイスのテスト応答信
    号を所定の信号形態に変換して前記制御手段に出力する
    テスト応答手段を更に備えることを特徴とする請求項1
    記載のバーンインテストシステム。
  3. 【請求項3】前記テストドライブ基板は、前記バーンイ
    ンボードから出力される被測定デバイスのテスト応答信
    号のうち無効とする応答信号をマスクする信号マスク手
    段を更に備えることを特徴とする請求項1または2記載
    のバーンインテストシステム。
  4. 【請求項4】前記テストドライブ基板は、前記バーンイ
    ンボードの枚数に対応して備え、 当該各テストドライブ基板と前記制御手段とを共通の配
    線で接続することを特徴とする請求項1から3のいずれ
    かに記載のバーンインテストシステム。
JP2000146502A 2000-05-18 2000-05-18 バーンインテストシステム Pending JP2001330645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000146502A JP2001330645A (ja) 2000-05-18 2000-05-18 バーンインテストシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000146502A JP2001330645A (ja) 2000-05-18 2000-05-18 バーンインテストシステム

Publications (1)

Publication Number Publication Date
JP2001330645A true JP2001330645A (ja) 2001-11-30

Family

ID=18652849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146502A Pending JP2001330645A (ja) 2000-05-18 2000-05-18 バーンインテストシステム

Country Status (1)

Country Link
JP (1) JP2001330645A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800047B1 (ko) 2007-09-14 2008-02-01 주식회사 두성기술 고속신호 인가가 가능한 반도체 칩 번인테스트 장치
KR100929867B1 (ko) 2007-05-22 2009-12-04 프롬써어티 주식회사 모니터 번인 시스템
JP2012093124A (ja) * 2010-10-25 2012-05-17 Nippon Eng Kk バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法
KR101161811B1 (ko) 2010-08-17 2012-07-03 서울과학기술대학교 산학협력단 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법
CN108802591A (zh) * 2018-07-27 2018-11-13 佰电科技(苏州)有限公司 一种半导体元件加速老化测试系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929867B1 (ko) 2007-05-22 2009-12-04 프롬써어티 주식회사 모니터 번인 시스템
KR100800047B1 (ko) 2007-09-14 2008-02-01 주식회사 두성기술 고속신호 인가가 가능한 반도체 칩 번인테스트 장치
KR101161811B1 (ko) 2010-08-17 2012-07-03 서울과학기술대학교 산학협력단 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법
JP2012093124A (ja) * 2010-10-25 2012-05-17 Nippon Eng Kk バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法
CN108802591A (zh) * 2018-07-27 2018-11-13 佰电科技(苏州)有限公司 一种半导体元件加速老化测试系统

Similar Documents

Publication Publication Date Title
KR100499848B1 (ko) 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
US6966019B2 (en) Instrument initiated communication for automatic test equipment
JP2002071763A (ja) イベント型テストシステム
JP2005513444A (ja) マイクロプロセッサに基づく集積回路検査のための測定
KR100487535B1 (ko) 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
JP2001330645A (ja) バーンインテストシステム
JP3934434B2 (ja) 回路の試験装置
JP2000046916A (ja) パタンデータ転送回路
JPH11211793A (ja) Ic試験装置
US7010733B2 (en) Parametric testing for high pin count ASIC
JP3180108B2 (ja) Ic評価装置
JP3089192B2 (ja) Ic試験装置
JP2011089857A (ja) 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
JP3089193B2 (ja) Ic試験装置
KR100293631B1 (ko) 웨이퍼레벨의번인테스트시스템
JPH0534416A (ja) 半導体論理集積回路
JP2002071744A (ja) バーンイン試験装置、試験方法及び記憶媒体
JP2000310666A (ja) テストバーンイン装置及びテストバーンイン装置における制御方法
JPH04298900A (ja) 半導体メモリ装置
WO2004003583A1 (en) Instrument initiated communication for automatic test equipment
JPH0367190A (ja) 半導体集積回路
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
JPH0634720A (ja) Ic試験装置
JP2002221557A (ja) バーンイン試験装置及び方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001