JPH0534416A - 半導体論理集積回路 - Google Patents
半導体論理集積回路Info
- Publication number
- JPH0534416A JPH0534416A JP3212862A JP21286291A JPH0534416A JP H0534416 A JPH0534416 A JP H0534416A JP 3212862 A JP3212862 A JP 3212862A JP 21286291 A JP21286291 A JP 21286291A JP H0534416 A JPH0534416 A JP H0534416A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- signals
- signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体論理回路単体又はそれらが複数個実装
された電子回路パッケージ状態での故障診断を容易に行
う。 【構成】 機能回路部４から出力される出力信号をデー
タ格納部５に一時保持し、その出力信号を適宜データ出
力端子７に出力する。
された電子回路パッケージ状態での故障診断を容易に行
う。 【構成】 機能回路部４から出力される出力信号をデー
タ格納部５に一時保持し、その出力信号を適宜データ出
力端子７に出力する。
Description
【０００１】
【産業上の利用分野】本発明は半導体論理集積回路（以
下ＬＳＩと称する）に関し、特に、その内部に構成され
ている回路について故障診断を容易にする構成を備える
ＬＳＩに関する。
下ＬＳＩと称する）に関し、特に、その内部に構成され
ている回路について故障診断を容易にする構成を備える
ＬＳＩに関する。
【０００２】
【従来の技術】従来のＬＳＩは、印刷配線された基板上
に複数個実装されて使用されるのが、その内の１つのＬ
ＳＩが故障しても、その影響は大きく、ほとんどの場合
は情報処理装置のシステムダウンにつながるため、個々
のＬＳＩに必要以上の高い信頼性が要求される。
に複数個実装されて使用されるのが、その内の１つのＬ
ＳＩが故障しても、その影響は大きく、ほとんどの場合
は情報処理装置のシステムダウンにつながるため、個々
のＬＳＩに必要以上の高い信頼性が要求される。
【０００３】また、その故障診断も高額な設備と高度に
熟練した検査員を使用しても多大な工数が必要となる。
熟練した検査員を使用しても多大な工数が必要となる。
【０００４】
【発明が解決しようとする課題】従来のＬＳＩが多数印
刷配線された基板上に実装されて、いわゆる電子回路パ
ッケージが構成された場合、１つのＬＳＩが故障しても
装置全体がシステムダウンし、その故障診断に多大の工
数を要するために装置全体の復旧までの時間が長く、ま
た、その回数も多い。
刷配線された基板上に実装されて、いわゆる電子回路パ
ッケージが構成された場合、１つのＬＳＩが故障しても
装置全体がシステムダウンし、その故障診断に多大の工
数を要するために装置全体の復旧までの時間が長く、ま
た、その回数も多い。
【０００５】更に中間工程であるパッケージ検査におい
ても該当パッケージを完全に検査するためには、検査工
数的にも検査技術的にも不可能な状況に近くなって来て
いる。
ても該当パッケージを完全に検査するためには、検査工
数的にも検査技術的にも不可能な状況に近くなって来て
いる。
【０００６】本発明の目的は上記の欠点を除いたＬＳＩ
を提供することにある。
を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体論理集積回路においては、少な
くとも１本の入力端子及び出力端子と、前記入力端子に
所定の信号が入力したときに所定の動作を行って前記出
力端子に所定の信号を出力する機能回路部と、制御信号
入力端子よりの信号によってある任意の時間間隔におけ
る前記機能回路部から出力される出力パターンを内部の
メモリーに格納し、前記制御信号入力端子よりの信号に
よって内部に格納された出力パターンをデータ出力端子
に出力するデータ格納部とを有し、これらを１つの半導
体チップに内蔵したものである。
め、本発明に係る半導体論理集積回路においては、少な
くとも１本の入力端子及び出力端子と、前記入力端子に
所定の信号が入力したときに所定の動作を行って前記出
力端子に所定の信号を出力する機能回路部と、制御信号
入力端子よりの信号によってある任意の時間間隔におけ
る前記機能回路部から出力される出力パターンを内部の
メモリーに格納し、前記制御信号入力端子よりの信号に
よって内部に格納された出力パターンをデータ出力端子
に出力するデータ格納部とを有し、これらを１つの半導
体チップに内蔵したものである。
【０００８】
【作用】本発明では、ＬＳＩが出力する出力信号を保持
し、これを読み出し可能とすることにより、実装された
電子回路パッケージ状態での故障診断を容易に行うよう
にしたものである。
し、これを読み出し可能とすることにより、実装された
電子回路パッケージ状態での故障診断を容易に行うよう
にしたものである。
【０００９】
【実施例】以下、本発明の一実施例を図により説明す
る。
る。
【００１０】図１は、本発明の一実施例を示すブロック
図である。
図である。
【００１１】図１において、本実施例では、少なくとも
１本の入力端子２及び出力端子６と、入力端子２に所定
の信号が入力したときに所定の動作を行って出力端子６
に所定の信号を出力する機能回路部４と、制御信号入力
端子３よりの信号によってある任意の時間間隔における
機能回路部４から出力される出力パターンを内部のメモ
リーに格納し、制御信号入力端子３よりの信号によって
内部に格納された出力パターンをデータ出力端子７に出
力するデータ格納部５とを有し、これらを１つの半導体
チップ１に内蔵したものである。
１本の入力端子２及び出力端子６と、入力端子２に所定
の信号が入力したときに所定の動作を行って出力端子６
に所定の信号を出力する機能回路部４と、制御信号入力
端子３よりの信号によってある任意の時間間隔における
機能回路部４から出力される出力パターンを内部のメモ
リーに格納し、制御信号入力端子３よりの信号によって
内部に格納された出力パターンをデータ出力端子７に出
力するデータ格納部５とを有し、これらを１つの半導体
チップ１に内蔵したものである。
【００１２】図１において、通常入力端子２とデータバ
スＡを通して機能回路部４に外部より信号が印加され、
その出力はデータバスＢと出力端子６を通して外部に出
力される。
スＡを通して機能回路部４に外部より信号が印加され、
その出力はデータバスＢと出力端子６を通して外部に出
力される。
【００１３】また制御信号入力端子３に印加されたある
信号Ｄの時間間隔だけデータバスＢ上に表われた機能回
路部４の出力信号がデータ格納部５に格納され、制御信
号入力端子３に印加される他の信号によってデータバス
Ｃを通して、その格納されたデータをデータ出力端子７
に出力する。
信号Ｄの時間間隔だけデータバスＢ上に表われた機能回
路部４の出力信号がデータ格納部５に格納され、制御信
号入力端子３に印加される他の信号によってデータバス
Ｃを通して、その格納されたデータをデータ出力端子７
に出力する。
【００１４】図２は本発明のＬＳＩが複数個実装されて
いる電子回路パッケージ（ＰＫＧ）１００を示したもの
である。ここに簡素化のために説明に関係のない信号ラ
インは全て省略してある。図２において、５０〜５３，
６０〜６３は図１に示すＬＳＩに相当し、８０は図１の
入力端子２に相当し、９０は図１の出力端子６に相当す
るものである。また、７０は複数のＬＳＩ５０〜５３，
６０〜６３からの出力を制御するセレクタである。
いる電子回路パッケージ（ＰＫＧ）１００を示したもの
である。ここに簡素化のために説明に関係のない信号ラ
インは全て省略してある。図２において、５０〜５３，
６０〜６３は図１に示すＬＳＩに相当し、８０は図１の
入力端子２に相当し、９０は図１の出力端子６に相当す
るものである。また、７０は複数のＬＳＩ５０〜５３，
６０〜６３からの出力を制御するセレクタである。
【００１５】特定の動作における各ＬＳＩから出力され
るパターンを検証しようとするときは、良品ＰＫＧを用
いて該当する特定の動作における期間、該当ＬＳＩ（例
えば図２のＬＳＩ６０）を選択して、その間の出力デー
タをメモリーに記憶させる。
るパターンを検証しようとするときは、良品ＰＫＧを用
いて該当する特定の動作における期間、該当ＬＳＩ（例
えば図２のＬＳＩ６０）を選択して、その間の出力デー
タをメモリーに記憶させる。
【００１６】その後に、セレクタ７０を通して該当ＬＳ
Ｉのメモリーの内容を出力端子９０を通して読み出す。
Ｉのメモリーの内容を出力端子９０を通して読み出す。
【００１７】以下同様に必要とするＬＳＩに対して順次
繰り返して行い、正確な診断辞書を作成することによっ
て、被試験ＰＫＧの診断作業に役立てることが可能であ
る。
繰り返して行い、正確な診断辞書を作成することによっ
て、被試験ＰＫＧの診断作業に役立てることが可能であ
る。
【００１８】
【発明の効果】以上説明したように本発明はＬＳＩの内
部に、そのＬＳＩが出力する出力信号を保持するための
データ格納部を設け、各データ格納部の保持データを読
み出せるようにしたため、基板上に実装した状態での故
障診断を容易に行うことができ、検査効率の向上と、診
断作業の推進に寄与できるという効果がある。
部に、そのＬＳＩが出力する出力信号を保持するための
データ格納部を設け、各データ格納部の保持データを読
み出せるようにしたため、基板上に実装した状態での故
障診断を容易に行うことができ、検査効率の向上と、診
断作業の推進に寄与できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明に係る半導体論理集積回路を複数実装し
た電子回路パッケージを示すブロック図である。
た電子回路パッケージを示すブロック図である。
１ 半導体チップ ２ 入力端子 ３ 制御信号入力端子 ４ 機能回路部 ５ データ格納部 ６ 出力端子 ７ データ出力端子
Claims (1)
- 【特許請求の範囲】 【請求項１】 少なくとも１本の入力端子及び出力端子
と、 前記入力端子に所定の信号が入力したときに所定の動作
を行って前記出力端子に所定の信号を出力する機能回路
部と、 制御信号入力端子よりの信号によってある任意の時間間
隔における前記機能回路部から出力される出力パターン
を内部のメモリーに格納し、前記制御信号入力端子より
の信号によって内部に格納された出力パターンをデータ
出力端子に出力するデータ格納部とを有し、 これらを１つの半導体チップに内蔵したことを特徴とす
る半導体論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212862A JPH0534416A (ja) | 1991-07-30 | 1991-07-30 | 半導体論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212862A JPH0534416A (ja) | 1991-07-30 | 1991-07-30 | 半導体論理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534416A true JPH0534416A (ja) | 1993-02-09 |
Family
ID=16629531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212862A Pending JPH0534416A (ja) | 1991-07-30 | 1991-07-30 | 半導体論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534416A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013135A1 (fr) * | 1998-01-30 | 2001-02-22 | Matsushita Electric Industrial Co., Ltd. | Appareil de controle de signaux internes de circuit integre |
| US6687863B1 (en) | 1999-07-29 | 2004-02-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit internal signal monitoring apparatus |
-
1991
- 1991-07-30 JP JP3212862A patent/JPH0534416A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013135A1 (fr) * | 1998-01-30 | 2001-02-22 | Matsushita Electric Industrial Co., Ltd. | Appareil de controle de signaux internes de circuit integre |
| US6687863B1 (en) | 1999-07-29 | 2004-02-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit internal signal monitoring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPS63317787A (ja) | デイジタル回路の検査装置 | |
| JPH0534416A (ja) | 半導体論理集積回路 | |
| US6442668B2 (en) | Bus control system | |
| JPS59168995A (ja) | 記憶装置 | |
| EP0265913A2 (en) | Semi-custom-made integrated circuit device | |
| JP2959542B2 (ja) | 半導体装置 | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| US6141775A (en) | Status information collection/control arrangement for communication system | |
| JP2870001B2 (ja) | 論理回路パッケージ | |
| JPS593561A (ja) | デ−タ処理システム | |
| JP4220141B2 (ja) | マルチチップモジュール | |
| JPH09160802A (ja) | テスト装置 | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| JPH0555336A (ja) | 論理回路パツケージ | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JPH1010193A (ja) | 半導体装置およびそれを用いた半導体装置実装体 | |
| JPH11109000A (ja) | 半導体装置の接続試験用装置 | |
| JPS61204746A (ja) | 半導体装置 | |
| JPH06289106A (ja) | 集積回路装置及び集積回路装置の製造方法 | |
| JP2637276B2 (ja) | トレーサ | |
| JP2792327B2 (ja) | 半導体集積回路装置 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH05273313A (ja) | テスト回路形成方法 |