JPH0555336A - 論理回路パツケージ - Google Patents
論理回路パツケージInfo
- Publication number
- JPH0555336A JPH0555336A JP24283691A JP24283691A JPH0555336A JP H0555336 A JPH0555336 A JP H0555336A JP 24283691 A JP24283691 A JP 24283691A JP 24283691 A JP24283691 A JP 24283691A JP H0555336 A JPH0555336 A JP H0555336A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- data
- circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 電子回路パッケージ単位での検査を容易化
し、さらに故障した該当集積回路を迅速に特定する。 【構成】 本来の機能を果たす回路機能部104,11
4,124と書込み信号の入力に応答して回路機能部1
04,114,124に入力される、又は回路機能部1
04,114,124から出力されるデータを格納し、
読出信号の入力に応答して格納されているデータを出力
するデータ格納手段105,115,125とを含む集
積回路10,11,12が複数個実装され、例えば集積
回路12に対して前段の集積回路11からの出力を前記
データとし、データ格納手段115の出力データを用い
て前段の集積回路11の検査を行う。
し、さらに故障した該当集積回路を迅速に特定する。 【構成】 本来の機能を果たす回路機能部104,11
4,124と書込み信号の入力に応答して回路機能部1
04,114,124に入力される、又は回路機能部1
04,114,124から出力されるデータを格納し、
読出信号の入力に応答して格納されているデータを出力
するデータ格納手段105,115,125とを含む集
積回路10,11,12が複数個実装され、例えば集積
回路12に対して前段の集積回路11からの出力を前記
データとし、データ格納手段115の出力データを用い
て前段の集積回路11の検査を行う。
Description
【0001】
【産業上の利用分野】本発明は論理回路パッケージに関
し、特に複数の集積回路が実装されて構成される論理回
路パッケージに関する。
し、特に複数の集積回路が実装されて構成される論理回
路パッケージに関する。
【0002】
【従来の技術】一般にIC,LSI等の集積回路は、印
刷配線された基板上に複数個実装されて使用される。ま
た、その集積回路が実装された複数枚の論理回路パッケ
ージがスロットやケージに挿入接続されて情報処理装置
等が構成されている。
刷配線された基板上に複数個実装されて使用される。ま
た、その集積回路が実装された複数枚の論理回路パッケ
ージがスロットやケージに挿入接続されて情報処理装置
等が構成されている。
【0003】従って、それらの集積回路の内の1つが故
障しても、その影響は大きく、ほとんどの場合はシステ
ムダウンにつながっている。そのため、従来から個々の
集積回路には必要以上の高い信頼性が要求され、各種の
検査技術が考案されている。
障しても、その影響は大きく、ほとんどの場合はシステ
ムダウンにつながっている。そのため、従来から個々の
集積回路には必要以上の高い信頼性が要求され、各種の
検査技術が考案されている。
【0004】
【発明が解決しようとする課題】しかしながら、近年の
集積回路の高速化,高密度化に伴い、その故障診断に高
額な設備と高度に熟練した検査員とを使用しても、多大
な工数が必要となり、これが装置の生産上又は保守上の
大きな問題となっている。
集積回路の高速化,高密度化に伴い、その故障診断に高
額な設備と高度に熟練した検査員とを使用しても、多大
な工数が必要となり、これが装置の生産上又は保守上の
大きな問題となっている。
【0005】すなわち、従来の論理回路パッケージで
は、故障した集積回路を特定するための故障診断に多大
の工数を必要とし、装置全体の復旧までの時間が長く、
また、その故障回数も多いという欠点がある。
は、故障した集積回路を特定するための故障診断に多大
の工数を必要とし、装置全体の復旧までの時間が長く、
また、その故障回数も多いという欠点がある。
【0006】また中間工程であるパッケージ単位の検査
においても、該当パッケージを完全に検査するために
は、検査工数的及び検査技術的に不可能な状況に近くな
って来ているという欠点がある。
においても、該当パッケージを完全に検査するために
は、検査工数的及び検査技術的に不可能な状況に近くな
って来ているという欠点がある。
【0007】本発明の目的は、パッケージ単位の検査を
容易化し、さらに故障した集積回路を迅速に特定するこ
とができるように構成した論理回路パッケージを提供す
ることにある。
容易化し、さらに故障した集積回路を迅速に特定するこ
とができるように構成した論理回路パッケージを提供す
ることにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る論理回路パッケージにおいては、本来
の機能を果たす回路機能部と、書込み信号の入力に応答
して該回路機能部に入力される、又は該回路機能部から
出力されるデータを格納し、読出し信号の入力に応答し
て格納されているデータを出力する格納手段とを含む集
積回路が複数個実装され、前段の集積回路からの出力を
前記データとし、前記格納手段の出力データを用いて前
段の集積回路の検査を行うように構成したものである。
め、本発明に係る論理回路パッケージにおいては、本来
の機能を果たす回路機能部と、書込み信号の入力に応答
して該回路機能部に入力される、又は該回路機能部から
出力されるデータを格納し、読出し信号の入力に応答し
て格納されているデータを出力する格納手段とを含む集
積回路が複数個実装され、前段の集積回路からの出力を
前記データとし、前記格納手段の出力データを用いて前
段の集積回路の検査を行うように構成したものである。
【0009】
【作用】本発明では、集積回路の内部に、該集積回路に
入力される入力信号又は該集積回路が出力する出力信号
のいずれかを保持するデータ格納部を有し、各データ格
納部の保持データを用いて集積回路の検査を行うように
したものである。
入力される入力信号又は該集積回路が出力する出力信号
のいずれかを保持するデータ格納部を有し、各データ格
納部の保持データを用いて集積回路の検査を行うように
したものである。
【0010】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【0011】図1は、本発明による論理回路パッケージ
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【0012】図において、本発明による論理回路パッケ
ージは、基板100上に実装された複数の集積回路50
〜53及び60〜63と、セレクタ70と、入力端子8
0と、出力端子90とを含んで構成されている。尚、簡
単のために説明に関係のない信号ラインは全て省略して
ある。
ージは、基板100上に実装された複数の集積回路50
〜53及び60〜63と、セレクタ70と、入力端子8
0と、出力端子90とを含んで構成されている。尚、簡
単のために説明に関係のない信号ラインは全て省略して
ある。
【0013】入力端子80には、他の論理回路パッケー
ジや装置外からの信号が入力され、その信号は各集積回
路50〜53及び60〜63に印加される。さらに、各
集積回路の出力は、他の集積回路に印加される等して所
定の論理回路が実現され、その出力は出力端子90に現
れる。
ジや装置外からの信号が入力され、その信号は各集積回
路50〜53及び60〜63に印加される。さらに、各
集積回路の出力は、他の集積回路に印加される等して所
定の論理回路が実現され、その出力は出力端子90に現
れる。
【0014】また各集積回路内には、後述するようにメ
モリー等のデータ格納部が設けられており、該当集積回
路への入力又は該当集積回路の出力信号をそのまま内部
に保持できるようになっている。
モリー等のデータ格納部が設けられており、該当集積回
路への入力又は該当集積回路の出力信号をそのまま内部
に保持できるようになっている。
【0015】各集積回路のデータ格納部の出力は全てセ
レクタ70に入力され、図示しない選択信号の入力に応
じて必要な集積回路のデータ格納部からの出力が出力端
子90に現れるようになっている。
レクタ70に入力され、図示しない選択信号の入力に応
じて必要な集積回路のデータ格納部からの出力が出力端
子90に現れるようになっている。
【0016】次に図2を用いて各集積回路の内部構成に
ついて説明する。図2は、各集積回路の概略構成図であ
る。
ついて説明する。図2は、各集積回路の概略構成図であ
る。
【0017】図2において、集積回路1は入力端子2
と、機能回路部4と、出力端子6とを含んで構成されて
いる。
と、機能回路部4と、出力端子6とを含んで構成されて
いる。
【0018】また集積回路1はデータ格納部5と、制御
信号入力端子3と、データ出力端子7とを含んで構成さ
れている。なお、Aは入力データバス、B及びCは出力
データバス、Dは複数本の制御信号ラインである。
信号入力端子3と、データ出力端子7とを含んで構成さ
れている。なお、Aは入力データバス、B及びCは出力
データバス、Dは複数本の制御信号ラインである。
【0019】入力端子2には、他の集積回路からの入力
信号が印加され入力データバスAを介して機能回路部4
及びデータ格納部5に各々入力される。
信号が印加され入力データバスAを介して機能回路部4
及びデータ格納部5に各々入力される。
【0020】機能回路部4は、集積回路1の本来の機能
を果たす部分である。従って、入力端子2に入力された
信号に応じた論理パターンが出力端子6に現われること
になる。
を果たす部分である。従って、入力端子2に入力された
信号に応じた論理パターンが出力端子6に現われること
になる。
【0021】データ格納部5は、制御信号入力端子3に
入力されるライトイネーブル信号,リードイネーブル信
号,チップイネーブル信号,入出力セレクト信号その他
各種制御信号により、書込み又は読み出しが実行される
メモリーである。
入力されるライトイネーブル信号,リードイネーブル信
号,チップイネーブル信号,入出力セレクト信号その他
各種制御信号により、書込み又は読み出しが実行される
メモリーである。
【0022】従って、制御信号入力端子3にライトイネ
ーブル信号と入力セレクト信号が入力すれば、入力デー
タバスA上の信号すなわち、該当集積回路への入力信号
が格納できる。
ーブル信号と入力セレクト信号が入力すれば、入力デー
タバスA上の信号すなわち、該当集積回路への入力信号
が格納できる。
【0023】またライトイネーブル信号と出力セレクト
信号が入力すれば、出力データバスB上の信号すなわ
ち、その集積回路の出力信号が格納できる。
信号が入力すれば、出力データバスB上の信号すなわ
ち、その集積回路の出力信号が格納できる。
【0024】また、リードイネーブル信号が入力すれ
ば、その格納されたデータがデータ出力端子7に送出さ
れる。
ば、その格納されたデータがデータ出力端子7に送出さ
れる。
【0025】つまり、データ格納部5には、前段の集積
回路の出力信号を保持することができ、それを必要に応
じてデータ出力端子7から送出させることができるので
ある。
回路の出力信号を保持することができ、それを必要に応
じてデータ出力端子7から送出させることができるので
ある。
【0026】さらに、図3を用いて図1における各集積
回路の接続状態において説明する。図3は、図1におけ
る集積回路が縦続接続されている場合のブロック図であ
る。
回路の接続状態において説明する。図3は、図1におけ
る集積回路が縦続接続されている場合のブロック図であ
る。
【0027】図において、3つの集積回路10,11及
び12が示されており、これらは、例えば図1の50,
51及び52の関係であるとする。105,115,1
25はデータ格納部である。
び12が示されており、これらは、例えば図1の50,
51及び52の関係であるとする。105,115,1
25はデータ格納部である。
【0028】各集積回路は各々異なった、又は同一の機
能回路部104,114及び124を含んでおり、集積
回路12に対して、11は前段、11に対して10は前
段の回路である。
能回路部104,114及び124を含んでおり、集積
回路12に対して、11は前段、11に対して10は前
段の回路である。
【0029】従って、集積回路10内の機能回路部10
4の出力信号は集積回路11内のデータ格納部115に
保持することができる。
4の出力信号は集積回路11内のデータ格納部115に
保持することができる。
【0030】よって回路を実際に動作させて各データ格
納部内に前段の集積回路からの出力信号を保持させてお
き、その後にデータ格納部から読み出せば各集積回路間
の信号の授受を観測することができるのである。
納部内に前段の集積回路からの出力信号を保持させてお
き、その後にデータ格納部から読み出せば各集積回路間
の信号の授受を観測することができるのである。
【0031】つまり、図1の入力端子80から各集積回
路に制御信号101,11,121を入力し、各データ
出力端子107,117,127の出力信号を図1のセ
レクタ70を介して出力端子90に送出させれば、各集
積回路の入出力信号を観測することができるのである。
路に制御信号101,11,121を入力し、各データ
出力端子107,117,127の出力信号を図1のセ
レクタ70を介して出力端子90に送出させれば、各集
積回路の入出力信号を観測することができるのである。
【0032】なお、実際には各集積回路は図3に示され
ているような単純な縦続接続とはなっておらず、複数の
集積回路から1つの集積回路へ信号が集結したり、1つ
の集積回路から複数の集積回路へ信号が分配されている
場合もある。
ているような単純な縦続接続とはなっておらず、複数の
集積回路から1つの集積回路へ信号が集結したり、1つ
の集積回路から複数の集積回路へ信号が分配されている
場合もある。
【0033】図1に基づいて、上記構成とされた論理回
路パッケージについての検査手順を説明する。
路パッケージについての検査手順を説明する。
【0034】まず、検査の準備段階として良品の論理回
路パッケージを用い、各集積回路内の格納部に各集積回
路への入力信号又は出力信号を保持しておく。
路パッケージを用い、各集積回路内の格納部に各集積回
路への入力信号又は出力信号を保持しておく。
【0035】次に、保持した信号をセレクタ70を介し
て全て読み出して、図示しない磁気ディスク,メモリ等
に記憶される。すると、これが診断辞書となり、各集積
回路への入力の期待値となる。
て全て読み出して、図示しない磁気ディスク,メモリ等
に記憶される。すると、これが診断辞書となり、各集積
回路への入力の期待値となる。
【0036】次に、被検査パッケージに対して、同様に
各集積回路内のデータ格納部に各入力信号又は出力信号
を保持しておく。そして、各集積回路内のデータ格納部
から順に保持データを読出し、前述の診断辞書すなわち
期待値との比較を行う。比較結果が一致を示せば、その
保持データは正常と判定し、反対に不一致を示せば、そ
の保持データは異常(故障)と判定する。
各集積回路内のデータ格納部に各入力信号又は出力信号
を保持しておく。そして、各集積回路内のデータ格納部
から順に保持データを読出し、前述の診断辞書すなわち
期待値との比較を行う。比較結果が一致を示せば、その
保持データは正常と判定し、反対に不一致を示せば、そ
の保持データは異常(故障)と判定する。
【0037】よって、異常と判定された保持データを送
出した集積回路の前段の集積回路を異常(故障)と特定
することができ、その集積回路を良品の集積回路と交換
することによって作業は終了となる。
出した集積回路の前段の集積回路を異常(故障)と特定
することができ、その集積回路を良品の集積回路と交換
することによって作業は終了となる。
【0038】例えば、図1の集積回路50,51,52
が縦続接続されている場合(図3)において、集積回路
51内のデータ格納部からのデータが異常であると判定
されれば、その前段である集積回路50が故障であると
判定し、これを交換すればよい。また情報処理装置を構
成する各論理パッケージの夫々について同様の検査を行
うことによって、集積回路単位,パッケージ単位に検査
を行うことができる。
が縦続接続されている場合(図3)において、集積回路
51内のデータ格納部からのデータが異常であると判定
されれば、その前段である集積回路50が故障であると
判定し、これを交換すればよい。また情報処理装置を構
成する各論理パッケージの夫々について同様の検査を行
うことによって、集積回路単位,パッケージ単位に検査
を行うことができる。
【0039】なお、本実施例においては、前段の集積回
路からの出力信号を保持するためのデータ格納回路部と
自集積回路の出力信号を保持するためのデータ格納部の
両方を別個に設けてもよいことは明らかである。
路からの出力信号を保持するためのデータ格納回路部と
自集積回路の出力信号を保持するためのデータ格納部の
両方を別個に設けてもよいことは明らかである。
【0040】
【発明の効果】以上説明したように本発明は、集積回路
の内部にその集積回路に入力される入力信号又は、その
集積回路が出力する出力信号のどちらかを保持するため
のデータ格納部を設け、各データ格納部の保持データを
読み出せるように基板上に実装することにより、良品パ
ッケージとの比較が容易に行うことができ、検査効率の
向上と、不良診断作業の推進に寄与できるという効果を
有する。
の内部にその集積回路に入力される入力信号又は、その
集積回路が出力する出力信号のどちらかを保持するため
のデータ格納部を設け、各データ格納部の保持データを
読み出せるように基板上に実装することにより、良品パ
ッケージとの比較が容易に行うことができ、検査効率の
向上と、不良診断作業の推進に寄与できるという効果を
有する。
【図1】本発明の実施例による論理回路パッケージの構
成を示すブロック図である。
成を示すブロック図である。
【図2】各集積回路の概略構成図である。
【図3】図1における集積回路が縦続接続されている場
合のブロック図である。
合のブロック図である。
1 50〜53,60〜63 集積回路 70 セレクタ 80 入力端子 90 出力端子
Claims (1)
- 【請求項1】 本来の機能を果たす回路機能部と、書込
み信号の入力に応答して該回路機能部に入力される、又
は該回路機能部から出力されるデータを格納し、読出し
信号の入力に応答して格納されているデータを出力する
格納手段とを含む集積回路が複数個実装され、 前段の集積回路からの出力を前記データとし、前記格納
手段の出力データを用いて前段の集積回路の検査を行う
ように構成したことを特徴とする論理回路パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24283691A JPH0555336A (ja) | 1991-08-28 | 1991-08-28 | 論理回路パツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24283691A JPH0555336A (ja) | 1991-08-28 | 1991-08-28 | 論理回路パツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0555336A true JPH0555336A (ja) | 1993-03-05 |
Family
ID=17095018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24283691A Pending JPH0555336A (ja) | 1991-08-28 | 1991-08-28 | 論理回路パツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0555336A (ja) |
-
1991
- 1991-08-28 JP JP24283691A patent/JPH0555336A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3650411B2 (ja) | 自動メモリー・テスタのための冗長性アナライザ | |
JP3893238B2 (ja) | 半導体記憶装置の不良解析装置 | |
JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
JP2001006395A (ja) | 半導体メモリ装置及びそのテストモード時の読出方法 | |
JPS63317787A (ja) | デイジタル回路の検査装置 | |
JPH1116393A (ja) | テスト回路 | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
US7134059B2 (en) | Pad connection structure of embedded memory devices and related memory testing method | |
US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
JP2870001B2 (ja) | 論理回路パッケージ | |
JPH0555336A (ja) | 論理回路パツケージ | |
US6836440B2 (en) | Method of checking electrical connections between a memory module and a semiconductor memory chip | |
JPH0534416A (ja) | 半導体論理集積回路 | |
JPH0843494A (ja) | 電子回路 | |
JP3089192B2 (ja) | Ic試験装置 | |
JP2792327B2 (ja) | 半導体集積回路装置 | |
CN1625782A (zh) | 具有存储器器件的集成电路及用于测试该集成电路的方法 | |
JP2002022806A (ja) | 回路基板検査装置 | |
JPS6039186B2 (ja) | 半導体素子 | |
JPH09152470A (ja) | 高速データ取り込み装置及びic試験装置 | |
JPH05307900A (ja) | 半導体メモリ素子 | |
JP2720761B2 (ja) | 半導体集積回路試験装置 | |
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JP2008090989A (ja) | 半導体記憶装置 | |
JP2001176293A (ja) | 半導体メモリの検査方法及び検査装置 |