JP2637276B2 - トレーサ - Google Patents

Description

【発明の詳細な説明】 〔目 次〕 概 要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作 用 実施例（第２図） 発明の効果 〔概 要〕 トレースデータをスキャンループを介して読み出すト
レーサに関し、 時系列上のセットパルスに応答して取り込まれたトレ
ースデータを該セットパルスの次のセットパルスでスキ
ャンデータ保持回路にセットし、そのトレースデータ単
一のピンを経てスキャンアウトさせることを目的とし、 イネーブル信号出力回路からイネーブル信号を供給さ
れた状態において、トレースデータ入力に入力されて来
たトレースデータをセットパルス入力に印加された時系
列上に１つのセットパルスに応答してトレースデータ保
持回路にビット並列にセットしてそのトレースデータを
スキャンデータ保持回路に供給する。該スキャンデータ
保持回路は、そのセットパルス入力に印加される前記１
つのセットパルスの次のセットパルスに応答して供給さ
れているトレースデータを前記スキャンデータ保持回路
にビット並列にセットしてスキャンアウトするように構
成した。

〔産業上の利用分野〕

本発明は、トレースデータをスキャンループを介して
読み出すトレーサに関する。

情報処理装置においては、その装置内のトレースレジ
スタにセットされたトレースデータを読み出してその利
用に供し得るように構成されるものがある。このような
装置構成を採用するのは、装置の信頼性を向上させたい
と言う観点からである。このような装置構成におけるト
レースレジスタは、LSI上に形成されているので、前記
トレースデータの読み出しに必要な出力ピン数は、他の
LSI装備機能に費やされるピン数との関係でLSI構成上に
おいて問題となって来る。

〔従来の技術〕

従来における前述のような要求を添う回路構成の例を
第３図に示す。この図において、トレースレジスタ32、
トレースレジスタ34、トレースレジスタ36は、セレクト
信号が供給されていることを条件として、データセット
クロックパルスがそこに印加されたとき、データバス30
を経て転送されて来るデータをセットするものである。
前記セレクト信号は、又マルチプレクサ38、マルチプレ
クサ40、マルチプレクサ42へも供給される。前記セレク
ト信号によって対応マルチプレクサから出力されるトレ
ースレジスタのデータビット（但し、説明の都合上３ビ
ットとする。）は、出力ピン60,62,64から出力される。

〔発明が解決しようとする課題〕

トレースレジスタ32乃至トレースレジスタ36へセット
されたトレースデータは、当該トレースレジスタへのト
レースデータのセットを生ぜしめたセレクト信号でトレ
ースレジスタの各ビット対応にマルチプレクサ38,40,42
を経てトレースレジスタの各ビット対応に設けられてい
る出力ピン60,62,64へ出力させることによって、その読
み出しを行なうように構成されている。従って、トレー
スレジスタにセットされたトレースデータの読み出しに
必要となる出力ピン数は、トレースレジスタのビット位
置数だけ必要になる。そのような数のピンをトレースデ
ータの読み出しだけに費やしてしまうのは、LSIに装備
させ得る機能を制限してしまう結果になる。トレースデ
ータの読み出し機能よりも、前述のような制限を課せら
れてしまう他の機能を重視しなければならない場合が多
いから、前述のような制限は、LSI構成上問題となる。

本発明は、斯かる技術的課題に鑑みて創作されたもの
で、時系列上のセットパルスに応答して取り込まれたト
レースデータを該セットパルスの次のセットパルスでス
キャンデータ保持回路にセットし、そのトレースデータ
を単一のピンを経てスキャンアウトされるトレーサを提
供することを目的とする。

〔課題を解決するための手段〕

第１図は、請求項１乃至請求項３記載の発明の原理ブ
ロック図を示す。

第１図（その１）の（Ａ）において、２はトレースデ
ータ保持回路であり、セットパルス入力、及びイネーブ
ル信号入力、並びにトレースデータ入力を有し、該セッ
トパルス入力へのセットパルス及び前記イネーブル信号
入力へのイネーブル信号に応答して前記トレースデータ
入力へのトレースデータをセットするものである。

３はイネーブル信号出力回路であり、前記トレースデ
ータ保持回路２のイネーブル信号入力に接続された出力
を有し、前記トレースデータ保持回路２へのイネーブル
信号を出力するものである。

４はスキャンデータ保持回路であり、前記トレースデ
ータ保持回路２のセットパルス入力に接続されたセット
パルス入力、及び前記トレースデータ保持回路２の出力
に接続されたデータ入力を有し、前記トレースデータ保
持回路２へトレースデータをセットしたセットパルスの
次のセットパルスの前記セットパルス入力への供給に応
答して前記データ入力へのトレースデータをビット並列
にセットし、スキャンクロックパルスに応答してセット
されたトレースデータをビット直列にスキャンアウトさ
せるものである。

請求項１記載の発明は、前記トレースデータ保持回路
２と、イネーブル信号出力回路３と、スキャンデータ保
持回路４とで構成される。

第１図（その１）の（Ｂ）において、2Aは、セットパ
ルス入力、及びトレースデータ識別信号入力、並びにト
レースデータ入力を有し、前記セットパルス入力のセッ
トパルス及びトレースデータ識別信号入力へのトレース
データ識別信号に応答して前記トレースデータ入力への
トレースデータを該トレースデータ識別信号で指定され
るトレースデータ保持回路にセットするものである。

５は選択回路であり、前記複数のトレースデータ保持
回路2Aの各出力に接続されたトレースデータ入力、及び
選択信号入力を有し、前記複数のトレースデータ保持回
路2A内の、前記選択信号入力への選択信号に対応するト
レースデータ保持回路の出力データを出力するものであ
る。

７は信号発生回路であり、スキャン抑止信号入力、並
びに前記複数のトレースデータ保持回路2Aの各トレース
データ識別信号入力に接続された出力、及び前記選択回
路５の選択信号入力へ接続された出力を有し、前記スキ
ャン抑止信号入力へのスキャン抑止信号の供給に応答し
て前記複数のトレースデータ保持回路2Aの各トレースデ
ータ識別信号入力への所定の順序のトレースデータ識別
信号、及び前記トレースデータ識別信号に対応するトレ
ースデータ保持回路のトレースデータを選択する選択信
号を前記選択回路５と選択信号入力へ出力するものであ
る。

4Aはスキャンデータ保持回路であり、前記トレースデ
ータ保持回路2Aのセットパルス入力に接続されセットパ
ルス入力、及び前記選択回路５の出力に接続されたトレ
ースデータ入力を有し、前記トレースデータ保持回路2A
へトレースデータをセットしたセットパルスの次のセッ
トパルスの前記セットパルス入力への供給に応答して前
記データ入力へのトレースデータをビット並列にセット
し、スキャンクロックパルスに応答してセットされたト
レースデータをビット直列にスキャンアウトさせるもの
である。

請求項２記載の発明は、複数のトレースデータ保持回
路2Aと、選択回路５と、信号発生回路７と、スキャンデ
ータ保持回路4Aとから構成される。

第１図（その２）の（Ｃ）において、請求項２記載の
トレーサに、スキャンクロックパルス出力回路８を設け
る。このスキャンクロックパルス出力回路８は、スキャ
ン抑止信号入力、及びスキャンクロックパルス出力を有
し、前記スキャン抑止入力へ供給されるスキャン抑止解
除を示す信号に応答して前記スキャンクロックパルス出
力にスキャンクロックパルスを出力するものである。

そして、前記スキャンデータ保持回路4Aにスキャンイ
ン入力を設け、スキャン抑止信号入力へスキャン抑止解
除を示す信号が供給されるときに前記スキャンクロック
パルス出力回路８から出力されたスキャンクロックパル
スに応答して前記スキャンイン入力へ供給される、前記
所定の順序とは異なる任意の１つのトレースデータ識別
信号の出力に用いるトレースデータ識別信号情報を出力
し得るように前記スキャンデータ保持回路4Aをスキャン
データ保持回路4Bとして構成する。

又、前記スキャン抑止信号入力へ供給される前記スキ
ャン抑止解除を示す信号に応答して前記所定の順序のト
レースデータ識別信号及びこれに対応した選択信号の出
力を停止し、且つ前記トレースデータ識別信号情報で指
定されるトレースデータ保持回路の出力データを選択す
る選択信号を出力するように前記信号出力回路７を信号
出力回路7Aとして構成する。

従って、請求項３記載の発明は、複数のトレースデー
タ保持回路2Aと、選択回路５と、信号発生回路7Aと、ス
キャンデータ保持回路4Bと、スキャンクロックパルス出
力回路８とから構成される。

〔作 用〕

前記請求項１記載の発明において、前記トレースデー
タ保持回路２は、前記イネーブル信号出力回路３からイ
ネーブル信号を供給された状態において、トレースデー
タ入力に入力されて来たトレースデータをセットパルス
入力に印加された時系列上の１つのセットパルスに応答
してビット並列にセットする。

前記トレースデータ保持回路２にセットされたトレー
スデータは、前記スキャンデータ保持回路４のデータ入
力に供給され、該スキャンデータ保持回路４のセットパ
ルス入力に印加される前記１つのセットパルスの次のセ
ットパルスに応答して前記トレースデータ保持回路から
のトレースデータを前記スキャンデータ保持回路４にビ
ット並列にセットする。

前記スキャンデータ保持回路４にセットされたトレー
スデータは、スキャンパルスに応答して、前記スキャン
データ保持回路４からビット直列にスキャンアウトされ
る。

従って、トレースデータを、時系列上の１つのセット
パルスによりトレースデータ保持回路２にビット並列に
取り込み、該１つのセットパルスの次のセットパルスに
より応答して前記スキャンデータ保持回路４にビット並
列にセットしてスキャンパルスに応答して単一の出力乃
至出力ピンからビット直列にスキャンアウトすることが
できる。

前記請求項２記載の発明は、前記信号出力回路７から
のトレースデータ識別信号が、前記複数のトレースデー
タ保持回路2Aの各トレースデータ識別信号入力へ供給さ
れ、当該トレースデータ識別信号で指定されるトレース
データ保持回路にトレースデータ入力へ入力されて来た
トレースデータをビット並列にセットさせること、及び
前記信号出力回路７からの選択信号が、選択回路５の選
択入力へ供給され、当該選択信号で指定されるトレース
データ保持回路のトレースデータをスキャンデータ保持
回路4Aにビット並列にセットさせることを除いて、前記
請求項１記載の発明とその動作は同じである。

従って、複数のトレースデータ保持回路2Aにセットさ
れたトレースデータのうちの順序において所定のトレー
スデータを、時系列上１つのセットパルスによりトレー
スデータ保持回路２にビット並列に取り込み、該１つの
セットパルスの次のセットパルスにより応答して前記ス
キャンデータ保持回路４にビット並列にセットしてスキ
ャンパルスに応答して単一の出力乃至出力ピンからビッ
ト直列にスキャンアウトすることができる。

前記請求項３記載の発明は、前記請求項２記載の発明
における信号出力回路７をトレースデータ識別信号及び
選択信号の出力をスキャン抑止解除を示す信号に応答し
て停止するようにすると共に、前記複数のトレースデー
タ保持回路2Aのうちの、スキャンデータ保持回路Ｂから
のトレースデータ識別信号情報で指定されるトレースデ
ータ保持回路のトレースデータを選択する選択信号を出
力するようにし、該選択信号を前記選択回路５へ供給し
て選択されたトレースデータを前記スキャンデータ保持
回路4Bへ供給して該選択信号で指定されるトレースデー
タ保持回路のトレースデータをスキャンデータ保持回路
4Bにビット並列にセットさせる。

これにより、前記複数のトレースデータ保持回路にセ
ットされたトレースデータのうちの、スキャンイン入力
から入力されるトレースデータ識別信号情報で指定され
るトレースデータを前記スキャンデータ保持回路からビ
ット直列にスキャンアウトさせることができる。

〔実施例〕

第２図は、請求項１乃至請求項３記載の発明の一実施
例を示す。この図において、第３図と同じ構成要素には
同一の参照番号を付してその説明を省略する。トレース
レジスタ32乃至トレースレジスタ36のデータのスキャン
レジスタ44への選択的出力は、マルチプレクサ41によっ
て為されるように、この実施例では構成されている。マ
ルチプレクサ41へのトレースデータセレクト信号は、デ
コーダ48の出力に発生される。そのデコーダ48の入力に
は、カウンタ46の出力値が供給される。カウンタ46は、
データバス30上のトレースデータをトレースレジスタ32
乃至トレースレジスタ36の内の、いずれのトレースレジ
スタにセットすべきかの第１の識別データ、及びトレー
スレジスタ32乃至トレースレジスタ36の内の、いずれの
トレースレジスタにセットされているトレースデータを
読み出すべきかの第２の識別データを出力する。前記第
１の識別データは、カウンタ46のカウント入力へカウン
ト信号線51を経て供給されるカウント信号に応答して出
力される。前記第２の識別データは、後述のスキャンル
ープを経てカウンタ46のセット入力へ供給されるトレー
スレジスタ番号を、スキャンクロック入力へ供給される
スキャンクロックパルスに応答してシフトインすること
によって出力される。前記トレースレジスタ番号は、ス
キャンインからスキャンレジスタ44へ入力され、スキャ
ンクロックパルスによってスキャンレジスタ44にセット
された後に、スキャンクロックパルスによってスキャン
レジスタ44からスキャンループ信号として出力される。

そして、カウンタ46のカウント値（第１の識別デー
タ）、又はトレースレジスタ番号（第２の識別データ）
をスキャンクロックパルスに応答してビット直列にマル
チプレクサ56の一方の入力へ供給するようにしてスキャ
ンアウト出力ピン58へのスキャンループを完成する。ス
キャンクロックパルスを発生するアンド回路50へは、イ
ンバータ49を経たスキャン抑止信号、及びスキャンクロ
ックパルスが供給される。スキャン抑止信号は、又マル
チプレクサ56へその切り換え信号として供給される。

第１図及び第２図において、トレースレジスタ32乃至
36は、第１のトレースデータ保持回路２、2Aに対応し、
カウンタ46、デコーダ48は、第１図のイネーブル信号出
力回路３に対応する。スキャンレジスタ44は、第１図の
スキャンデータ保持回路４、4A、4Bに対応し、マルチプ
レクサ41は、第１図の選択回路５に対応する。カウンタ
46、デコーダ48、インバータ49、アンド回路50、カウン
ト信号線51は、第１図の信号出力回路７、7Aに対応し、
インバータ49、アンド回路50は、第１図のスキャンクロ
ックパルス出力回路８に対応する。

次に、前述構成の請求項１乃至請求項３記載の発明の
動作を以下に説明する。

先ず、データバス30上のトレースデータが、どのよう
にしてトレースレジスタ32乃至トレースレジスタ36の内
の、いずれのトレースレジスタにセットされるかという
ことについて説明する。そのとき、スキャン抑止信号
は、“1"に設定される。

そのトレースレジスタのデータバス30上への転送と共
に、カウント信号が、カウンタ46のカウント入力へ供給
されて前記データバス30上のトレースデータをセットし
たいトレースレジスタ識別カウント値を発生する。この
カウント値がデコーダ48にてデコードされてトレースレ
ジスタ32乃至トレースレジスタ36へトレースレジスタイ
ネーブル信号が供給され、マルチプレクサ41へトレース
データセレクト信号が供給され。従って、前記データバ
ス30上のトレースデータは、前記トレースデータイネー
ブル信号で指定されるトレースレジスタにセットされ
る。

前述のようにしてトレースレジスタにセットされたト
レースデータの読み出しを行なうに際して、スキャン抑
止信号を“0"に設定する。これにより、スキャンクロッ
クパルスが、アンド回路50を経てスキャンレジスタ44、
及びカウンタ46へ供給される。そのスキャンレジスタ44
にスキャンインからのトレースレジスタ番号がスキャン
クロックパルスに応答してビット直列にセットされる。
そして、スキャンクロックパルスに応答してスキャンレ
ジスタ44から読み出されたトレースレジスタ番号は、ス
キャンループ内のカウンタ46にビット直列にセットされ
て行ってそこにセットされる。このスキャンイン動作が
行なわれるときには、カウンタ46にはカウント信号が供
給されない。

このカウンタ46へのトレースレジスタ番号のセット動
作終了時に、それまで“0"であってスキャン抑止信号を
“1"へ切り換える。これにより、スキャンループ内での
スキャンイン信号のシフト動作は停止する。前述のよう
にして、カウンタ46にセットされたトレースレジスタ番
号は、そこにセットされたままとなり、カウンタ46のト
レースレジスタ番号は、デコーダ48を経てトレースデー
タセレクト信号としてマルチプレクサ41へ供給されると
共に、トレースレジスタイネーブル信号としてトレース
レジスタ32乃至トレースレジスタ36へ供給される。従っ
て、既にトレースレジスタにセットされていたトレース
データは、前記トレースデータセレクト信号でマルチプ
レクサ41を経てスキャンレジスタ44の各データビットセ
ット入力にビット並列に供給され、次のデータセットク
ロックパルスに応答してスキャンレジスタ44にセットさ
れる。このとき、データバス30からのトレースデータ
（例えば、アドレス信号）は、前記次のデータセットク
ロックパルスに応答してトレースレジスタ32乃至トレー
スレジスタ36の内の、前記トレースレジスタイネーブル
信号でセット可能となっているトレースレジスタにセッ
トされる。

このようにしてスキャンレジスタ44にセットされたト
レースデータの読み出しを行なうために、スキャン抑止
信号を“0"にしてアンド回路50からスキャンクロックパ
ルスを出力せしめ、スキャンレジスタ44にセットされた
トレースデータをカウンタ46、そしてマルチプレクサ56
を経て出力させてそのトレースデータの読み出しを行な
う。

なお、前記実施例においては、トレースレジスタイネ
ーブル信号、及びトレースデータセレクト信号の発生制
御系を前記スキャンループ内に構成する場合について説
明したが、請求項１乃至請求項３記載の発明の要部は、
トレースデータをスキャンレジスタへのビット並列型式
によるセット、及びそのビット直列形式によるシフトア
ウトによる所要数の削減にあるから、前記実施例のよう
にトレースレジスタイネーブル信号、及びトレースデー
タセレクト信号の発生制御系を前記スキャンループ内に
構成しなければならない必然性は、少しもない。

〔発明の効果〕

上述したように請求項１記載の発明によれば、トレー
スデータを、時系列上の１つのセットパルスによりトレ
ースデータ保持回路にビット並列に取り込み、該１つの
セットパルスの次のセットパルスにより応答して前記ス
キャンデータ保持回路にビット並列にセットしてスキャ
ンパルスに応答して単一の出力乃至出力ピンからビット
直列にスキャンアウトすることができる。

請求項２記載の発明によれば、複数のトレースデータ
保持回路のうちの、所定順序のトレースデータ保持回路
のトレースデータを、前記請求項１記載の発明のように
スキャンアウトさせることができる。

請求項３記載の発明によれば、前記請求項２記載の発
明におけるトレースデータのスキャンアウトをスキャン
イン入力から入力したトレースデータ識別信号情報で指
定して生じさせることができる。

【図面の簡単な説明】

第１図（その１）は請求項１及び請求項２記載の発明の
原理ブロック図、 第１図（その２）は請求項３記載の発明の原理ブロック
図、 第２図は請求項１乃至請求項３記載の発明の一実施例を
示す図、 第３図は従来のトレースデータ読み出し方式を示す図で
ある。 第１図及び第２図において、 ２、2Aはトレースデータ保持回路（トレースレジスタ32
乃至36）、 ３はイネーブル信号出力回路（カウンタ46、デコーダ4
8）、 ４、4A、4Bはスキャンデータ保持回路（スキャンレジス
タ44）、 ５は選択回路（マルチプレクサ41）、 ７、7Aは信号出力回路（カウンタ46、デコーダ48、カウ
ント信号線51）、 ８はスキャンクロックパルス出力回路（インバータ49、
アンド回路50）である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田原 孝一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平１−206441（ＪＰ，Ａ) 特開 平１−199243（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】セットパルス入力、及びイネーブル信号入
   力、並びにトレースデータ入力を有し、該セットパルス
   入力へのセットパルス及び前記イネーブル信号入力への
   イネーブル信号に応答して前記トレースデータ入力への
   トレースデータをセットするトレースデータ保持回路
   と、 該トレースデータ保持回路のイネーブル信号入力に接続
   された出力を有し、前記トレースデータ保持回路へのイ
   ネーブル信号を出力するイネーブル信号出力回路と、 前記トレースデータ保持回路のセットパルス入力に接続
   されたセットパルス入力、及び前記トレースデータ保持
   回路の出力に接続されたデータ入力を有し、前記トレー
   スデータ保持回路へトレースデータをセットしたセット
   パルスの次のセットパルスの前記セットパルス入力への
   供給に応答して前記データ入力へのトレースデータをビ
   ット並列にセットし、スキャンクロックパルスに応答し
   てセットされたトレースデータをビット直列にスキャン
   アウトさせるスキャンデータ保持回路とを設けたことを
   特徴とするトレーサ。
2. 【請求項２】セットパルス入力、及びトレースデータ識
   別信号入力、並びにトレースデータ入力を有し、前記セ
   ットパルス入力へのセットパルス及び前記トレースデー
   タ識別信号入力へのトレースデータ識別信号に応答して
   前記トレースデータ入力へのトレースデータを該トレー
   スデータ識別信号で指定されるトレースデータ保持回路
   にセットする複数のトレースデータ保持回路と、 該複数のトレースデータ保持回路の各出力に接続された
   トレースデータ入力、及び選択信号入力を有し、前記複
   数のトレースデータ保持回路の内の、前記選択信号入力
   への選択信号に対応するトレースデータ保持回路の出力
   データを出力する選択回路と、 スキャン抑止信号入力、並びに前記複数のトレースデー
   タ保持回路の各トレースデータ識別信号入力に接続され
   た出力、及び前記選択回路の選択信号入力へ接続された
   出力を有し、前記スキャン抑止信号入力へのスキャン抑
   止信号の供給に応答して前記複数のトレースデータ保持
   回路の各トレースデータ識別信号入力への所定の順序の
   トレースデータ識別信号、及び前記トレースデータ識別
   信号に対応するトレースデータ保持回路のトレースデー
   タを選択する選択信号を前記選択回路の選択信号入力へ
   出力する信号発生回路と、 該トレースデータ保持回路のセットパルス入力に接続さ
   れたセットパルス入力、及び前記選択回路の出力に接続
   されたトレースデータ入力を有し、前記トレースデータ
   保持回路へトレースデータをセットしたセットパルスの
   次のセットパルスの前記セットパルス入力への供給に応
   答して前記データ入力へのトレースデータをビット並列
   にセットし、スキャンクロックパルスに応答してセット
   されたトレースデータをビット直列にスキャンアウトさ
   せるスキャンデータ保持回路とを設けたことを特徴とす
   るトレーサ。
3. 【請求項３】請求項２記載のトレーサにおいて、 スキャン抑止信号入力、及びスキャンクロックパルス出
   力を有し、前記スキャン抑止入力へ供給されるスキャン
   抑止解除を示す信号に応答して前記スキャンクロックパ
   ルス出力にスキャンクロックパルスを出力するスキャン
   クロックパルス出力回路を設けると共に、 前記スキャンデータ保持回路にスキャンイン入力を設
   け、スキャン抑止信号入力へスキャン抑止解除を示す信
   号が供給されるときに前記スキャンクロックパルス出力
   回路から出力されたスキャンクロックパルスに応答して
   前記スキャンイン入力へ供給される、前記所定の順序と
   は異なる任意の１つのトレースデータ識別信号の出力に
   用いるトレースデータ識別信号情報を出力し得るように
   前記スキャンデータ保持回路をスキャンデータ保持回路
   として構成し、 前記スキャン抑止信号入力へ供給される前記スキャン抑
   止解除を示し信号に応答して前記所定の順序のトレース
   データ識別信号及びこれに対応した選択信号の出力を停
   止し、且つ前記トレースデータ識別信号情報で指定され
   るトレースデータ保持回路の出力データを選択する選択
   信号を出力するように前記信号出力回路を信号出力回路
   として構成したことを特徴とするトレーサ。