KR0114239Y1 - 인터럽트 핸들러 회로 - Google Patents

Abstract

본 고안은 VME버스로부터의 인터럽트 요구와 CPC내의 인터럽트 요구신호를 처리할 수 있게 하고, VME 버스로 부터의 인터럽트 요구신호를 온/오프 시키며 VME 버스 또는 CPC내의 인터럽 요구를 모두 온/오프시켜서 우선 순위를 변경할 수 있게 한 것이다.

Description

인터럼트 핸들러 회로

제1도는 종래의 인터럽트 회로도.

제2도는 본 고안의 인터럽트 핸들러 회로도.

* 도면의 주요부분에 대한 부호의 설명

IC1-IC3 : 제1내지 제3팔(PAL)회로 SF : 동기실패신호

10 : 엔코더 20 : CPU

본 고안은 인터럽트 핸들러(Interrupt handler)회로에 관한 것으로, 특히 VME버스를 사용한 컴퓨터에서 VME버스와 CPU내의 각종 인터럽트 요구신호를 보내고, CPU 인터럽트 액크놀리지 사이클 시 VME버스로부터 또는 CUP로부터의 인터럽트의 벡터값을 해독하기 위한 인터럽트 핸들러회로에 관한 것이다.

종래에는 제1도에 도시된 바와 같이, VME버스의 인터럽트신호(IQ₁-IQ₁)는 엔코더(10)에 직접 인가되고, 동기실패신호(SF)와 인터럽트신호(IQ₇)는 게이트(G₁₀)를 거쳐 상기 엔코더(10)에 인가되며, 상기 엔코더(10)의 출력신호(A₀,A₁,A₂)는 CPU(20)의 인터럽트 입력신호(IP₀,IP₁,IP₂)에 인가하고, CPU(20)의 출력신호(FC₀,FC₁,FC₂)는 낸드게이트(G₁₁)와 버퍼(G₁₂)를 통해 출력하도록 하였다.

상기와 같은 종래의 인터럽트 회로는 인터럽트신호(IQ₇-IQ₁)중 정확하게 하나를 CPU(20)에 발생할 수 있도록 한 8:3의 우선 엔코더(Priority Encoder)(10)를 통해 CPU(20)의 입력신호(IP₂-IP₀)를 이용해서 8가지의 경우 수를 발생한다. 또한 동기실패신호(SF)을 검출하였을 경우에는 CPU(20)에 대해 인터럽트 요구가 발생하도록 인터럽트 우선 순위가 가장 우선인신호(IP₇)와 게이트(G₁₀)를 연결하였다.

그리고, VME 버스 상의 인터럽트 신호(IQ₇-IQ₁)의 신호에 대한 인터럽트 응답회로가 필요한데, 이에 대해서는 CPU(20)의 출력신호(FC₂-FC₀)를 낸드게이트(G₁₁)에서 연산하여 버퍼(G₁₂)를 통해 VME 버스에 출력한다.

그러나 상기와 같은 종래의 회로는 VME 버스상 이외에도 인터럽트 핸들러가 존재할 경우나 회로상에 입출력이 존재하여 로컬인터럽트 신호(VME버스를 통하지 않은 인터럽트 신호)의 발생이 있을 경우 또는 소프트웨어에 의해서 응답하는 인터럽트 신호의 선택을 할 경우 등은 지원을 해줄수 없는 경우가 발생하게 된다. 그리고 VME버스 인터럽트신호(IQ₇-IQ₁)와 동기실패 신호(SF)의 인터럽트와 회로상의 로컬인터럽트 모두에 대해서 소프트웨어적으로 매스크를 할 수가 없으며, 더욱이 우선 순위를 변경할 수 없는 문제점을 가지고 있었다.

상기와 같은 문제점을 해결하고자 본 고안은 VME버스로 부터의 인터럽트 요구와 CPU내의 인터럽트 요구신호를 처리할 수 있게 하고, VME 버스로부터의 인터럽트 요구신호를 온/오프 시키며 VME 버스 또는 CPU내의 인터럽트 요구를 모두 온/오프 시켜서 우선 순위를 변결할 수 있게 한 것에 목적을 둔 것이다.

이를 첨부 도면에 따라서 상세히 설명하면 다음과 같다.

제2도와 같이 CPU의 인터럽트 요구신호(CR₅-CR₇)는 제3팔(PAL : Programmable Array Logic 이하 팔이라 함)회로(IC₃)에 입력되며, VME버스로 부터의 인터럽트 요구신호(VR₁-VR₇)는 제1,2팔회로(IC₁,IC₂)에 입력된다. 상기 제3팔회로(IC₃)의 출력신호(IP₀,IP₁,IP₂)는 CPU의 엔코드 된 인터럽트가 된다.

또한, CPU의 어드레스신호(A₁-A₃)는 상기 제3팔 회로(IC₃)에 입력되고, 이 제3팔 회로(IC₃)의 출력신호(LT)는 CPU내의 인터럽트 요구장치로부터 또는, VME 버스상의 인터럽트 요구장치로부터 인터럽트 백터값을 판독(Read)할 것인가를 구별하기 위한 신호가 된다. 그리고 CPU의 인터럽트 요구동작을 온 또는 오프하기 위한 제어신호(GM)는 제3팔회로(IC₃)에 입력되고, CPU가 VME버스 인터럽트 마스크 값을 리드하기 위한 제어신호(VRD)는 제1,2 팔회로(IC₁,IC₂)의 OE단자에 입력된다. 그리고 라이트하기 위한 제어신호(VWR)는 제1,2팔 회로(IC₁,IC₂)의 클럭단자(CK)에 인가되며, 인터럽트 마스크값을 CPU와 제1,2팔회로(IC₁,IC₂) 사이에 전송하기 위한 데이터신호(D₀-D₇)는 상기 제1,2팔회로(IC₁,IC₂)의 출력단자(Q)에 각각 연결된다.

상기와 같은 구성을 가진 본 고안의 작용효과를 설명하면 다음과 같다.

VME 버스로 부터의 인터럽트 요구신호(VR₁-VR₇) 각각은 제1,2팔회로(IC₁,IC₂)에 의해서 VME버스 인터럽트 마스크 값에 따라서 온/오프 된 후, 제1,2팔회로(IC₁)(IC₂)의 출력신호(MR5-MR7)(IL₀-IL₂)로서 제3팔로회로(IC₃)에 입력된다.

그리고 CPU내의 인터럽트 요구신호(CR₅-CR₇)는 직접 제3팔회로(IC₃)에 입력되어 CPU에게 엔코딩된 신호로서 인터럽트를 요구할 수 있는 출력신호(IP₀IP₁IP₂)가 된다.

VME버스 인터럽트 마스크의 값은 제어기록 및 판독신호(VWR)(VRD)와 데이터 신호(D₀-D₇)에 의해 기록 또는 판독된다. 즉, 제어기록 신호(VWR)가 로우(0)에서 하이(1)로 변할 때(즉 폴링에지) 데이터 신호(D₀-D₇)의 값이 VME버스 인터럽트 마스크 값에 래치되며, 판독신호(VRD) 신호가 로우(0)일 때, 래치되었던 마스크의 값에 따라 데이터신호(D₀~D₇)로 출력된다.

또한 상기 제1팔회로(IC₁)의 출력신호(VM)가 하이이면 VME버스로 부터의 모든 인터럽트 요구신호(VR₁-VR₇)는 오프상태가 되며, 상기 VME버스 인터럽트 마스크의 값은 각각 대응된 인터럽트 요구신호(VR₁~VR₇)를 온 또는 오프시킨다.

즉, 인터럽트요구신호(VR₅~VR₇)는 제1팔회로(IC₁)에서 VME버스 인터럽트 마스크 값에 기초해서 각각 온 또는 오프 된 후, MR₅~MR₇의 신호로서 출력되어 제3팔회로(IC₃)에 입력된다.

그리고 VME버스 인터럽트 마스크 값에 따라 인터럽트 요구신호(VR₁~VR₇) 모두를 오프시키고자 할 때에는 제1팔회로(IC₁)는 VM신호를 제3팔회로(IC₃)에 인가한다.

(표1)

다음, 인터럽트 요구신호(VR₁~VR₄)는 제2팔로회(IC₂)에서 VME버스 인터럽트 마스크 값에 의해 각각 온/오프 된 후, 표1과 같이 엔코딩되어 출력신호(IL₀,IL₁,IL₂)로서 출력되어 제3팔회로(IC₃)에 입력된다.

상기 제3팔회로(IC₃)는 제어신호(VM) 값이 1일때는 VME버스로부터의 모든 인터럽트 요구를 오프시키며, VME버스 또는 CPU의 인터럽트 요구신호(MR₇, ,MR₆, MR₅, IL₀, IL₁, IL₂, CR₇, CR₆, CR₅)에 따라서 표2와 같이 엔코딩되어, 신호(IP₀, IP₁, IP₂)를 출력한다.

(표2)

이와같이 본 고안은 VME버스의 인터럽트 헨드러회로를 3개의 팔회로(IC, IC₂, IC₃)로서 구성시킨 회로로서, VME버스로부터의 인터럽트요구와 CPU내의 인터럽트 요구를 처리할 수 있고, VME버스로부터의 인터럽트요구 신호를 온/오프 시킬 수 있는 기능과 VME 버스 또는 CPU내의 인터럽트 요구를 모두 스위칭시킬 수 있게 된 유용한 것이다.

Claims (1)

1. VME버스로부터의 인터럽트 요구신호 중 소정수를 입력하고, VME버스 인터럽트 마스크 값에 의해서 입력된 인터럽트 요구신호를 온/오프 시켜서 엔코드 된 신호를 출력하는 제1,2팔회로와; CPU내에서 발생된 인터럽트 신호 및 CPU의 인터럽트 요구동작을 온/오프 시키기 위한 제어신호를 입력하고, 동시에 상기 제1,2팔회로로부터의 엔코드된 신호를 입력해서, 설정된 우선순위에 따라 엔코드 된 신호를 출력하는 제3팔회로를 구비하고, 상기 제3팔회로에서 출력하는 신호로서 CPU에게 인터럽트를 요구할 수 있게 구성된 인터럽트 핸들러회로.