KR950009426A - 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 - Google Patents
타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 Download PDFInfo
- Publication number
- KR950009426A KR950009426A KR1019930019155A KR930019155A KR950009426A KR 950009426 A KR950009426 A KR 950009426A KR 1019930019155 A KR1019930019155 A KR 1019930019155A KR 930019155 A KR930019155 A KR 930019155A KR 950009426 A KR950009426 A KR 950009426A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- data path
- bus
- input
- controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Abstract
본 발명은 타이콤(TICOM)시스템(행정 전산망 주전산기Ⅱ)의 입출력 처리기(IOP)내에서 데이타 경로(DMAPATH)를 제어하는 장치에 관한 것으로서, 특히 입출력 처리기내에서 데이타 경로를 제어함에 있어PLD(Programmable Logic Device)를 이용해서 데이타 버스 램을 중심으로 시스템 버스와VME버스 사이에서의 데이터 전송에 정밀을 기 할 수 있도록 한 타이콤(TICOM)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치이다.
종래의 데이타 경로 제어장치는 여러개의 데이타 경로마다 버퍼를 개입시키게 되므로 각 버퍼의 동작시점에 오차가 발생하여 시스템의 오동작의 초래되는 문제점과 오동작 발생시 회로를 수정하는데 있어 각 버퍼와 관련된 보드를 한번에 수정해야 하므로 불편한 문제점과, 각 경로마다 버퍼를 개입시켜야 되므로 구성이 복잡해 지고 부품낭비가 발생되고 생산성이 저하되는 문제점과 회로기판의 크기가 증가하여 소형화에 장애가 초래되는 문제점이 있다.
본 발명은PLD를 이용해서 프로세서, 데이터 버퍼램, 이중채널 버스 요청기 사이의 데이터 경로를 제어하므로서 데이터 전송 오류를 방지할 수 있고, 오동작 발생시에 시스템 수정을 용이하게 하며 주변회로와 제어부의 구성을 간과할 수 있도록 한 타이콤(TICOM)시스템의 입출력 처리기 내에서의 데이터 경로 제어장치이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 데이타 경로 제어 장치의 블록 구성도,
제3도는 본 발명의 데이터 경로 제어장치의 신호흐름을 나타낸 블록도.
Claims (1)
- 데이타 처리를 담당하는 프로세서(CPU)(11)와 상기 프로세서(11)와 시스템 버스 및 데이타 버퍼램(16),VME버스 사이의 데이타 경로를 제어하며 PLD로 구성된 데이타 경로 제어기(DPC;Data Path Controller)(12)와 상기 데이타경로 제어기(12)와 시스템 버스 사이에서 시스템 버스와의 데이타 교환을 담당하는 이중채널 버스 요청기(DCRQC;Dual Chnal Request Controller)(13)와, 상기 데이타 경로 제어기(12)와VME버스사이의 정합과 데이타 경로 및 제어신호를 구성하여VME버스를 제어하는 버스 제어기(14)와 상기 데이타 경로 제어기(12)와 데이터 버퍼램(16)사이에서DMA기능을 실행함과 함께DRAM의 액세스 제어를 담당하는 메모리 제어기(DDC;DRAM&DMA Controller)(15)와, 상기 메모리 제어기(15)의 제어를 받아 동작하며 입출력 처리기와VME버스가 배타적으로 공유하는 메모리 공간을 제공하는 데이타 버퍼램(DBR;Data Buffer RAM)(16)으로 구성된 타이콤(TICOM)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930019155A KR960001271B1 (ko) | 1993-09-21 | 1993-09-21 | 타이콤(ticom) 시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930019155A KR960001271B1 (ko) | 1993-09-21 | 1993-09-21 | 타이콤(ticom) 시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950009426A true KR950009426A (ko) | 1995-04-24 |
KR960001271B1 KR960001271B1 (ko) | 1996-01-25 |
Family
ID=19364120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930019155A KR960001271B1 (ko) | 1993-09-21 | 1993-09-21 | 타이콤(ticom) 시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960001271B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308148B1 (ko) * | 1998-12-30 | 2001-11-02 | 서평원 | 메모리공유장치 |
-
1993
- 1993-09-21 KR KR1019930019155A patent/KR960001271B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308148B1 (ko) * | 1998-12-30 | 2001-11-02 | 서평원 | 메모리공유장치 |
Also Published As
Publication number | Publication date |
---|---|
KR960001271B1 (ko) | 1996-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4626987A (en) | Method of and circuit arrangement for supplying interrupt request signals | |
EP0307793B1 (en) | Bus driving and decoding circuit | |
KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
JPS6242306B2 (ko) | ||
US5548797A (en) | Digital clock pulse positioning circuit for delaying a signal input by a fist time duration and a second time duration to provide a positioned clock signal | |
US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
JPS6248846B2 (ko) | ||
ATE188788T1 (de) | Eingabe-ausgabe-steuerung, die eingabe/ausgabe- fenster mit adressbereichen aufweist und die fähigkeit zum vorherigen lesen und späteren schreiben besitzt | |
JP2008071285A (ja) | プロセッサ間におけるデータ送受信システム | |
US6711646B1 (en) | Dual mode (registered/unbuffered) memory interface | |
US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
US4969161A (en) | Apparatus for inputting and outputting data | |
KR0158940B1 (ko) | 백플레인보드를 이용한 다중 이더넷 버스 중재 처리 시스템 | |
US5787290A (en) | Adapter with an onboard interrupt controller for controlling a computer system | |
KR960001267B1 (ko) | 타이콤(ticom) 시스템의 입출력 처리 장치 중재기 | |
KR950014374B1 (ko) | 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로 | |
KR950012317B1 (ko) | 기지국 장치내의 시스팀 버스 아비트레이션 회로 | |
KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
KR0114239Y1 (ko) | 인터럽트 핸들러 회로 | |
KR100231721B1 (ko) | 피억세스장치 공유용 버스애비터(Bus Abitor) | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
JPH03290750A (ja) | Dma転送方法 | |
JPH02121049A (ja) | 入出力装置 | |
KR19980044341A (ko) | 동기식 전송시스템의 데이터통신채널 처리장치 | |
JPH0340164A (ja) | 応答信号制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |