KR920004415B1 - 데이타 전송회로 및 방법 - Google Patents

데이타 전송회로 및 방법 Download PDF

Info

Publication number
KR920004415B1
KR920004415B1 KR1019900009187A KR900009187A KR920004415B1 KR 920004415 B1 KR920004415 B1 KR 920004415B1 KR 1019900009187 A KR1019900009187 A KR 1019900009187A KR 900009187 A KR900009187 A KR 900009187A KR 920004415 B1 KR920004415 B1 KR 920004415B1
Authority
KR
South Korea
Prior art keywords
data
signal
processor
data storage
state
Prior art date
Application number
KR1019900009187A
Other languages
English (en)
Other versions
KR920001354A (ko
Inventor
음두찬
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019900009187A priority Critical patent/KR920004415B1/ko
Publication of KR920001354A publication Critical patent/KR920001354A/ko
Application granted granted Critical
Publication of KR920004415B1 publication Critical patent/KR920004415B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

내용 없음.

Description

데이타 전송회로 및 방법
제 1 도는 본 발명의 블럭도.
제 2 도는 볼 발명에 따른 흐름도.
제 3 도는 본 발명에 따른 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이타 저장보 20 : 저장 제어부
30 : 응답신호 발생부 G1, G2 : 오아게이트
FF ; D : 플립플롭.
본 발명은 데이타 통신 방법에 관한 것으로, 특히 2개의 프로세서간의 데이타 전송회로 및 방법에 관한 것이다.
일반적으로 제어 프로세서(Control processor ; 마이컴을 예로 들수 있다)와 피제어 프로세서(Controlled processor ; 마이컴에 의해 제어되는 프로세서)간의 데이타 전송시에는 전송에 필요한 데이타 버스와 전송의 시작을 알리는 스트로브(Strobe)신호와 전송된 데이타를 받았다는 것을 알리는 응답(Acknowledge)신호 및 상기 피제어 프로세서가 데이타를 받을수 있는지 없는지의 상태를 알리는 비지(busy) 혹은 스테이터스(Status)신호가 필요하다. 그러므로 상기 제어 프로세서는 4개의 입출력포트를 상기한 신호들의 송수신용으로 할당해야 하였다. 그러나 각종 전자제품의 소형화 및 저가격 고품질화 추세에 따라 가능한한 부품의 수를 줄이면서도 많은 기능을 갖는 제품의 개발은 경제적 측면에서도 큰 의의를 갖는다 하겠다. 이러한 이유로 데이타 전송시에도 가능한한 필수적으로 이용되는 전송 제어신호의 갯수를 줄이므로서 핀(pin)의 이용을 효율적으로 하고자하는 생각이 대두되기에 이르렀다.
따라서 본 발명의 목적은 데이타 버스, 스트로브, 응답신호만을 이용하여 데이타를 전송하는 회로 및 방법을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 설명한다.
제 1 도는 본 발명의 블럭도로써, 데이타 버스를 통해 입력되는 데이타를 저장하며 데이타 저장 상태를 나타내는 스테이터스신호(STS)와 데이타 입력 완료 신호(DIN)를 발생하는 데이타 저장부(10)와, 외부 제어 프로세서로부터 발생되는 스트로브신호(STB)와 상기 데이타 저장부(10)의 상태를 스테이터스신호(STS)를 비교하여 상기 데이타 저장부(10)에서 데이타를 받아도 되는지의 여부를 지시하는 데이타 저장 제어 신호(DSC)를 발생하는 저장 제어부(20)와, 상기 데이타 저장부(10)로부터 발생되는 데이타 입력 완료신호(DIN)와 상기 저장 제어부(20)에 래치된 스트로브신호(STB)를 논리조합하여 전송 데이타 수신완료 상태를 나타내는 응답신호(ACK)를 발생하는 응답신호 발생부(30)로 구성된다.
제 2 도는 본 발명의 흐름도이고, 제 3 도는 본 발명에 따른 동작 파형도로써, (3a)는 스트로브신호(STB)파형이고, (3b)는 스테이터스신호(STS)파형이며, (3c)는 데이타 저장 제어신호(DSC)파형이고, (3d)는 데이타 입력신호(DIN)파형이며, (3e)는 응답신호(ACK)파형이다.
상술한 구성에 의거 본 발명을 실시예를 들어상세히 설명한다.
먼저 (a)단계에서 저장 제어부(20)는 외부 제어프로세서부터 데이터 버스와 전송의 시작을 알리는 스트로브신호(STB)를 플립플롭(FF)의 입력단(D)으로 입력한다. (b) 단계에서 상기 스트로브신호(STB)가 로우 상태인지 검사한다.
상기 검사 결과 상기 스트로브신호(STB)가 제 3 도의 T1시점에서 (3a)에 도시된 바와 같이 로우 상태일 경우에는 (c)단계로 진행하여 데이타 저장부(10)로부터 발생되는 스테이터스신호(STS)가 로우상태인지 확인한다.
상기 데이타 저장부(10)의 데이타 저장 상태를 나타내는 스테이터스신호(STS)가 제 3 도의 T2시점에서 (3b)에 도시괸 바와 같이 로우 상태로 되면 상기 저장 제어부(20)의 오아게이트(G1)는 상기 로우 상태의 두 신호(STB,STS)를 논리조합하여 제 3 도의 T2시점에서 (3c)에 도시된 바와 같이 로우 상태의 데이타저장 제어신호(DSC)를 발생한다.
그러므로 (d) 단계에서 상기 데이타 저장부(10)는 데이타버스를 통해 전송되는 데이타를 입력하여 저장한다음 (e) 단계에서 데이타 입력을 완료했음을 알리는 데이타 입력 완료신호(DIN) 및 응답신호(ACK)를 제 3 도의 T3시점에서 (3d)에 도시된 바와 같이 로우 상태로 발생한다. 이때 스테이터스신호(STS)도 하이상태로 변환된다.
상기 데이타 입력 완료신호(DIN) 발생후 (f) 단계에서 스트로브신호(STB)가 "하이"상태인지 체크하여 "하이"상태이면 (g)단계에서 응답신호 발생부(30)는 제 3 도의 T4시점에서 (3e)에 도시된 바와 같이응답신호(ACK)를 "하이"상태로 절환하여 데이타를 수신했음을 나타내고 다시 데이타를 받을 수 있는 상태가 된다.
상기한 설명에서는 모든 신호에 대하여 일예로서 액티브로우를 적용했으나 다르게 임의의 상태로 바뀔수도 있음은 이 분야의 통상의 지식을 가진 사람은 익히 알 수 있는 사실이다.
상술한 바와 같이 2개의 프로세서간의 데이타 전송시 스트로브신호와 응답신호를 이용하여 상호간의 스테이터스를 파악한 후 전송이 이루어지도록 함으로써 별도의 스테이터스신호용 포트를 할당할 필요가 없고 제어 프로세서의 핀 하나를 다른 부가 기능에 이용할 수 있게 되어 부품감소 효과와 아울러 경제적 잇점이 있다.

Claims (2)

  1. 상호 데이타 전송 가능한 제어 및 피제어 프로세서로 이루어진 시스템에 있어서, 데이타 버스를 통해 입력되는 데이타를 저장하며 데이타 저장 상태를 나타내는 스테이터스신호(STS)와 데이타 입력 완료신호(DIN)를 발생하는 데이타 저장부(10)와, 외부 제어 프로세서로부터 발생되는 스트로브신호(STB)와 상기 데이타 저장부(10)의 상태를 스테이터스신호(STS)를 비교하여 상기 데이타 저장부(10)에서 데이타를 받아도 되는지의 여부를 지시하는 데이타 저장 제어 신호(DSC)를 발생하는 저장 제어부(20)와, 상기 데이타 저장부(10)로부터 발생되는 데이타 입력 완료신호(DIN)와 상기 저장 제어부(20)에 래치된 스트로브신호(STB)를 논리조합하여 전송 데이타 수신완료 상태를 나타내는 응답신호(ACK)를 발생하는 응답신호 발생부(30)로 구성됨을 특징으로 하는 피제어 프로세서의 데이타 전송회로.
  2. 임의 제어 프로세서와 피제어 프로세서간의 데이타 전송 방법에 있어서, 상기 제어프로세서로부터 발생되는 스트로브신호와 상기 피제어 프로세서 내부 메모리의 저장상태를 표시하는 스테이터스신호의 상태에 따라 상기 제어프로세서로부터 상기 피제어 프로세서로 데이타전송이 시작되며, 데이타 수신 완료시 상기 피제어 프로세서로부터 제어프로세서로 응답신호를 송출함으로 특징으로 하는 방법.
KR1019900009187A 1990-06-21 1990-06-21 데이타 전송회로 및 방법 KR920004415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009187A KR920004415B1 (ko) 1990-06-21 1990-06-21 데이타 전송회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009187A KR920004415B1 (ko) 1990-06-21 1990-06-21 데이타 전송회로 및 방법

Publications (2)

Publication Number Publication Date
KR920001354A KR920001354A (ko) 1992-01-30
KR920004415B1 true KR920004415B1 (ko) 1992-06-04

Family

ID=19300366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009187A KR920004415B1 (ko) 1990-06-21 1990-06-21 데이타 전송회로 및 방법

Country Status (1)

Country Link
KR (1) KR920004415B1 (ko)

Also Published As

Publication number Publication date
KR920001354A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
US4380798A (en) Semaphore register including ownership bits
US5862405A (en) Peripheral unit selection system having a cascade connection signal line
KR100354934B1 (ko) 데이터처리시스템및버스프로토콜구현방법
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
HU201165B (en) Device for connecting modules of 8 and 16 bit to a system of microprocessor of 16 bit
US4322794A (en) Bus connection system
JP2778222B2 (ja) 半導体集積回路装置
US5463756A (en) Memory control unit and associated method for changing the number of wait states using both fixed and variable delay times based upon memory characteristics
KR100561119B1 (ko) 신호 전송 장치
KR940012160A (ko) 확장가능한 중앙 처리 장치
KR920004415B1 (ko) 데이타 전송회로 및 방법
US4644469A (en) Addressing system for electronic computer
US6052746A (en) Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset
EP0352806A2 (en) Cache memory and access controller using such memory
KR890005154B1 (ko) 쿼드유와트 칩 선택제어회로
KR840000385B1 (ko) 버스 접촉 시스템
KR930003450B1 (ko) 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치
JPS60117847A (ja) デ−タ制御回路
KR0146304B1 (ko) 메인 메모리와 디피램의 공유장치
JPS61270952A (ja) デ−タ伝送方式
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR930022207A (ko) 마스터/슬레이브 메모리 공유장치와 공유 제어방법
JP3275975B2 (ja) インターフェイス回路
KR950012497B1 (ko) 프로그래머블 인지신호발생회로
KR960001268B1 (ko) 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee