KR960001268B1 - 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치 - Google Patents

Abstract

내용 없음.

Description

플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치

제1도는 본 발명의 플래그 방식에 의한 데이타 제어장치.

제2도는 제1도의 각부 파형도.

제3도는 본 발명의 플래그 방식에 의한 버스간의 데이타 흐름에 따른 개념도.

* 도면의 주요부분에 대한 부호의 설명

A,B Bus : 버스 1 : 공유메모리부

2,3 : 플래그부 4 : 제어부

본 발명은 서로 상이한 통신규약(protocol)을 갖는 두 종류의 버스 인터페이스(Bus interface)에서 데이타(data) 제어장치에 관한 것으로, 특히 플래그 방식을 이용한 데이타 제어장치에 관한 것이다.

종래의 서로 상이한 통신규약을 갖는 두 종류의 버스에서 데이타 엑세스 제어방법은 공유메모리 엑세스(Shared Memorry Access)방법에 의한 인터럽트 (Inte rrupt)방법을 사용하였다.

즉, A버스 사이드의 스텝에서 B버스를 이용하는 시스템으로 데이타를 전송하기 위해서는 먼저 공유메모리에 전송하고자 하는 데이타를 써 넣은 후, B버스에 인터럽트신호를 발생시켜 B버스 시스템에서 공유메모리에 써 넣어진 데이타를 가져갈 수 있도록 설계하였다.

그러나 이와 같은 인터럽트 방법을 사용하는 종래의 기술에 있어서는 인터럽트 신호를 사용하는 신호라인(Sigal Line)이 단락되었을 경우는 시스템의 이용이 전혀 불가능하고 인터럽트 방식을 이용할 경우 타이밍에 고려해야 될 점들이 많이 발생하여 설계가 복잡하게 되는 등의 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 본 발명의 목적은 상이한 통신규약을 갖는 두 종류의 버스 인터페이스에서 데이타의 흐름을 원활하게 제어하는 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치의 특징은, 통신규약이 서로다른 제1 및 제2버스와, 상기 제1 및 제2버스사이에 데이타를 공유할 수 있는 공유메모리부와, 제1버스에서 공유메모리부를 이용할 수 있도록 플래그 신호를 발생하기 위한 제1 플래그 발생부와, 상기 제2버스에서 공유메모리부를 이용할 수 있도록 플래그 신호를 발생하기 위한 제2플래그 발생부와, 상기 제1 및 제2플래그발생부에 버스공유에 따른 각각의 플래그 신호들을 제공하는 제어부를 포함하여 구성된 점에 있다.

이하, 본 발명에 따른 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치의 바람직한 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명의 플래그 방식을 이용한 데이타 제어장치 구성도로써, 통신규약이 서로 다른 제1버스(A Bus) 및 제2버스(B Bus)와, 제1버스(A Bus)와 제2버스 (B Bus)의 데이타를 공통으로 메모리할 수 있는 공통메모리부(1)와, 앤드게이트 (IC1), D-플립플롭(D-F/F1) 등으로 이루어져 제1버스(A Bus)에서 공유메모리(1)를 이용할 수 있도록 플래그를 발생하기 위한 제1플래그부(2)와, 앤드게이트(IC2), D-플립플롭(D-F/F2) 등으로 이루어져 제2버스(B Bus)에서 공유메모리(1)를 이용할 수 있도록 플래그를 발생하기 위한 제2플래그부(3) 및 상기 제1 및 제2플래그발생부 (2)(3)에 버스공유에 따른 각종 플래그 신호들을 제공하는 제어부(4)를 구비하여 구성된다.

이와 같이 구성된 본 발명의 플래그 방식에 의한 데이타 제어장치의 동작은 다음과 같다.

제2도는 본 발명에 따른 제어부(4)의 각부 파형도로써, 여기서 각 앤드게이트(IC1,IC2)의 일 입력단에는 리세트(Reset) 신호가 인가되고 타입력단에는 제1 및 제2버스에서 플래그 크리어 신호가 입력되도록 하며 각 앤드게이트(IC1,IC2)는 해당 D-플립플롭(D-F/F1,D-F/F2)을 프리세트(preset)시키도록 되어 있다.

그리고, 각 D-플립플롭(D/F/F1,D-F/F2)의 입력단에는 제1 및 제2버스(A Bus, B Bus)의 플래그 세트 신호가 입력되고 출력단에는 상대방 버스에 플래그 신호 (FLAG AB*,FLAG BA*)를 출력하도록 되어 있다.

이와 같이 구성된 본 발명이 플래그 방식에 의한 버스간의 데이타 제어장치의 동작은 다음과 같다.

제2도는 본 발명에 따른 각부 파형도로써, 전원이 공급되어 리세트(Reset) 신호가 걸리면 플래그 신호(FLAG AB*,FLAG BA*)는 하이상태로 된다.

그리고, 만약 제1버스(A Bus)가 제2버스(B Bus)로 데이타를 전송할 경우 제1플래그부(2)에 제2도와 같이 FLAG-SET-AB*의 트리거 펄스(Trigger pulse)를 싣는다.

이때 D-플립플롭(D-F/F1)에서 출력되는 FLAG AB*는 로우레벨을 갖게 되므로 제2버스(B Bus)에서는 공유메모리부(1)에 접근할 수 없다.

따라서 제1버스에서 전공하고자 하는 데이타를 공유메모리부(1)에 기록하고 기록이 완료되면 FLAG-CLEAR-AB*의 트리거 펄스를 제2도와 같이 실어 D-플립플롭 (D-F/F1)을 초기화시키므로 D-플립플롭(D-F/F1)에서 출력되는 FLAG AB* 신호는 하이레벨을 갖도록 한다.

그러므로 제2버스(B Bus)가 공유메모리부(1)에 접근할 수 있어 공유메모리부 (1)에 기록된 데이타를 제2버스(B Bus)가 읽어낸다.

또한, 제2버스(B Bus)에서 제1버스(A Bus)로 데이타를 전송할시에도 먼저 FLAG AB* 상태를 체크하여 하이상태면 제2버스(B Bus)에서 FLAG-SET-AB* 트리거 펄스를 제2도와 같이 실어 FLAG BA*가 로우레벨을 갖도록 하여 제1버스(A Bus)에서는 공유메모리부(1)에 접근할 수 없도록 하여 상술한 바와 같이 데이타를 전송한다.

따라서 제1버스(A Bus), 제2버스(B Bus)는 공유메모리부(1)에 접근하기 위해서는 서로 플래그(FLAG BA*,FLAG AB*)를 체크하여야 되며 접근가능한 상태가 될 경우 상대방의 플래그를 셋팅하여 상대방 버스의 접근을 막아야 된다.

그리고 반드시 버스 오퍼레이션(operation)이 끝났을 경우 해당버스는 상대방이 공유메모리부(1)에 접근할 수 있도록 플래그를 클리어(FLAG-CLEAR-AB*,BA*)해야 된다.

이상에서 설명한 바와 같이 본 발명에 있어서는 플래그 방식을 이용하므로써 다른 버스간에 데이타 인터페이스(Data Interface)뿐만 아니라 제3도와 같이 다운 로드(Down load) 방식의 시스템에서 다운 로드의 시작과 끝을 메인프로세서(Main processor)에서 알리는 역할도 할 수 있는 효과가 있다.

Claims (3)

1. 통신규약이 서로 다른 제1 및 제2버스(A,B Bus)와, 상기 제1 및 제2버스 사이에 데이타를 공유할 수 있는 공유메모리부(1)와, 제1버스(A Bus)에서 공유메모리부(1)를 이용할 수 있도록 플래그 신호를 발생하기 위한 제1플래그발생부(2)와, 상기 제2버스(B Bus)에서 공유메모리부(1)를 이용할 수 있도록 플래그 신호를 발생하기 위한 제2플래그발생부(3)와, 상기 제1 및 제2플래그발생부(2)(3)에 버스공유에 따른 각각의 플래그 신호들을 제공하는 제어부(4)를 포함하여 구성됨을 특징으로 하는 플래그(flag)방식에 의한 버스(Bus)간의 데이타 제어장치.
2. 제1항에 있어서, 상기 제1버스(A Bus)에서 공유메모리(1)로 접속하기 위하여 플래그 신호(FLAG-CLEAR-AB*)를 세트시키도록 한 플래그(flag) 방식에 의한 버스 (Bus)간의 데이타 제어장치.
3. 제1항에 있어서, 상기 제2버스(B Bus)에서 공유메모리(1)로 접속하기 위하여 플래그 크리어 신호를 (FLAG-CLEAR-AB*)를 세트시키도록 한 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치.