KR920001354A - 데이타 전송 회로 및 방법 - Google Patents
데이타 전송 회로 및 방법 Download PDFInfo
- Publication number
- KR920001354A KR920001354A KR1019900009187A KR900009187A KR920001354A KR 920001354 A KR920001354 A KR 920001354A KR 1019900009187 A KR1019900009187 A KR 1019900009187A KR 900009187 A KR900009187 A KR 900009187A KR 920001354 A KR920001354 A KR 920001354A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- processor
- controlled processor
- state
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 블럭도.
제 2 도는 볼 발명에 따른 흐름도.
제 3 도는 본 발명에 따른 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이타 저장보 20 : 저장 제어부
30 : 응답신호 발생부 G1, G2 : 오아게이트
FF ; D : 플립플롭.
Claims (2)
- 상호 데이타 전송 가능한 제어 및 피제어 프로세서로 이루어진 시스템에 있어서, 데이타 버스를 통해 입력되는 데이타를 저장하며 데이타 저장 상태를 나타내는 스테이터스 신호(STS)와 데이타 입력 완료신호(DIN)를 발생하는 데이타 저장부(10)와, 외부 제어 프로세서로부터 발생되는 스트로브 신호(STB)와 상기 데이타 저장부(10)의 상태를 나타내는 스테이터스 신호(STS)를 비교하여 상기 데이타 저장부(10)에서 데이타를 받아도 되는지의 여부를 지시하는 데이타 저장 제어 신호(DSC)를 발생하는 저장 제어부(20)와, 상기 데이타 저장부(10)로부터 발생되는 데이타 입력 완료신호(DIN)와 상기 저장 제어부(20)에 래치된 스트로브신호(STB)를 논리조합하여 전송 데이타 수신완료 상태를 나타내는 응답신호(ACK)를 발생하는 응답신호 발생부(30)로 구성됨을 특징으로 하는 피제어 프로세서의 데이타 전송회로.
- 임의 제어 프로세서와 피제어 프로세서간의 데이타 전송 방법에 있어서, 상기 제어프로세서로부터 발생되는 스트로브신호와 상기 피제어 프로세서 내부 메모리의 저장상태를 표시하는 스테이터스신호의 상태에 따라 상기 제어프로세서로부터 상기 피제어 프로세서로 데이타전송이 시작되며, 데이타 수신 완료시 상기 피제어 프로세서로부터 제어프로세서로 응답신호를 송출함으로 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900009187A KR920004415B1 (ko) | 1990-06-21 | 1990-06-21 | 데이타 전송회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900009187A KR920004415B1 (ko) | 1990-06-21 | 1990-06-21 | 데이타 전송회로 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920001354A true KR920001354A (ko) | 1992-01-30 |
| KR920004415B1 KR920004415B1 (ko) | 1992-06-04 |
Family
ID=19300366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900009187A KR920004415B1 (ko) | 1990-06-21 | 1990-06-21 | 데이타 전송회로 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004415B1 (ko) |
-
1990
- 1990-06-21 KR KR1019900009187A patent/KR920004415B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920004415B1 (ko) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850006652A (ko) | 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템 | |
| KR860002870A (ko) | 집적회로 장치 | |
| KR880000858A (ko) | 멀티 프로세서의 레벨 변경 동기 장치 | |
| KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| KR920006971A (ko) | 멀티포오트메모리 | |
| JPS57105879A (en) | Control system for storage device | |
| KR940012160A (ko) | 확장가능한 중앙 처리 장치 | |
| KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
| KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
| KR920001354A (ko) | 데이타 전송 회로 및 방법 | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| KR960019307A (ko) | 반도체 메모리장치 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR910006984A (ko) | 화상메모리 | |
| JPS5839358A (ja) | メモリアクセス制御方式 | |
| KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR880700606A (ko) | 시스템 프로세서 인터페이스 장치 | |
| KR890001356A (ko) | 통합 전자 우편 장치 시스템 | |
| KR970016994A (ko) | 공유 메모리를 통한 프로세서 간의 데이타 통신 장치 및 방법 | |
| KR19980026617A (ko) | 직렬 데이터 통신 시스템 | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
| KR910001566A (ko) | 공통 메모리 억쎄스방식 | |
| KR960016274A (ko) | Aal계층의 송신 인터페이스장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |