KR910012951A - 다중처리기 시스템에서의 데이터 전송 방법 - Google Patents
다중처리기 시스템에서의 데이터 전송 방법 Download PDFInfo
- Publication number
- KR910012951A KR910012951A KR1019890019313A KR890019313A KR910012951A KR 910012951 A KR910012951 A KR 910012951A KR 1019890019313 A KR1019890019313 A KR 1019890019313A KR 890019313 A KR890019313 A KR 890019313A KR 910012951 A KR910012951 A KR 910012951A
- Authority
- KR
- South Korea
- Prior art keywords
- multiprocessor system
- data transmission
- transmission method
- data
- address bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 다중처리기 시스템의 블럭도,
제4도는 본 발명의 데이타 기본 주기의 전송 방법을 나타낸 플로우챠트,
제5도는 본 발명의 어드레스 데이타 기본 주기의 전송 방법을 나타낸 플로우챠트.
Claims (1)
- 다중처리기 시스템에서, 하나의 프로세서가 어드레스를 어드레스 버스 상에 구동하고 선택된 메모리에서 데이타를 찾는 동안 어드레스 버스를 점유하지 않도록한 다중처리기 시스템에서의 데이타 전송 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019313A KR930003993B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 데이타 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019313A KR930003993B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 데이타 전송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910012951A true KR910012951A (ko) | 1991-08-08 |
| KR930003993B1 KR930003993B1 (ko) | 1993-05-19 |
Family
ID=19293471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890019313A KR930003993B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 데이타 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003993B1 (ko) |
-
1989
- 1989-12-22 KR KR1019890019313A patent/KR930003993B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003993B1 (ko) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| KR910014814A (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 | |
| KR870011537A (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
| KR860007597A (ko) | 멀티 프로세서 시스템 | |
| KR910009006A (ko) | Lan 제어기 | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
| KR910006984A (ko) | 화상메모리 | |
| KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
| KR880000961A (ko) | 영상 기억장치 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR970029099A (ko) | 에뮬레이터와 호스트간의 실시간 인터페이싱 방법 | |
| KR910001566A (ko) | 공통 메모리 억쎄스방식 | |
| KR890004238A (ko) | 순차접근 기억장치 | |
| KR960042409A (ko) | 프로세스간 자료전송방법 | |
| KR910012956A (ko) | 다층처리기 시스템에서의 전송 응답 방법 | |
| KR910008724A (ko) | 캐슈 메모리의 고속 억세스 장치 | |
| KR930008614A (ko) | 튜얼포트램을 이용한 통신시스템 | |
| KR940015857A (ko) | 씨피유 (cpu) 와 메모리의 인터페이스방법 | |
| KR960025116A (ko) | 시스템 제어기의 실시간 클럭 제어부 | |
| KR890009141A (ko) | 백업 메모리 회로에 있어서 원 바이트 억세스 방식 | |
| KR880006605A (ko) | 컴퓨터용 메모리 구성장치 | |
| KR900012453A (ko) | 듀얼포트 메모리를 이용한 프로세서간 통신회로 | |
| KR910009035A (ko) | 종합 디지탈망 시스템에서 출력신호정보의 처리방법 | |
| KR940022265A (ko) | 메모리 리드방법 | |
| KR950020100A (ko) | 공유메모리를 사용한 운영체제 커널의 메세지 출력방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020430 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |