KR860007597A - 멀티 프로세서 시스템 - Google Patents

멀티 프로세서 시스템 Download PDF

Info

Publication number
KR860007597A
KR860007597A KR1019860001849A KR860001849A KR860007597A KR 860007597 A KR860007597 A KR 860007597A KR 1019860001849 A KR1019860001849 A KR 1019860001849A KR 860001849 A KR860001849 A KR 860001849A KR 860007597 A KR860007597 A KR 860007597A
Authority
KR
South Korea
Prior art keywords
processor
address space
storage means
multiprocessor system
accessing
Prior art date
Application number
KR1019860001849A
Other languages
English (en)
Other versions
KR940001877B1 (ko
Inventor
요시마사 호소노
도시오 우노
Original Assignee
소니 가부시끼가이샤
오오가 노리오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오, 소니 가부시끼 가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR860007597A publication Critical patent/KR860007597A/ko
Application granted granted Critical
Publication of KR940001877B1 publication Critical patent/KR940001877B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

멀티 프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일 실시예를 도시하는 블럭도.
제 2 도는 16비트 CPU의 어드레스 공간상의 메모리맵의 일예를 도시하는 도면.
제 3 도는 8비트 CPU의 메모리 소자 관리의 일예를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 16비트 CPU 2 : 8비트 CPU 3 : 제어신호 변환회로
6 : RAM 10 : 어드레스 테이타버스 11 : 16비트용 콘트롤버스
12 : 8비트용 콘트롤버스 100 : 8비트 CPU용 RAM영역 101 : 창

Claims (2)

  1. 제 1 의 어드레스 공간을 갖는 제 1 의 프로세서와, 상기한 제 1 의 어드레스 공간보다도 좁은 제 2 의 프로세서와, 상기한 제 1 의 프로세서에 의해 억세스할 수 있는 기억수단과, 이 기억수단을 상기한 제 1 의 프로세서에 의해 억세스하기 위한 수단과, 상기 기억수단의 일부를 상기 제 2 의 프로세서용으로 배당하고, 상기한 제 2 의 프로세서에 의해 상기 기억수단의 일부를 억세스하기 위한 수단을 최소한으로 구비하여 형성되는 것을 특징으로 하는 멀티 프로세서 시스템.
  2. 제 1 항에 있어서, 상기한 제 1 의 어드레스 공간내에, 상기 제 2 의 프로세서, 관리하는 메모리 디바이스용의 어드레스 공간에 대응하는 창을 설치하고, 상기 제 1 의 프로세서에 의해 상기 창을 거쳐서 상기 메모리 디바이스를 관리하는 것을 특징으로 하는 멀티 프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860001849A 1985-03-15 1986-03-14 멀티 프로세서 시스템 KR940001877B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP51995 1985-03-15
JP60051995A JP2609220B2 (ja) 1985-03-15 1985-03-15 マルチ・プロセツサ・システム
JP85-51995 1985-03-15

Publications (2)

Publication Number Publication Date
KR860007597A true KR860007597A (ko) 1986-10-15
KR940001877B1 KR940001877B1 (ko) 1994-03-10

Family

ID=12902433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001849A KR940001877B1 (ko) 1985-03-15 1986-03-14 멀티 프로세서 시스템

Country Status (5)

Country Link
US (1) US4870572A (ko)
EP (1) EP0194696A3 (ko)
JP (1) JP2609220B2 (ko)
KR (1) KR940001877B1 (ko)
CA (1) CA1262493A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123101A (en) * 1986-11-12 1992-06-16 Xerox Corporation Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
JPS63167953A (ja) * 1986-12-29 1988-07-12 Nec Corp マルチプロセツサシステム
US5280604A (en) * 1986-12-29 1994-01-18 Nec Corporation Multiprocessor system sharing expandable virtual memory and common operating system
BG45007A1 (ko) * 1987-03-19 1989-03-15 Khristo A Turlakov
PH24865A (en) * 1987-03-24 1990-12-26 Ibm Mode conversion of computer commands
JPS6478358A (en) * 1987-09-19 1989-03-23 Canon Kk Data communication system
JPH0198073A (ja) * 1987-10-10 1989-04-17 Tsuneo Ikedo ワークステーション・プロセッサ構造
GB2211326B (en) * 1987-10-16 1991-12-11 Hitachi Ltd Address bus control apparatus
JPH01106150A (ja) * 1987-10-17 1989-04-24 Fanuc Ltd ローカルメモリ保護方式
EP0340901A3 (en) * 1988-03-23 1992-12-30 Du Pont Pixel Systems Limited Access system for dual port memory
EP0419721B1 (de) * 1989-09-29 1995-03-22 Siemens Aktiengesellschaft Kommunikationssystem für miteinander verbundene speicherprogrammierbare Steuerungen
CA2026768C (en) * 1989-11-13 1996-07-23 Russell S. Padgett Extended addressing using sub-addressed segment registers
JP2834831B2 (ja) * 1990-03-05 1998-12-14 キヤノン株式会社 情報処理装置
JPH04225625A (ja) * 1990-12-27 1992-08-14 Sony Corp ディジタル変調方式
JPH05257861A (ja) * 1992-03-11 1993-10-08 Nec Ic Microcomput Syst Ltd 多ポートメモリ
US5761739A (en) * 1993-06-08 1998-06-02 International Business Machines Corporation Methods and systems for creating a storage dump within a coupling facility of a multisystem enviroment
JPH0744489A (ja) * 1993-07-27 1995-02-14 Fujitsu Ltd データ転送方法
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639912A (en) * 1969-04-16 1972-02-01 Honeywell Inf Systems Management control subsystem for multiprogrammed data processing system
US3618045A (en) * 1969-05-05 1971-11-02 Honeywell Inf Systems Management control subsystem for multiprogrammed data processing system
US3735360A (en) * 1971-08-25 1973-05-22 Ibm High speed buffer operation in a multi-processing system
US3845474A (en) * 1973-11-05 1974-10-29 Honeywell Inf Systems Cache store clearing operation for multiprocessor mode
US3889237A (en) * 1973-11-16 1975-06-10 Sperry Rand Corp Common storage controller for dual processor system
JPS5440182B2 (ko) * 1974-02-26 1979-12-01
JPS522148A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Memory bus switching circuit
US4164787A (en) * 1977-11-09 1979-08-14 Bell Telephone Laboratories, Incorporated Multiple microprocessor intercommunication arrangement
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4443846A (en) * 1980-12-29 1984-04-17 Sperry Corporation Dual port exchange memory between multiple microprocessors
JPS5975350A (ja) * 1982-10-25 1984-04-28 Sumitomo Electric Ind Ltd マルチプロセツサシステムにおけるメモリ管理方法

Also Published As

Publication number Publication date
US4870572A (en) 1989-09-26
CA1262493A (en) 1989-10-24
JPS61211758A (ja) 1986-09-19
JP2609220B2 (ja) 1997-05-14
EP0194696A3 (en) 1990-04-25
EP0194696A2 (en) 1986-09-17
KR940001877B1 (ko) 1994-03-10

Similar Documents

Publication Publication Date Title
KR860007597A (ko) 멀티 프로세서 시스템
SE8405456D0 (sv) Mycket snabbt minnes- och minnesforvaltningssystem
KR860003556A (ko) 인터럽트 제어 시스템
KR860006743A (ko) 데이타 처리 시스템
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
KR870008253A (ko) 캐쉬 및 가상 메모리 편성 시스템
KR860001367A (ko) 전자기기 제어시스템
KR840001369A (ko) 동적 메모리의 리프 레시회로
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR880003252A (ko) 마이크로 프로세서
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
KR910008730A (ko) 반도체 기억장치
KR960024986A (ko) 정보 처리 장치
KR850700079A (ko) 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
KR880000859A (ko) 마이크로 프로세서
KR940024599A (ko) 데이타 요구방법 및 데이타 처리 시스템
KR870004369A (ko) 정보 처리 장치에 있어서의 기억 영역 구조
KR860001379A (ko) 마이크로 콤퓨터
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR910012951A (ko) 다중처리기 시스템에서의 데이터 전송 방법
KR870009286A (ko) 컴퓨터 시스템
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee