JPH01106150A - ローカルメモリ保護方式 - Google Patents
ローカルメモリ保護方式Info
- Publication number
- JPH01106150A JPH01106150A JP62260782A JP26078287A JPH01106150A JP H01106150 A JPH01106150 A JP H01106150A JP 62260782 A JP62260782 A JP 62260782A JP 26078287 A JP26078287 A JP 26078287A JP H01106150 A JPH01106150 A JP H01106150A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- register
- local memory
- cpu
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 description 19
- 238000013507 mapping Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- YURDCJXYOLERLO-LCYFTJDESA-N (2E)-5-methyl-2-phenylhex-2-enal Chemical compound CC(C)C\C=C(\C=O)C1=CC=CC=C1 YURDCJXYOLERLO-LCYFTJDESA-N 0.000 description 1
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 101150065753 LEG1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は無人化工場のセル：１ントローラ等のようなオ
ペレーション・システムを搭載したＣ Ｐ ＬＪモジュ
ールが、他の各種二］ントＯ−ラ七ジュールと組み合わ
されて椙成されたマルチＣＰ ＬＪシスデムに関する。
ペレーション・システムを搭載したＣ Ｐ ＬＪモジュ
ールが、他の各種二］ントＯ−ラ七ジュールと組み合わ
されて椙成されたマルチＣＰ ＬＪシスデムに関する。
従来の技術
グ［１−パル・バス（システム・バス）に複数のＣＩ）
ＩＪメモリＬ−ルが結合されたマルチＣＰ ＬＪシス
うムにＪ３いで、各ｃｐｕ′ＩＥ−ジュールが右するメ
モリへの他のＣＰ ｊＪ モジュールからのアクセスは
、いわゆるウィンドウ経由で受ける方式が一般的に利用
されている。例λば、あるｃｐｕｌ−ジュールに８メガ
ピツ］・（以■ζ、メ刀ピットをＭＢと記す）のＲＡＭ
があり、これに対しウィンドウを３ＭＢとりると、従来
は、この３ＭＢのウィンドウは固定され、例えば８ＭＢ
のＲＡＭの最初から３ＭＢというふうに固定され、この
ウィンドウを介して外部のＣＰＵモジ：Ｌ−ルは３ＭＲ
のメ°［りに対してアクヒス゛Ｃきるように構成されて
いる。 例えば、起動時にメインＣＰＬＪモジュールに
オペレーション・システム（Ｏ８）等を格納する場合、
ブートアップＣＰ ＬＪモジュールが外部メ１りよりラ
イ５ンド・シを経由してメインＣＰＵ七ジニ１− ／し
のローカルメモリにオペレーション・システムを転送し
、これが完了した侵メインＣＰＵモジ１．−ルを起動さ
せるという動作を行ね【！ることが通常行われＣいる。
ＩＪメモリＬ−ルが結合されたマルチＣＰ ＬＪシス
うムにＪ３いで、各ｃｐｕ′ＩＥ−ジュールが右するメ
モリへの他のＣＰ ｊＪ モジュールからのアクセスは
、いわゆるウィンドウ経由で受ける方式が一般的に利用
されている。例λば、あるｃｐｕｌ−ジュールに８メガ
ピツ］・（以■ζ、メ刀ピットをＭＢと記す）のＲＡＭ
があり、これに対しウィンドウを３ＭＢとりると、従来
は、この３ＭＢのウィンドウは固定され、例えば８ＭＢ
のＲＡＭの最初から３ＭＢというふうに固定され、この
ウィンドウを介して外部のＣＰＵモジ：Ｌ−ルは３ＭＲ
のメ°［りに対してアクヒス゛Ｃきるように構成されて
いる。 例えば、起動時にメインＣＰＬＪモジュールに
オペレーション・システム（Ｏ８）等を格納する場合、
ブートアップＣＰ ＬＪモジュールが外部メ１りよりラ
イ５ンド・シを経由してメインＣＰＵ七ジニ１− ／し
のローカルメモリにオペレーション・システムを転送し
、これが完了した侵メインＣＰＵモジ１．−ルを起動さ
せるという動作を行ね【！ることが通常行われＣいる。
発明が解決しようどザる問題点
上述したように、マルチＣＰＵシステムにＪ３いては、
ウィンドウを経由して他のｃ Ｐｕ ’ｃ−ジュールが
別なＣＰＵモジュールのある特定領域のローカルメモリ
をアクセスできる構成をとることによってオペレージ」
ン・システム等のプログラムの転送を可能にし、システ
ムを効率化している。しかし、逆にみればウィンドウを
経由して他のｃ ｐ Ｕ ’モジュールからアクヒスで
きるメモリ領域は、無防備であることを意味し、萌述の
ようにオペレーション・システムを格納し、他のＣＰＵ
モジＸＬ−ルから該オペレーション・システムを格納し
たメモリ領域をアクセスできることになると、プし１グ
ラムミス等によって、オペレーション・システム自体が
破壊される可能性があるという欠点を右り°る。
ウィンドウを経由して他のｃ Ｐｕ ’ｃ−ジュールが
別なＣＰＵモジュールのある特定領域のローカルメモリ
をアクセスできる構成をとることによってオペレージ」
ン・システム等のプログラムの転送を可能にし、システ
ムを効率化している。しかし、逆にみればウィンドウを
経由して他のｃ ｐ Ｕ ’モジュールからアクヒスで
きるメモリ領域は、無防備であることを意味し、萌述の
ようにオペレーション・システムを格納し、他のＣＰＵ
モジＸＬ−ルから該オペレーション・システムを格納し
たメモリ領域をアクセスできることになると、プし１グ
ラムミス等によって、オペレーション・システム自体が
破壊される可能性があるという欠点を右り°る。
そこで、本発明の目的は、マルチＣＰＵシステムにおい
で必要に応じてローカルメモリの保護が可能なローカル
メモリ保護方式を提供することにある。
で必要に応じてローカルメモリの保護が可能なローカル
メモリ保護方式を提供することにある。
問題点を解決するための手段
本発明は、複数のＣｒ） Ｕ七シノールがグローパル・
バスで結合されたマルチＣＰＵシステムにおいて、少な
くとも一つのＣＰＵモジュールの１−カルメモリは該Ｃ
ＰＵモジ」−ルに配設されたセグメント・ディスクリプ
タを介して他のＣＰ Ｕモジュールよりアクセスでき、
Ｌ記セグメント・ディスクリＩりは、他のＣＰｔＪモジ
１−ルがアクヒスできるレグメンｌ−を指定するレジス
タを有し、該レジスタの記憶内容を変更することによっ
て、他のＣＰ Ｕ ｔ’ジュールからアクセスできる１
２目−カルメモリのセグメントを変更するように構成す
ることによって、上記問題点を解決した。
バスで結合されたマルチＣＰＵシステムにおいて、少な
くとも一つのＣＰＵモジュールの１−カルメモリは該Ｃ
ＰＵモジ」−ルに配設されたセグメント・ディスクリプ
タを介して他のＣＰ Ｕモジュールよりアクセスでき、
Ｌ記セグメント・ディスクリＩりは、他のＣＰｔＪモジ
１−ルがアクヒスできるレグメンｌ−を指定するレジス
タを有し、該レジスタの記憶内容を変更することによっ
て、他のＣＰ Ｕ ｔ’ジュールからアクセスできる１
２目−カルメモリのセグメントを変更するように構成す
ることによって、上記問題点を解決した。
作 用
上記−つのＣＰ ＩＪモジュールの［］−カルメモリを
他のＣＰＵモジュールがアクセスする場合、上記セグメ
ント・アイスクリブタのレジスタに設定（きれでいるロ
ーカルメモリのセグメントのみアクヒスができるので、
オペレーション・システムのブ［１グラム等の他のｃ
Ｐ ＬＪ ｒ＝ジュールからアク１？スする必要のない
ものを上記ローカルメモリに格納した後は、レグメン１
−−デイスクリブタのレジスタの設定内容を変更し、他
のセグメントを指定するように設定ずれば、他のＣＰＵ
モジュールからは、上記オペレーションシステムプ【］
グラム等はアクセスすることができなく、これらのプ１
］グラムを破壊されること＜’Ｅ ＜保護できることと
なる。
他のＣＰＵモジュールがアクセスする場合、上記セグメ
ント・アイスクリブタのレジスタに設定（きれでいるロ
ーカルメモリのセグメントのみアクヒスができるので、
オペレーション・システムのブ［１グラム等の他のｃ
Ｐ ＬＪ ｒ＝ジュールからアク１？スする必要のない
ものを上記ローカルメモリに格納した後は、レグメン１
−−デイスクリブタのレジスタの設定内容を変更し、他
のセグメントを指定するように設定ずれば、他のＣＰＵ
モジュールからは、上記オペレーションシステムプ【］
グラム等はアクセスすることができなく、これらのプ１
］グラムを破壊されること＜’Ｅ ＜保護できることと
なる。
即ち、他のＣＰ ＬＪメモリ７−ルからアクセスできる
【コーカルメモリのセグメントは自由に変更設定が可能
で、これにＪ：す、ローカルメモリの保護が行われる。
【コーカルメモリのセグメントは自由に変更設定が可能
で、これにＪ：す、ローカルメモリの保護が行われる。
実施例
第１図は、木発１！！］の一実施例を適用するマルチＣ
ＰＵシステムのａｌｔ、１図であり、グ１１−パル・バ
ス（システム・バス）１を介し′Ｃ複数のＣＰＬＪモジ
ｌ−ルＡ、Ｂ、Ｃ，Ｄ、・・・が結合されでいる。
ＰＵシステムのａｌｔ、１図であり、グ１１−パル・バ
ス（システム・バス）１を介し′Ｃ複数のＣＰＬＪモジ
ｌ−ルＡ、Ｂ、Ｃ，Ｄ、・・・が結合されでいる。
例えばＣＰＵモジュール八をへインＣＰ ＬＪモジュー
ルとし、ＣＰＵモジ：Ｌ−ル８を該マルチＣＰＵシステ
ムを起動させるとき、メインＣＰＵモジュールのメモリ
内に外部メモリからオペレージ丑！ン・システムを転送
りるためのブートアップＣＰ ＬＪ［ジ」−ル、ＣＰｊ
ＪモジュールＣ，Ｉ）を他の各秤コント［１−ラのＣＰ
ｊＪ ”モジュールとする。そして、メインＣｌ）
Ｕモジュールへのメモリはウィンドウを経由して、他の
ＣＰＵモジュールからアクレスｒきるものとし、該メイ
ンＣＰＵモジ、−Ｌ−ルＡには、８ＭＢの１．１−カル
メ１りがあり、そして他のＣＰ ｔＪモジュールからア
クヒスするためのつ、Ｃンドウを３ＭＢどすると、本実
施例では、この３ＭＢのウィンドウをＩＭ［３のセグメ
ントに分割し、各セグメントに対し、それぞれ８ＭＲの
どの１ＭＢにマツプされるかを選択し得る構成とし、か
つ、選択されたセグメントに対し、■込み禁止等のメモ
リ保護を行うか否かの選択ができるように構成する。
そのため、このメインＣＰ ｋＪモジュール八へは、第
２図に承り“ようなレグメン］・・ディスクリブタが設
けられている。
ルとし、ＣＰＵモジ：Ｌ−ル８を該マルチＣＰＵシステ
ムを起動させるとき、メインＣＰＵモジュールのメモリ
内に外部メモリからオペレージ丑！ン・システムを転送
りるためのブートアップＣＰ ＬＪ［ジ」−ル、ＣＰｊ
ＪモジュールＣ，Ｉ）を他の各秤コント［１−ラのＣＰ
ｊＪ ”モジュールとする。そして、メインＣｌ）
Ｕモジュールへのメモリはウィンドウを経由して、他の
ＣＰＵモジュールからアクレスｒきるものとし、該メイ
ンＣＰＵモジ、−Ｌ−ルＡには、８ＭＢの１．１−カル
メ１りがあり、そして他のＣＰ ｔＪモジュールからア
クヒスするためのつ、Ｃンドウを３ＭＢどすると、本実
施例では、この３ＭＢのウィンドウをＩＭ［３のセグメ
ントに分割し、各セグメントに対し、それぞれ８ＭＲの
どの１ＭＢにマツプされるかを選択し得る構成とし、か
つ、選択されたセグメントに対し、■込み禁止等のメモ
リ保護を行うか否かの選択ができるように構成する。
そのため、このメインＣＰ ｋＪモジュール八へは、第
２図に承り“ようなレグメン］・・ディスクリブタが設
けられている。
第２図において、Ｒ１，Ｒ２，Ｒ３は各々４ビツトぐ構
成されるレジスタで、各レジスタＲ１〜Ｒ３の各ビット
へ害込むデータ信ＱＤＩ〜Ｄ４がパラレルに入力されて
おり、データ０１〜Ｏ３の３ビツトによって、８ＭＢの
メモリの内どのＩＭＢのメモリセグメントを選択するか
、即ち、他のＣｒ’Ｕ Ｅジー１−ルからアクセス可能
なセグメントのマツプ位置を指定し、残りのデータＤ４
ににつて、その指定されたメモリセグメントが保護を受
けるか否かを示すデータを示し、各データＤ１〜Ｄ４が
レジスタＲ１〜Ｒ４の各ビットに格納されるようになっ
ている。又ＭＡＰＳＴＲはマツピングスト［１−ブ、８
８１．８８２はセグメント選択信号を示し、これらマツ
ピングストローブ信号Ｍ Ａ Ｐ Ｓ Ｔ Ｂ、セグメ
ント選択信号Ｓ８１゜ＳＳ２はアンドゲート１０．１１
．１２に入力され、アンドゲートｉｏ、１１．１２の出
力は各／ＺレジスタＲ１，Ｒ２，Ｒ３に入力され、γ−
タＤ１〜Ｄ４を書込むレジスタを選択するようになって
いる。
成されるレジスタで、各レジスタＲ１〜Ｒ３の各ビット
へ害込むデータ信ＱＤＩ〜Ｄ４がパラレルに入力されて
おり、データ０１〜Ｏ３の３ビツトによって、８ＭＢの
メモリの内どのＩＭＢのメモリセグメントを選択するか
、即ち、他のＣｒ’Ｕ Ｅジー１−ルからアクセス可能
なセグメントのマツプ位置を指定し、残りのデータＤ４
ににつて、その指定されたメモリセグメントが保護を受
けるか否かを示すデータを示し、各データＤ１〜Ｄ４が
レジスタＲ１〜Ｒ４の各ビットに格納されるようになっ
ている。又ＭＡＰＳＴＲはマツピングスト［１−ブ、８
８１．８８２はセグメント選択信号を示し、これらマツ
ピングストローブ信号Ｍ Ａ Ｐ Ｓ Ｔ Ｂ、セグメ
ント選択信号Ｓ８１゜ＳＳ２はアンドゲート１０．１１
．１２に入力され、アンドゲートｉｏ、１１．１２の出
力は各／ＺレジスタＲ１，Ｒ２，Ｒ３に入力され、γ−
タＤ１〜Ｄ４を書込むレジスタを選択するようになって
いる。
即ち、マツピングストローブ信号ＭＡＰＳＴＢはインバ
ートされて各アンドゲート１０．１１゜１２に入力され
、又、アンドゲート１０にはセグメント選択信号ＳＳ１
．８３２が共にインバートされて入力（５れ、又アンド
ゲート１１にはセグメント選択信号ＳＳ２のみがインバ
ートされて入力され、アンドゲート１２にはセグメント
選択信号Ｓ８１がインバートされて入力されている。そ
のため、セグメンｌ−ｍ択信号５Ｓ１＝ＳＳ２＝Ｏ′ｃ
マツピングストローブ信号Ｍ Ａ Ｐ Ｓ Ｔ Ｂがｒ
ＯＪとなるとアンドゲート１０のみから出力が出され、
レジスタＲ１が選択され、レジスタＲ１の各ビットにデ
ータＤＩ−Ｄ４が書込まれる。又、ＳＳ１・−１，ＳＳ
２・−〇の場合にはマツピングスト〔１−１信号Ｍ Ａ
Ｉ） Ｓ Ｔ Ｂ ＝ Ｏでアンドゲート１１から出
力が出されレジスタＲ２が選択され、該レジスタＲ２の
各ビットにデータ０１〜１〕４が書込まれる。又、８８
１−０，５Ｓ２＝１でマツピングストローブ信号ＭへＰ
ｓＴＢが「０」になると、アンドゲート１２から出力さ
れ、レジスタＲ３が選択され、該レジスタＲ３の各ビッ
トにデータＤ１〜Ｄ４が書込まれる。
ートされて各アンドゲート１０．１１゜１２に入力され
、又、アンドゲート１０にはセグメント選択信号ＳＳ１
．８３２が共にインバートされて入力（５れ、又アンド
ゲート１１にはセグメント選択信号ＳＳ２のみがインバ
ートされて入力され、アンドゲート１２にはセグメント
選択信号Ｓ８１がインバートされて入力されている。そ
のため、セグメンｌ−ｍ択信号５Ｓ１＝ＳＳ２＝Ｏ′ｃ
マツピングストローブ信号Ｍ Ａ Ｐ Ｓ Ｔ Ｂがｒ
ＯＪとなるとアンドゲート１０のみから出力が出され、
レジスタＲ１が選択され、レジスタＲ１の各ビットにデ
ータＤＩ−Ｄ４が書込まれる。又、ＳＳ１・−１，ＳＳ
２・−〇の場合にはマツピングスト〔１−１信号Ｍ Ａ
Ｉ） Ｓ Ｔ Ｂ ＝ Ｏでアンドゲート１１から出
力が出されレジスタＲ２が選択され、該レジスタＲ２の
各ビットにデータ０１〜１〕４が書込まれる。又、８８
１−０，５Ｓ２＝１でマツピングストローブ信号ＭへＰ
ｓＴＢが「０」になると、アンドゲート１２から出力さ
れ、レジスタＲ３が選択され、該レジスタＲ３の各ビッ
トにデータＤ１〜Ｄ４が書込まれる。
又、１３〜２４はアンドゲートで、これらのアンドゲー
ト１３〜２４にはウィンドウ・アクセス・モードを示す
信号ＢＳＭのインバート信ｑど、ウィンドウ３ＭＢの内
どのウィンドウＩＭ［１を選択り°るかを示Ｊウィンド
ウ選択信８ＷΔ１．ＷΔ２が入力されてＪ３す、さらに
、アンドゲート１３〜１６には各々レジスタＲ１の各ビ
ット出力、アンドゲート１７〜２０には各々レジスタＲ
２の各ビットの出力、アントゲ−１−２１〜２４には各
々レジスタＲ３の各ビットの出力が入力されている。
ト１３〜２４にはウィンドウ・アクセス・モードを示す
信号ＢＳＭのインバート信ｑど、ウィンドウ３ＭＢの内
どのウィンドウＩＭ［１を選択り°るかを示Ｊウィンド
ウ選択信８ＷΔ１．ＷΔ２が入力されてＪ３す、さらに
、アンドゲート１３〜１６には各々レジスタＲ１の各ビ
ット出力、アンドゲート１７〜２０には各々レジスタＲ
２の各ビットの出力、アントゲ−１−２１〜２４には各
々レジスタＲ３の各ビットの出力が入力されている。
なお、アンドゲート１３・〜１６に入力されるつ７Ｃン
ドウ選択信号Ｗ△１．ＷΔ２はインバートされて入力さ
れ、アントゲ−１−１７〜２０には、信〔）ＷΔ２がイ
ンバートされて入力され、アンドゲート２１〜２４には
信号ＷＡ１がインバートされて入力されている。その結
果、ＷＡ１＝ＷＡ２＝０でレジスタＲ１がＷＡ１＝１．
ＷＡ２＝ＯでレジスタＲ２が、ＷＡｌ−０，ＷΔ２・・
１でレジスタＲ３が選択されるようになつ【いる。
ドウ選択信号Ｗ△１．ＷΔ２はインバートされて入力さ
れ、アントゲ−１−１７〜２０には、信〔）ＷΔ２がイ
ンバートされて入力され、アンドゲート２１〜２４には
信号ＷＡ１がインバートされて入力されている。その結
果、ＷＡ１＝ＷＡ２＝０でレジスタＲ１がＷＡ１＝１．
ＷＡ２＝ＯでレジスタＲ２が、ＷＡｌ−０，ＷΔ２・・
１でレジスタＲ３が選択されるようになつ【いる。
そして、アンドゲート１３，１７．２１の出力はオアゲ
ート３０に入力され、アンドゲート１４゜１８．２２の
出力はオアゲート３１に、アントゲ−ｈｌ ５．１９．
２３の出力はオアゲー］・３２に、アンドゲート１６，
２０．２４の出力はオアゲート３３に入力されている。
ート３０に入力され、アンドゲート１４゜１８．２２の
出力はオアゲート３１に、アントゲ−ｈｌ ５．１９．
２３の出力はオアゲー］・３２に、アンドゲート１６，
２０．２４の出力はオアゲート３３に入力されている。
イの結果、ウィンドウアクセスニード信号ＢＳＭが「０
」で、ウィンドウ選択信号ＷＡ１＝ＷΔ２・−〇のどき
、アンドゲート１３〜１６からレジスタＲ１の各ピット
の出力が出され、オアゲート３０〜３３よりアドレス（
ｉｉ号ＭＡ１〜ＭΔ３及びブ■デクト信号Ｐ Ｒが出さ
れる。即ち、アドレス１３号Ｍ△１〜ＭＡ３はレジスタ
Ｒ１の３ビットに格納されているしグメントアドレスを
出力し、メインＣＰ ＬＪΔのメ１す８Ｍｒ３の内の１
ＭＢのしグメントを選択り゛る。又、プロテクト信ｎＰ
Ｒは、該信号によって、該信号が例えば「１」であると
、選択されたヒゲメントメモリへの書込みを禁ＩＬ１Ｊ
’るようになっている。
」で、ウィンドウ選択信号ＷＡ１＝ＷΔ２・−〇のどき
、アンドゲート１３〜１６からレジスタＲ１の各ピット
の出力が出され、オアゲート３０〜３３よりアドレス（
ｉｉ号ＭＡ１〜ＭΔ３及びブ■デクト信号Ｐ Ｒが出さ
れる。即ち、アドレス１３号Ｍ△１〜ＭＡ３はレジスタ
Ｒ１の３ビットに格納されているしグメントアドレスを
出力し、メインＣＰ ＬＪΔのメ１す８Ｍｒ３の内の１
ＭＢのしグメントを選択り゛る。又、プロテクト信ｎＰ
Ｒは、該信号によって、該信号が例えば「１」であると
、選択されたヒゲメントメモリへの書込みを禁ＩＬ１Ｊ
’るようになっている。
同様に、ＢＳＭ＝・Ｏ１ＷΔ１＝１．ＷＡ２・・０のど
ぎはレジスタＲ２が選択され、アンドゲート１７へ・２
０よりレジスタＲ２の各ピッ［・のデータが出力されオ
アゲート３０〜３３よりアドレス信号ＭＡＩ〜ＭＡ３、
及びプロテクト信１’３ＰＲが出ツノされ、１３８Ｍ−
０，ｗＡｌ・＝Ｏ，ＷΔ２・・１のときはレジスタＲ３
が選択され、該レジスタＲ３の各ピットのデータがオア
ゲート３０〜３３よりアドレス信１ＪＭＡ１〜ＭＡ３．
プロアクト信号］）１でとして出力される。
ぎはレジスタＲ２が選択され、アンドゲート１７へ・２
０よりレジスタＲ２の各ピッ［・のデータが出力されオ
アゲート３０〜３３よりアドレス信号ＭＡＩ〜ＭＡ３、
及びプロテクト信１’３ＰＲが出ツノされ、１３８Ｍ−
０，ｗＡｌ・＝Ｏ，ＷΔ２・・１のときはレジスタＲ３
が選択され、該レジスタＲ３の各ピットのデータがオア
ゲート３０〜３３よりアドレス信１ＪＭＡ１〜ＭＡ３．
プロアクト信号］）１でとして出力される。
次に、本実施例の動作を説明する。
マツピングスト［１−ブ信弓ＭＡＰＳＴＢ、ｔグメント
選択信号３３１，３８２．データＤ１〜Ｄ／ｌは通常、
他のＣＰＵ ’モジュールからアクセスされるＣＰＵモ
ジ」−ルのＣＩ） Ｕから、即１５、」−記実施例では
メインＣＰＵモジュールΔのＣＰ ＬＪから出力きれる
が、該メインＣＰ ＬＪがブートアップ中で動作状態に
ないどきは、プートアップＣＰＵＴ−ジュールＢから出
力されるようになっＣいる。
選択信号３３１，３８２．データＤ１〜Ｄ／ｌは通常、
他のＣＰＵ ’モジュールからアクセスされるＣＰＵモ
ジ」−ルのＣＩ） Ｕから、即１５、」−記実施例では
メインＣＰＵモジュールΔのＣＰ ＬＪから出力きれる
が、該メインＣＰ ＬＪがブートアップ中で動作状態に
ないどきは、プートアップＣＰＵＴ−ジュールＢから出
力されるようになっＣいる。
そこで、メインＣＰ ＬＪモジュールへの８ＭＢのメｔ
り中１〜３Ｍ【３のセグメントにオペレージ１ン・シス
テムを格納するとすれば、プートアップｃｐｕａはまず
、セグメント選択信号５Ｓ１−８ Ｓ ２、−〇どじ、
データＤ１＝ ｒ）２＝、＝０３＝Ｏとし、データ］〕
４・、１（必ずしも「１」とする必要はない）としマツ
ピングスト１１− ’ｌ信号ＭΔＰＳＴＢを１°Ｏ［と
すると、アンドゲート１０のみから出力が出され、レジ
スタＲ１の各ピットにデータＤ１〜Ｄ／Ｉ即ちｒｏｏｏ
ｌＪを書込む、次にしグメント選択信号８８１”−１，
５Ｓ２＝Ｏ，データ０１−１．Ｄ２＝−ｒ）３＝＝Ｏ，
Ｉ）４＝１とし、マツピングスト１］−ブ信ｎＭへｒ’
ｓＴＢ・、０どすると、アンドゲート１１のみから出力
が出されレジスタＲ２にデータＤ−Ｄ４即ちｒｌｏｏｌ
Ｊが書込まれる。同様に、５Ｓ１＝０．５Ｓ２＝＝１゜
Ｄ１＝Ｏ，Ｄ２＝１．Ｄ３・＝０．ｌ）／１＝＝１とし
、イＵｆ−３ＭＡＩ〕５ＴＢ＝Ｏとすると、レジスタＲ
３にデータｒ０１０１Ｊが書込まれることとなる。
り中１〜３Ｍ【３のセグメントにオペレージ１ン・シス
テムを格納するとすれば、プートアップｃｐｕａはまず
、セグメント選択信号５Ｓ１−８ Ｓ ２、−〇どじ、
データＤ１＝ ｒ）２＝、＝０３＝Ｏとし、データ］〕
４・、１（必ずしも「１」とする必要はない）としマツ
ピングスト１１− ’ｌ信号ＭΔＰＳＴＢを１°Ｏ［と
すると、アンドゲート１０のみから出力が出され、レジ
スタＲ１の各ピットにデータＤ１〜Ｄ／Ｉ即ちｒｏｏｏ
ｌＪを書込む、次にしグメント選択信号８８１”−１，
５Ｓ２＝Ｏ，データ０１−１．Ｄ２＝−ｒ）３＝＝Ｏ，
Ｉ）４＝１とし、マツピングスト１］−ブ信ｎＭへｒ’
ｓＴＢ・、０どすると、アンドゲート１１のみから出力
が出されレジスタＲ２にデータＤ−Ｄ４即ちｒｌｏｏｌ
Ｊが書込まれる。同様に、５Ｓ１＝０．５Ｓ２＝＝１゜
Ｄ１＝Ｏ，Ｄ２＝１．Ｄ３・＝０．ｌ）／１＝＝１とし
、イＵｆ−３ＭＡＩ〕５ＴＢ＝Ｏとすると、レジスタＲ
３にデータｒ０１０１Ｊが書込まれることとなる。
次にプートアップＣＰＵＢはウィンドウ選択信ＱＷＡ１
．Ｗ△２を共に「０」とし、ウィンドウ・アクセス［−
ド信Ｑ［３３Ｍ＝Ｏとすれば、アンドゲート１３〜１６
を介してオアゲート３０〜３３からレジスタＲ１の各ピ
ットのデータがアドレス１３号ＭＡ１〜ＭＡ３及びブロ
テクス信号ＰＲとして出力される。この場合ＭＡ１＝＝
ＭΔ２＝・ＭＡ３＝０であり、８ＭＢのメｔりの内最初
の１ＭＢのしグメント、即ち、０番口のセグメントが選
択されることとなり、プートアップＣＰＵＢはこの選択
されたセグメントにオペレージ：１ン・システムのプ１
゛１グラムを外部メモリより格納さＵることどなる。ぞ
して最初のＩＭＢの［？グメントへの７１−１グラムの
格納が終γすると、次にＷ△１＝１．ＷＡ２＝Ｏ，ＢＳ
Ｍ＝Ｏとして、レジスタ１＜２を選択し、オアゲート３
０〜３２よりレジスタＲ２の各ピットのデータを出力さ
ける。この場合は、アドレス信号ＭＡ１＝１．ＭＡ２＝
０．ＭＡ３−０となり１番目の１ＭＢのセグメントが選
択され、オペレーション・システムプログラムは、この
１番［１のセグメントに続いて格納されることとなる。
．Ｗ△２を共に「０」とし、ウィンドウ・アクセス［−
ド信Ｑ［３３Ｍ＝Ｏとすれば、アンドゲート１３〜１６
を介してオアゲート３０〜３３からレジスタＲ１の各ピ
ットのデータがアドレス１３号ＭＡ１〜ＭＡ３及びブロ
テクス信号ＰＲとして出力される。この場合ＭＡ１＝＝
ＭΔ２＝・ＭＡ３＝０であり、８ＭＢのメｔりの内最初
の１ＭＢのしグメント、即ち、０番口のセグメントが選
択されることとなり、プートアップＣＰＵＢはこの選択
されたセグメントにオペレージ：１ン・システムのプ１
゛１グラムを外部メモリより格納さＵることどなる。ぞ
して最初のＩＭＢの［？グメントへの７１−１グラムの
格納が終γすると、次にＷ△１＝１．ＷＡ２＝Ｏ，ＢＳ
Ｍ＝Ｏとして、レジスタ１＜２を選択し、オアゲート３
０〜３２よりレジスタＲ２の各ピットのデータを出力さ
ける。この場合は、アドレス信号ＭＡ１＝１．ＭＡ２＝
０．ＭＡ３−０となり１番目の１ＭＢのセグメントが選
択され、オペレーション・システムプログラムは、この
１番［１のセグメントに続いて格納されることとなる。
そして、次にウィンドウ選択信号Ｗへ１−Ｏ，ＷＡ２＝
１．ウィンドウアクセスモード信号ＢＳＭ＝Ｏとしてレ
ジスタＲ３の内容「０１０１」をオアゲート３０〜３３
より出力させ、第２番目のセグメントを選択し、オペレ
ーション・システムプ［１グラムを該セグメントに格納
し、Ａベレーシ」ン・システムプログラムの格納を終了
する。
１．ウィンドウアクセスモード信号ＢＳＭ＝Ｏとしてレ
ジスタＲ３の内容「０１０１」をオアゲート３０〜３３
より出力させ、第２番目のセグメントを選択し、オペレ
ーション・システムプ［１グラムを該セグメントに格納
し、Ａベレーシ」ン・システムプログラムの格納を終了
する。
こうして、オペレーション・システムブト１グラムの格
納が終了りると、メインＣＰ （ＪへＳ、ｔ ｔ＝グメ
ント選択信号８８１．３８２をｒｏ、ＯＪとし、例、、
ｔばデータＤ１〜Ｆ）３を「１１０」及び：、（ｉ込み
禁１にする場合はｆ−タＤ４を「１」、書込み禁止にし
ない場合はｒＯＪとし、マツピングスト［１−１信月Ｍ
ＡＰＳＴＢを「０」とし、レジスタＲ１の各ビットにデ
ータＤ１〜０４を書込む。同様に８３１．８８２をｒｌ
、ＯＪ 、データＤ１〜Ｄ３をｒｏｏｌＪ、データＤ４
を「０」又は「１」として、ＭＡＰＳＴＢを「０」にし
て、レジスタの各ビットにデータＤ１〜Ｄ４を１８込み
、次に８８１．８８２をｒｏｌＪ、データＤ１〜Ｄ３を
ｒｌｏｌＪ、データＤ４を「Ｏ」又は［１］として、Ｍ
Ａｒ’ＳＴＢを「０」どしてレジスタＲ３にデータＤ１
〜Ｄ４を書込む。これにより、他のＣＰ ｔＪモジ」−
ルからアクセスできるメモリセグメントは３＋ ４，５
番［１のセグメントとなる。叩ら、ウィンドウアクセス
し一ド信号Ｒ８Ｍを「０」とし、ウィンドウ選択信号Ｗ
Ａ１．ＷＡ２を入力してレジスタＲ１〜Ｒ３を選択して
、オアゲートＭ１〜Ｍ３より出力されるアドレス信号Ｍ
△１〜ＭΔ３は４．５，６ｉｔ目のセグメントとなり、
オペレーション・システムのプログラムが格納されてい
るセグメント０．１．２は他のＣＰ ＬＪモジュールか
らはアクセスされることはない。
納が終了りると、メインＣＰ （ＪへＳ、ｔ ｔ＝グメ
ント選択信号８８１．３８２をｒｏ、ＯＪとし、例、、
ｔばデータＤ１〜Ｆ）３を「１１０」及び：、（ｉ込み
禁１にする場合はｆ−タＤ４を「１」、書込み禁止にし
ない場合はｒＯＪとし、マツピングスト［１−１信月Ｍ
ＡＰＳＴＢを「０」とし、レジスタＲ１の各ビットにデ
ータＤ１〜０４を書込む。同様に８３１．８８２をｒｌ
、ＯＪ 、データＤ１〜Ｄ３をｒｏｏｌＪ、データＤ４
を「０」又は「１」として、ＭＡＰＳＴＢを「０」にし
て、レジスタの各ビットにデータＤ１〜Ｄ４を１８込み
、次に８８１．８８２をｒｏｌＪ、データＤ１〜Ｄ３を
ｒｌｏｌＪ、データＤ４を「Ｏ」又は［１］として、Ｍ
Ａｒ’ＳＴＢを「０」どしてレジスタＲ３にデータＤ１
〜Ｄ４を書込む。これにより、他のＣＰ ｔＪモジ」−
ルからアクセスできるメモリセグメントは３＋ ４，５
番［１のセグメントとなる。叩ら、ウィンドウアクセス
し一ド信号Ｒ８Ｍを「０」とし、ウィンドウ選択信号Ｗ
Ａ１．ＷＡ２を入力してレジスタＲ１〜Ｒ３を選択して
、オアゲートＭ１〜Ｍ３より出力されるアドレス信号Ｍ
△１〜ＭΔ３は４．５，６ｉｔ目のセグメントとなり、
オペレーション・システムのプログラムが格納されてい
るセグメント０．１．２は他のＣＰ ＬＪモジュールか
らはアクセスされることはない。
又、この他のＣＰ ＬＪモジュールからアクセスできる
セグメント３．４．５に対しても、ブ［１デクト信号Ｐ
Ｒが「１」であれば、書込みができなく、保護されるこ
ととなる。
セグメント３．４．５に対しても、ブ［１デクト信号Ｐ
Ｒが「１」であれば、書込みができなく、保護されるこ
ととなる。
このように、セグメント・ディスクリプタのレジスタＲ
１〜Ｒ３に格納りるデータの内容に応じて、ウィンドウ
のマツピング位置即ち、他のＣＰＵモジｊ−ルからアク
セスできるセグメントを選択的に変更できるため、−度
セグメントを選択し、オペレーション・システム等の他
のＣＩ） Ｕモジュールからアクレスづる必要のないプ
［１グラムを格納した後、ウィンドウでマツピングする
位置、叩らレジスタＲ１〜Ｒ３の記憶内容を変えること
により、確実にプログラムの保護がぐぎる。
１〜Ｒ３に格納りるデータの内容に応じて、ウィンドウ
のマツピング位置即ち、他のＣＰＵモジｊ−ルからアク
セスできるセグメントを選択的に変更できるため、−度
セグメントを選択し、オペレーション・システム等の他
のＣＩ） Ｕモジュールからアクレスづる必要のないプ
［１グラムを格納した後、ウィンドウでマツピングする
位置、叩らレジスタＲ１〜Ｒ３の記憶内容を変えること
により、確実にプログラムの保護がぐぎる。
ざらに、本実施例では、プロテクト信号をも各ウィンド
ウのデータに付加しでいるから、ウィンドウのマツピン
グアドレス仲買のセグメントに対し、書込み禁止を選択
ぐき、メモリーの記憶内容の保護が図れる。なお、レジ
スタＲ１〜Ｒ３にさらに１ビツト増加し、プロテクトの
内容を４）込み禁止、読出し／書込み禁止をも選択でき
るようにしでもにい。
ウのデータに付加しでいるから、ウィンドウのマツピン
グアドレス仲買のセグメントに対し、書込み禁止を選択
ぐき、メモリーの記憶内容の保護が図れる。なお、レジ
スタＲ１〜Ｒ３にさらに１ビツト増加し、プロテクトの
内容を４）込み禁止、読出し／書込み禁止をも選択でき
るようにしでもにい。
発明の効果
本発明は、他のＣＰＵモジュールからアクセスできるロ
ーカルメモリのけグメントを、セグメント・ディスクリ
プタによって設定変更できるようにしたから、−Ｉｆ他
のＣＰ ｊＪモジｌ−ルからアクセスしてプログラム等
を［１−カルメｔりに格納した後、この格納したプログ
ラム等が他のｃｒ’ｕｔｒｌ−ルからアクレスする必要
のないものの揚台には、セグメント・ディスクリプタの
設定内容を変え、このプしｉグラム等を格納したセグメ
ント・には他のＣＰ ＬＪモジュールからアクセスでき
ないようにすることによっで、ローカルメモリに記憶し
た内容を保護することができる。
ーカルメモリのけグメントを、セグメント・ディスクリ
プタによって設定変更できるようにしたから、−Ｉｆ他
のＣＰ ｊＪモジｌ−ルからアクセスしてプログラム等
を［１−カルメｔりに格納した後、この格納したプログ
ラム等が他のｃｒ’ｕｔｒｌ−ルからアクレスする必要
のないものの揚台には、セグメント・ディスクリプタの
設定内容を変え、このプしｉグラム等を格納したセグメ
ント・には他のＣＰ ＬＪモジュールからアクセスでき
ないようにすることによっで、ローカルメモリに記憶し
た内容を保護することができる。
第１図は本発明を適用するマルチＣＰＵシステムの概説
図、第２図は本発明の一実施例のしグメント・ディスク
リブタの説明図である。 ＭＡＰＳＴＢ・・・マツピングスト１］−１信号、ＳＳ
１．ＳＳ２・・・セグメント選択信号、Ｄ１〜Ｄ４・・
・データ、ＢＳＭ・・・ウィンドウアクレスモード信号
、ＷＡｌ、ＷＡ２・・・ウィンドウ選択信号、ＭＡ１〜
Ｍ八〇・・へアドレス信号、ＰＲ・・・プロテクト信号
、Ｒ１へＲ３・・・レジスタ。
図、第２図は本発明の一実施例のしグメント・ディスク
リブタの説明図である。 ＭＡＰＳＴＢ・・・マツピングスト１］−１信号、ＳＳ
１．ＳＳ２・・・セグメント選択信号、Ｄ１〜Ｄ４・・
・データ、ＢＳＭ・・・ウィンドウアクレスモード信号
、ＷＡｌ、ＷＡ２・・・ウィンドウ選択信号、ＭＡ１〜
Ｍ八〇・・へアドレス信号、ＰＲ・・・プロテクト信号
、Ｒ１へＲ３・・・レジスタ。
Claims (4)
- （１）複数のＣＰＵモジュールがグローバル・バスで結
合されたマルチＣＰＵシステムにおいて、少なくとも一
つのＣＰＵモジュールのローカルメモリは該ＣＰＵモジ
ュールに配設されたセグメント・ディスクリプタを介し
て他のＣＰＵモジュールよりアクセスでき、上記セグメ
ント・ディスクリプタは、他のＣＰＵモジュールがアク
セスできるセグメントを指定するレジスタを有し、該レ
ジスタの記憶内容を変更することによって、他のＣＰＵ
モジュールからアクセスできる上記ローカルメモリのセ
グメントを変更することを特徴とするローカルメモリの
保護方式。 - （２）上記セグメント・ディスクリプタのレジスタには
メモリ保護を行うか否かを記憶する記憶部を有し、該記
憶部の設定内容に応じ、該セグメント・ディスクリプタ
で指定した上記ローカルメモリのセグメントの記憶内容
の保護を行うようにした特許請求の範囲第１項記載のロ
ーカルメモリ保護方式。 - （３）上記記憶部に設定するメモリ保護内容は、書込み
禁止か否かの情報である特許請求の範囲第２項記載のロ
ーカルメモリ保護方式。 - （４）上記記憶部に設定するメモリ保護内容は書込み禁
止又は読み書き禁止か否かの情報である特許請求の範囲
第２項記載のローカルメモリ保護方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260782A JPH01106150A (ja) | 1987-10-17 | 1987-10-17 | ローカルメモリ保護方式 |
| EP19880908983 EP0338089A4 (en) | 1987-10-17 | 1988-10-17 | Apparatus for protecting local memory in a multiprocessor system |
| PCT/JP1988/001054 WO1989003560A1 (en) | 1987-10-17 | 1988-10-17 | Apparatus for protecting local memory in a multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260782A JPH01106150A (ja) | 1987-10-17 | 1987-10-17 | ローカルメモリ保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106150A true JPH01106150A (ja) | 1989-04-24 |
Family
ID=17352653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62260782A Pending JPH01106150A (ja) | 1987-10-17 | 1987-10-17 | ローカルメモリ保護方式 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0338089A4 (ja) |
| JP (1) | JPH01106150A (ja) |
| WO (1) | WO1989003560A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938078B1 (en) | 1998-12-09 | 2005-08-30 | Nec Corporation | Data processing apparatus and data processing method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2028551A1 (en) * | 1989-11-03 | 1991-05-04 | John S. Thayer | Data destination facility |
| WO1991014443A1 (en) * | 1990-03-20 | 1991-10-03 | Amrad Corporation Limited | A method for regulating neuron development and maintenance |
| US5701417A (en) * | 1991-03-27 | 1997-12-23 | Microstar Laboratories | Method and apparatus for providing initial instructions through a communications interface in a multiple computer system |
| WO1993022726A1 (en) * | 1992-05-04 | 1993-11-11 | Compaq Computer Corporation | Single map data destination facility |
| US5341494A (en) * | 1993-02-12 | 1994-08-23 | Compaq Computer Corporation | Memory accessing system with an interface and memory selection unit utilizing write protect and strobe signals |
| JP4497689B2 (ja) * | 1999-10-01 | 2010-07-07 | キヤノン株式会社 | 印刷装置、交換ユニット、及び、メモリユニット |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205995A (ja) * | 1982-05-25 | 1983-12-01 | Toshiba Corp | メモリ保護方式 |
| JPS61196354A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | ロ−カルプロセツサ制御方式 |
| JPS62125444A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | メモリ共有エリア制御方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150928A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Memory system |
| JP2609220B2 (ja) * | 1985-03-15 | 1997-05-14 | ソニー株式会社 | マルチ・プロセツサ・システム |
| JP2924326B2 (ja) * | 1991-07-30 | 1999-07-26 | 松下電器産業株式会社 | トラッキング誤差検出装置 |
-
1987
- 1987-10-17 JP JP62260782A patent/JPH01106150A/ja active Pending
-
1988
- 1988-10-17 EP EP19880908983 patent/EP0338089A4/en not_active Withdrawn
- 1988-10-17 WO PCT/JP1988/001054 patent/WO1989003560A1/ja not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205995A (ja) * | 1982-05-25 | 1983-12-01 | Toshiba Corp | メモリ保護方式 |
| JPS61196354A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | ロ−カルプロセツサ制御方式 |
| JPS62125444A (ja) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | メモリ共有エリア制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938078B1 (en) | 1998-12-09 | 2005-08-30 | Nec Corporation | Data processing apparatus and data processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0338089A1 (en) | 1989-10-25 |
| WO1989003560A1 (en) | 1989-04-20 |
| EP0338089A4 (en) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU626051B2 (en) | High performance memory system | |
| EP0631241B1 (en) | Initializing multiple bus networks | |
| US11263154B2 (en) | Block or page lock features in serial interface memory | |
| US20080282017A1 (en) | Serial Peripheral Interface Switch | |
| US4821169A (en) | Access verification arrangement for digital data processing system which has demand-paged memory with page crossing detection | |
| US8266361B1 (en) | Access methods and circuits for devices having multiple buffers | |
| JPH01106150A (ja) | ローカルメモリ保護方式 | |
| US20020166034A1 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US6556476B1 (en) | Non-volatile memory data protection | |
| WO2016106933A1 (zh) | 一种基于若干分区的mcu芯片信息保护方法和装置 | |
| JPS6086642A (ja) | メモリ制御情報設定方式 | |
| US5537355A (en) | Scheme to test/repair multiple large RAM blocks | |
| JPH0778231A (ja) | メモリカード | |
| JPS60701B2 (ja) | デ−タ処理装置 | |
| JPH01309159A (ja) | マルチポートメモリ | |
| JPH0827758B2 (ja) | メモリ・システム | |
| US6223241B1 (en) | Sharing of the indirect addressing of the registers of a peripheral dedicated to emulation | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPS6136669B2 (ja) | ||
| JP2927072B2 (ja) | アクセス権検査装置 | |
| JPH08129508A (ja) | コンピュータシステム及びその共有メモリ制御方法 | |
| CN116662984A (zh) | 内存隔离装置以及基于内存隔离装置的多核计算系统 | |
| JPH0336650A (ja) | メモリ保護方式 | |
| JP2000207235A (ja) | 情報処理装置 |