KR910014814A - 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 - Google Patents

가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 Download PDF

Info

Publication number
KR910014814A
KR910014814A KR1019900017233A KR900017233A KR910014814A KR 910014814 A KR910014814 A KR 910014814A KR 1019900017233 A KR1019900017233 A KR 1019900017233A KR 900017233 A KR900017233 A KR 900017233A KR 910014814 A KR910014814 A KR 910014814A
Authority
KR
South Korea
Prior art keywords
cache
virtual
information
processor
computer system
Prior art date
Application number
KR1019900017233A
Other languages
English (en)
Other versions
KR930004430B1 (ko
Inventor
켈리 에드문드
케클레오브 미첼
튜보이스 미첼
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR910014814A publication Critical patent/KR910014814A/ko
Application granted granted Critical
Publication of KR930004430B1 publication Critical patent/KR930004430B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 시스템에서 메모리의 이용을 설명하는 도, 제2도는 본 발명을 포함하는 컴퓨터 시스템을 설명하는 블록도.

Claims (6)

  1. 제1 및 제2프로세서, 각각 상기 프로세서와 연관된 직접 맵 가상 캐쉬 메모리, 주메모리, 가상 어드레스를 실제 어드레스로 변환하는 각각의 프로세서와 연관된 메모리 관리 수단, 주 메모리내의 동일 실제주소로 부터 각 캐쉬내의 정보를 각 캐쉬내의 동일 오프셋에 상주시키도록 가상 인덱스를 포함한 가상 주소에 의해서 각 프로세서와 연관된 캐쉬를 어드레스 하는 수단, 어느 다른 가상 캐쉬가 동일 실제 메모리 위치로부터 정보를 포함하는지를 결정하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 어느 다른 가상 캐쉬가 동일한 실제 메모리 위치로부터 정보를 포함하는지를 결정하는 수단이, 찾아낸 정보의 실제 주소 및 가상 인덱스를 각 캐쉬에 저장된 실제 주소 및 가상 인덱스와 비교하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제1항에 있어서, 가장 인덱스는 정보가 상주한 캐쉬의 특정한 페이지 크기 부분 및 페이지 크기 부분 내의 오프셋을 지시하는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제1 및 제2프로세서, 하나의 이러한 프로세서에 각각 연관된 제1 및 제2가상 어드레스 가능한 직접 맵 캐쉬 메모리, 주메모리, 시스템 버스, 주 메모리내의 동일한 실제 주소로 부터 각 캐쉬내의 정보가 각 캐쉬내의 동일한 오프셋에 상주하도록 상기 프로세서와 연관된 캐쉬를 제어하는 하나의 상기 프로세서에 각각 연관된 제1 및 제2메모리 관리 수단으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제4항에 있어서, 메모리 관리 수단은 실제 주소 및 어느 특정 정보의 가상 캐쉬내의 위치를 나타내는 가상 인덱스를 포함하는 신호를 발생하며, 어느 다른 가상 캐쉬가 동일한 실제 메모리위치로 부터 정보를 포함하는지를 결정하는 수단을 더포함하는 것을 특징으로 하는 컴퓨터 시스템.
  6. 제5항에 있어서, 어느 다른 가상 캐쉬가 동일한 실제 메모리 위치로부터의 정보를 포함하는지를 결정하는 수단은 신호의실제 주소 부분을 연관된 가상 캐쉬내의 정보의 실제 주소와 비교하는 스누피 태그 수단, 및 어느 특별한 정보의 가상 캐쉬내의 부분을 나타내는 신호의 가상 인덱스 부분을 연관된 가상 캐쉬내의 정보의 가상 인덱스와 비교하는 비교기 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017233A 1990-01-05 1990-10-26 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지장치 KR930004430B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46122590A 1990-01-05 1990-01-05
US461,225 1990-01-05

Publications (2)

Publication Number Publication Date
KR910014814A true KR910014814A (ko) 1991-08-31
KR930004430B1 KR930004430B1 (ko) 1993-05-27

Family

ID=23831689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017233A KR930004430B1 (ko) 1990-01-05 1990-10-26 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지장치

Country Status (6)

Country Link
US (1) US5361340A (ko)
JP (1) JP3493409B2 (ko)
KR (1) KR930004430B1 (ko)
CA (1) CA2026224C (ko)
GB (1) GB2239724B (ko)
HK (1) HK53994A (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318174A (ja) * 1992-04-29 1994-11-15 Sun Microsyst Inc キャッシュ・メモリ・システム及び主メモリに記憶されているデータのサブセットをキャッシュする方法
JPH06290076A (ja) * 1993-04-05 1994-10-18 Nec Ic Microcomput Syst Ltd デバッグ装置
WO1995009397A1 (en) * 1993-09-30 1995-04-06 Apple Computer, Inc. System for decentralized backing store control of virtual memory in a computer
US5813046A (en) * 1993-11-09 1998-09-22 GMD--Forschungszentrum Informationstechnik GmbH Virtually indexable cache memory supporting synonyms
US5584007A (en) * 1994-02-09 1996-12-10 Ballard Synergy Corporation Apparatus and method for discriminating among data to be stored in cache
US5588129A (en) * 1994-02-09 1996-12-24 Ballard; Clinton L. Cache for optical storage device and method for implementing same
SE515718C2 (sv) * 1994-10-17 2001-10-01 Ericsson Telefon Ab L M System och förfarande för behandling av minnesdata samt kommunikationssystem
US6006312A (en) * 1995-02-27 1999-12-21 Sun Microsystems, Inc. Cachability attributes of virtual addresses for optimizing performance of virtually and physically indexed caches in maintaining multiply aliased physical addresses
US5787476A (en) 1995-05-05 1998-07-28 Silicon Graphics, Inc. System and method for maintaining coherency of virtual-to-physical memory translations in a multiprocessor computer
JPH0926945A (ja) * 1995-07-10 1997-01-28 Toshiba Corp 情報処理装置
US5809537A (en) * 1995-12-08 1998-09-15 International Business Machines Corp. Method and system for simultaneous processing of snoop and cache operations
US5787445A (en) * 1996-03-07 1998-07-28 Norris Communications Corporation Operating system including improved file management for use in devices utilizing flash memory as main memory
US6041396A (en) * 1996-03-14 2000-03-21 Advanced Micro Devices, Inc. Segment descriptor cache addressed by part of the physical address of the desired descriptor
US5897664A (en) * 1996-07-01 1999-04-27 Sun Microsystems, Inc. Multiprocessor system having mapping table in each node to map global physical addresses to local physical addresses of page copies
US6199152B1 (en) 1996-08-22 2001-03-06 Transmeta Corporation Translated memory protection apparatus for an advanced microprocessor
US5991819A (en) * 1996-12-03 1999-11-23 Intel Corporation Dual-ported memory controller which maintains cache coherency using a memory line status table
US6282625B1 (en) 1997-06-25 2001-08-28 Micron Electronics, Inc. GART and PTES defined by configuration registers
US6249853B1 (en) 1997-06-25 2001-06-19 Micron Electronics, Inc. GART and PTES defined by configuration registers
US6069638A (en) * 1997-06-25 2000-05-30 Micron Electronics, Inc. System for accelerated graphics port address remapping interface to main memory
CN100392618C (zh) * 1997-08-11 2008-06-04 全斯美达有限公司 保护计算机内存储器被写入的系统、方法和设备
KR100421687B1 (ko) * 1997-08-11 2004-03-10 트랜스메타 코포레이션 개선된 마이크로프로세서를 위한 변환 메모리 보호 장치
US6304910B1 (en) * 1997-09-24 2001-10-16 Emulex Corporation Communication processor having buffer list modifier control bits
US6148387A (en) 1997-10-09 2000-11-14 Phoenix Technologies, Ltd. System and method for securely utilizing basic input and output system (BIOS) services
US6252612B1 (en) 1997-12-30 2001-06-26 Micron Electronics, Inc. Accelerated graphics port for multiple memory controller computer system
US7071946B2 (en) * 1997-12-30 2006-07-04 Micron Technology, Inc. Accelerated graphics port for a multiple memory controller computer system
US6157398A (en) 1997-12-30 2000-12-05 Micron Technology, Inc. Method of implementing an accelerated graphics port for a multiple memory controller computer system
KR19990070788A (ko) * 1998-02-24 1999-09-15 윤종용 가상캐쉬 메모리의 어라이징 방지방법
US6275872B1 (en) * 1998-10-20 2001-08-14 Bellsouth Intellectual Property Corporation Method for performing migration of uninitialized entries from a storage to a repository within an intelligent peripheral in an advanced intelligent network
US6954923B1 (en) 1999-01-28 2005-10-11 Ati International Srl Recording classification of instructions executed by a computer
US6978462B1 (en) 1999-01-28 2005-12-20 Ati International Srl Profiling execution of a sequence of events occuring during a profiled execution interval that matches time-independent selection criteria of events to be profiled
US8074055B1 (en) 1999-01-28 2011-12-06 Ati Technologies Ulc Altering data storage conventions of a processor when execution flows from first architecture code to second architecture code
US7065633B1 (en) 1999-01-28 2006-06-20 Ati International Srl System for delivering exception raised in first architecture to operating system coded in second architecture in dual architecture CPU
US6826748B1 (en) 1999-01-28 2004-11-30 Ati International Srl Profiling program execution into registers of a computer
US7941647B2 (en) 1999-01-28 2011-05-10 Ati Technologies Ulc Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination
US8121828B2 (en) 1999-01-28 2012-02-21 Ati Technologies Ulc Detecting conditions for transfer of execution from one computer instruction stream to another and executing transfer on satisfaction of the conditions
US7275246B1 (en) 1999-01-28 2007-09-25 Ati International Srl Executing programs for a first computer architecture on a computer of a second architecture
US7111290B1 (en) 1999-01-28 2006-09-19 Ati International Srl Profiling program execution to identify frequently-executed portions and to assist binary translation
US7013456B1 (en) 1999-01-28 2006-03-14 Ati International Srl Profiling execution of computer programs
US8127121B2 (en) 1999-01-28 2012-02-28 Ati Technologies Ulc Apparatus for executing programs for a first computer architechture on a computer of a second architechture
US6779107B1 (en) 1999-05-28 2004-08-17 Ati International Srl Computer execution by opportunistic adaptation
US7254806B1 (en) 1999-08-30 2007-08-07 Ati International Srl Detecting reordered side-effects
US6469705B1 (en) * 1999-09-21 2002-10-22 Autodesk Canada Inc. Cache addressing
US6934832B1 (en) 2000-01-18 2005-08-23 Ati International Srl Exception mechanism for a computer
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7502901B2 (en) * 2003-03-26 2009-03-10 Panasonic Corporation Memory replacement mechanism in semiconductor device
JP4783229B2 (ja) * 2006-07-19 2011-09-28 パナソニック株式会社 キャッシュメモリシステム
JP4821887B2 (ja) 2009-06-08 2011-11-24 日本電気株式会社 コヒーレンシ制御システム、コヒーレンシ制御装置及びコヒーレンシ制御方法
US8719547B2 (en) 2009-09-18 2014-05-06 Intel Corporation Providing hardware support for shared virtual memory between local and remote physical memory
KR101355105B1 (ko) * 2012-01-03 2014-01-23 서울대학교산학협력단 캐시 일관성 보장을 위한 공유 가상 메모리 관리 장치
US9678872B2 (en) * 2015-01-16 2017-06-13 Oracle International Corporation Memory paging for processors using physical addresses
US11550455B2 (en) * 2016-06-07 2023-01-10 Palo Alto Research Center Incorporated Localized visual graph filters for complex graph queries
US10747679B1 (en) * 2017-12-11 2020-08-18 Amazon Technologies, Inc. Indexing a memory region

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB232526A (en) * 1924-09-22 1925-04-23 Progression Sa Improvements relating to change speed gearing
US4136385A (en) * 1977-03-24 1979-01-23 International Business Machines Corporation Synonym control means for multiple virtual storage systems
US4400770A (en) * 1980-11-10 1983-08-23 International Business Machines Corporation Cache synonym detection and handling means
US4985829A (en) * 1984-07-31 1991-01-15 Texas Instruments Incorporated Cache hierarchy design for use in a memory management unit
US4785398A (en) * 1985-12-19 1988-11-15 Honeywell Bull Inc. Virtual cache system using page level number generating CAM to access other memories for processing requests relating to a page
US4885680A (en) * 1986-07-25 1989-12-05 International Business Machines Corporation Method and apparatus for efficiently handling temporarily cacheable data
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5113510A (en) * 1987-12-22 1992-05-12 Thinking Machines Corporation Method and apparatus for operating a cache memory in a multi-processor
US4992930A (en) * 1988-05-09 1991-02-12 Bull Hn Information Systems Inc. Synchronous cache memory system incorporating tie-breaker apparatus for maintaining cache coherency using a duplicate directory
GB8814076D0 (en) * 1988-06-14 1988-07-20 Int Computers Ltd Data processing system
US5097409A (en) * 1988-06-30 1992-03-17 Wang Laboratories, Inc. Multi-processor system with cache memories
US4939641A (en) * 1988-06-30 1990-07-03 Wang Laboratories, Inc. Multi-processor system with cache memories
US5029070A (en) * 1988-08-25 1991-07-02 Edge Computer Corporation Coherent cache structures and methods
US5148533A (en) * 1989-01-05 1992-09-15 Bull Hn Information Systems Inc. Apparatus and method for data group coherency in a tightly coupled data processing system with plural execution and data cache units
US5222224A (en) * 1989-02-03 1993-06-22 Digital Equipment Corporation Scheme for insuring data consistency between a plurality of cache memories and the main memory in a multi-processor system

Also Published As

Publication number Publication date
HK53994A (en) 1994-06-03
JPH03220644A (ja) 1991-09-27
GB9018686D0 (en) 1990-10-10
KR930004430B1 (ko) 1993-05-27
GB2239724A (en) 1991-07-10
US5361340A (en) 1994-11-01
CA2026224C (en) 1995-10-10
JP3493409B2 (ja) 2004-02-03
CA2026224A1 (en) 1991-07-06
GB2239724B (en) 1993-11-24

Similar Documents

Publication Publication Date Title
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
US20210374069A1 (en) Method, system, and apparatus for page sizing extension
KR101593107B1 (ko) 메모리 요청들을 처리하기 위한 시스템들 및 방법들
KR870006471A (ko) 고속 캐쉬 시스템
TW376488B (en) Virtual memory system with local and global virtual address translation
KR900005299A (ko) 가상계산기 시스템
KR920013132A (ko) 우선변환 참조 버퍼
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR930022214A (ko) 다중처리기 컴퓨터 시스템의 응집성 카피-백 버퍼용 방법 및 장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR970067364A (ko) 멀티모드 캐시 메모리
KR960011713A (ko) 컴퓨터 시스템 및 캐시 히트/미스 판단 방법
KR970029072A (ko) 이중 디렉토리 가상 캐쉬 및 그 제어 방법
KR890005614A (ko) 가상기억 제어 관리 시스템
JPS60237553A (ja) キヤツシユコヒ−レンスシステム
KR910014824A (ko) 프로세서 및 정보 처리 장치
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR900013510A (ko) 캐시 메모리
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR900000773A (ko) 캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법
JPH04326437A (ja) 情報処理装置
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020518

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee