KR960018881A - 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 - Google Patents
비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 Download PDFInfo
- Publication number
- KR960018881A KR960018881A KR1019950040925A KR19950040925A KR960018881A KR 960018881 A KR960018881 A KR 960018881A KR 1019950040925 A KR1019950040925 A KR 1019950040925A KR 19950040925 A KR19950040925 A KR 19950040925A KR 960018881 A KR960018881 A KR 960018881A
- Authority
- KR
- South Korea
- Prior art keywords
- bit field
- address
- bit
- control logic
- memory
- Prior art date
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims 11
- 238000000034 method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Abstract
비트 필드 시스템은 전용 비트 필드 어드레스를 경유해 액세스되는 비트 필드 주변 장치뿐만 아니라 프로세서를 포함하는 것을 개시하고 있다. 그 시스템은 비트 필드 동작을 효과적으로 실행한다. 또한, 그 시스템은 비트 필드 동작을 수행할 능력을 갖는 원래의 비트 필드 지시 세트를 포함하지 않는 프로세서를 구비한다. 그 시스템은 비트 필드 지시를 인코딩하는데 포함된 장애를 피할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 비트 필드 주변 장치를 갖는 시스템도.
제2도는 제1도의 비트 필드 주변 장치의 블럭도.
제3도는 본 발명에 따라 제1도의 비트 필드 주변 장치의 메모리 할당 도시도.
Claims (15)
- 비트 필드 어드레스에 응답하는 비트 필드 주변 장치에 있어서, 특수한 비트 필드 어드레스를 수신하는 비트 필드 제어 논리와, 비트 필드 제어 논리에 결합되고 다수의 비트 기억 장소를 포함하는 비트 필드 메모리를 구비하며, 상기 배트 필드 제어 논리는 특수한 비트 필드 어드레스에 응답하여 비트 필드 메모리의 설정된 비트 기억장소를 억세스하는 것을 특징으로 하는 비트 필드 주변 장치.
- 제1항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 비트 기억 장소가 특수한 비트 필드 어드레스에 응답하여 액세스되는 것을 제어하는 것을 특징으로 하는 비트 필드 주변 장치.
- 제1항에 있어서, 비트 필드 메모리는 각 비트 기억 장소에 대응하는 다수의 개별적인 메모리를 포함하는 것을 특징으로 하는 비트 필드 주변 장치.
- 제3항에 있어서, 다수의 개별적인 메모리가 각각의 래치인 것을 특징으로 하는 비트 필드 주변 장치.
- 제3항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 다수의 개별적인 메모리중 어느 것이 특수한 비트 필드 어드레스에 응답하여 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 주변 장치.
- 제3항에 있어서, 1≤j≤6 및 0≤k≤16 또는 j=k=16일 때, 여기서 j는 비트 필드폭이고 k는 비트 필드 오프 세트이고, 값 1en(j)+k을 갖는 비스 필드 어드레스가 비트 필드 주변 장치에 의해 수신될 때, 선택 및 루팅 논리는 k를 0로 할때 오프 세트를 갖는 j 개별적인 메모리를 액세스하는 것을 특징으로 하는 비트 필드 주변 장치.
- 제1항에 있어서, 특수한 비트 필드 어드레스는 프로세서용 확장된 지시에 대응하고, 비트 필드 제어 논리는 특수한 비트 필드 어드레스를 수신하는 것에 응답해서 확장된 지시를 수행하는 것을 특징으로 하는 비트 필드 주변 장치.
- 비트 필드 시스템에 있어서, 비트 필드 지시에 응답해서 비트 필드 어드레스를 발생시키는 프로세서와, 비트 필드 어드레스를 수신하는 비트 필드 제어 논리와, 비트 필드 제어 논리에 결합되고 다수의 비트 기억장소를 포함하는 비트 필드 메모리를 포함하며 프로세서에 결합된 비트 필드 장치를 구비하며, 상기 비트 필드 제어 논리는 특수한 비트 필드 어드레스에 응답해서 비트 필드 메모리의 설정된 비트 기억 장소를 액세스하는 것을 특징으로 하는 비트 필드 시스템.
- 제8항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 비트 기억 장소중 어느것이 특수한 비트 필드 어드레스에 응답해서 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 시스템.
- 제8항에 있어서, 비트 필드 메모리는 각각의 비트 기억 장소에 대응하는 다수의 개별적인 메모리를 포함하는 것을 특징으로 하는 비트 필드 시스템.
- 제10항에 있어서, 다수의 개별적인 메모리는 각각의 래치인 것을 특징으로 하는 비트 필드 시스템.
- 제10항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하고, 선택 및 루팅 논리는 비트 필드 메모리의 다수의 개별적인 메모리중 어느 것이 특수한 비트 필드 어드레스에 응답해서 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 시스템.
- 제10항에 있어서, 1≤j≤16 및 0≤k≤16 또는 j=k=16일 때, 여기서 j는 비트 필드폭이고 k는 비트 필드 오프세트이고, 값 1en(i)+k을 갖는 비스 필드 어드레스가 비트 필드 주변 장치에 의해 수신될 때, 선택 및 루팅 논리는 k를 0로 할때 오프 세트를 갖는 j 개별적인 메모리를 액세스하는 것을 특징으로 하는 비트 필드 시스템.
- 제8항에 있어서, 특수한 비트 필드 어드레스는 프로세서용 확장된 지시에 대응하고, 비트 필드 제어 논리는 특수한 비트 필드 어드레스를 수신자는 것에 응답해서 확장된 지시를 수행라는 것을 특징으로 하는 비트 필드 시스템.
- 특수한 어드레스를 수신하는 제어 논리와, 제어 논리에 결합되고, 다수의 비트 기억 장소를 포함하는 메모리를 구비하며, 상기 제어 논리는 특수한 어드레스에 응답하여 메모리의 설정된 비트를 액세스하고, 상기 특수한 어드레스는 프로세서용 확장된 지시에 대응하며, 상기 제어 논리는 특수한 어드레스를 수신하는 것에 응답해서 확장된 지시를 수행하는 것을 특징으로 자며 어드레스에 응답하는 것을 특징으로 하는 주변 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33779294A | 1994-11-14 | 1994-11-14 | |
US337,792 | 1994-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960018881A true KR960018881A (ko) | 1996-06-17 |
KR100225187B1 KR100225187B1 (ko) | 1999-10-15 |
Family
ID=23322028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950040925A KR100225187B1 (ko) | 1994-11-14 | 1995-11-13 | 비트 필드 주변 장치 및 이 장치를 구비한 비트 필드 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6081869A (ko) |
EP (1) | EP0715252B1 (ko) |
JP (1) | JP2914428B2 (ko) |
KR (1) | KR100225187B1 (ko) |
DE (1) | DE69516817T2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6523108B1 (en) * | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
US8135975B2 (en) * | 2007-03-09 | 2012-03-13 | Analog Devices, Inc. | Software programmable timing architecture |
US20170185402A1 (en) * | 2015-12-23 | 2017-06-29 | Intel Corporation | Instructions and logic for bit field address and insertion |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028670A (en) * | 1976-02-06 | 1977-06-07 | International Business Machines Corporation | Fetch instruction for operand address calculation |
US4764896A (en) * | 1985-07-01 | 1988-08-16 | Honeywell Inc. | Microprocessor assisted memory to memory move apparatus |
US5210835A (en) * | 1986-08-27 | 1993-05-11 | Ken Sakamura | Data processing system having apparatus for increasing the execution speed of bit field instructions |
JP2613223B2 (ja) * | 1987-09-10 | 1997-05-21 | 株式会社日立製作所 | 演算装置 |
US5287503A (en) * | 1991-09-27 | 1994-02-15 | Sun Microsystems, Inc. | System having control registers coupled to a bus whereby addresses on the bus select a control register and a function to be performed on the control register |
-
1995
- 1995-10-24 DE DE69516817T patent/DE69516817T2/de not_active Expired - Fee Related
- 1995-10-24 EP EP95116747A patent/EP0715252B1/en not_active Expired - Lifetime
- 1995-11-08 JP JP7289829A patent/JP2914428B2/ja not_active Expired - Lifetime
- 1995-11-13 KR KR1019950040925A patent/KR100225187B1/ko not_active IP Right Cessation
-
1997
- 1997-08-06 US US08/907,066 patent/US6081869A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2914428B2 (ja) | 1999-06-28 |
EP0715252A1 (en) | 1996-06-05 |
DE69516817T2 (de) | 2000-12-07 |
DE69516817D1 (de) | 2000-06-15 |
KR100225187B1 (ko) | 1999-10-15 |
EP0715252B1 (en) | 2000-05-10 |
US6081869A (en) | 2000-06-27 |
JPH08212130A (ja) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4158227A (en) | Paged memory mapping with elimination of recurrent decoding | |
KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
KR910014814A (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 | |
WO2003042839A3 (en) | Memory management system and method providing linear address based memory access security | |
AU623457B2 (en) | Increasing options in locating rom in computer memory space | |
KR890007162A (ko) | 데이타 처리장치 | |
KR880005511A (ko) | 멀티 프로세서 시스템 및 그것에 사용된 코 프로세서 | |
KR970029066A (ko) | 명령어 인출 방법 및 장치 | |
KR970705076A (ko) | 메모리에 저장된 오정렬 데이타용 어드레스를 효율적으로 결정하는 장치 및 방법(Apparatus and Method for Efficiently Determining Addresses for Misaligned Data Stored in Memory) | |
KR850002617A (ko) | 마이크로 컴퓨터의 기억페이징 시스템 | |
KR970067364A (ko) | 멀티모드 캐시 메모리 | |
KR940024599A (ko) | 데이타 요구방법 및 데이타 처리 시스템 | |
KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
KR970066889A (ko) | 다중레벨 분기 예측 방법 및 장치 | |
KR19990037571A (ko) | 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법 | |
KR890005614A (ko) | 가상기억 제어 관리 시스템 | |
US20050066147A1 (en) | System and method for performing address translation in a computer system | |
JPS5617449A (en) | Transit address confirmation system | |
KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
JP2533245Y2 (ja) | データ処理装置 | |
KR920015203A (ko) | 캐쉬메모리(cash memory) 제어방법 | |
JPH0752408B2 (ja) | 情報処理装置 | |
KR850003599A (ko) | 데이타처리 시스템의 주기억 어드레스 제어시스템 | |
JPS54129934A (en) | Data access control system | |
JPS643780A (en) | Access system for memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020709 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |