KR920004962A - 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 - Google Patents
디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 Download PDFInfo
- Publication number
- KR920004962A KR920004962A KR1019910014751A KR910014751A KR920004962A KR 920004962 A KR920004962 A KR 920004962A KR 1019910014751 A KR1019910014751 A KR 1019910014751A KR 910014751 A KR910014751 A KR 910014751A KR 920004962 A KR920004962 A KR 920004962A
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- instructions
- pair
- combining
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
- G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 명령메모리버퍼와 명령처리유닛을 갖는 디지탈신호처리장치의 블럭도.
제2도는 긴 명령어를 발생하여 기억하는 명령메모리버퍼의 개념적인 블럭도.
제3도는 본 발명의 제1의 실시예를 도시한 블럭도.
Claims (14)
- 제1의 명령이 특정의 어드레스위치에서 기억수단에 기억된 순차적으로 인접하는 1쌍의 명령을 액세스하는 엑세스수단을 구비하여 어드레스위치의 시퀀스로 명령시퀀스를 기억하는 기억수단과 상기 기억수단에 결합되고, 상기 1쌍의 명령이 결합을 위해 사전에 규정된 기준과 일치하였을때 상기 순차적으로 인접하는 1쌍의 명령을 단일의 긴 명령어로 결합하는 명령사전처리수단을 포함하는 데이타처리유닛의 명령메모리장치.
- 특허청구의 범위 제1항에 있어서, 상기 명령사전처리수단은 상기 사전에 규정된 기준이 일치하지 않을때 상기 순차적으로 인접하는 1쌍의 명령중의 제1의 명령에서만 긴 명령어를 발생하는 명령메모리장치.
- 특허청구의 범위 제2항에 있어서, 또 상기 기억수단과 명령사전처리수단에 결합되어 상기 특정된 어드레스를 발생하는 프로그램카운터를 포함하고, 상기 프로그램카운터는 상기 명령사전처리수단이 상기 순차적으로 인접하는 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생할 때 상기 특정 어드레스를 1값씩 증가시키고, 상기 명령사전처리수단이 상기 순차적으로 인접하는 1쌍의 명령을 단일의 긴 명령어로 결합할 때 상기 특정의 어드레스를 2값씩 증가시키는 수단을 포함하는 명령메모리장치.
- 특허청구의 범위 제2항에 있어서, 상기 명령사전처리수단은 긴 명령어를 형성하도록 상기 제1의 명령을 사전에 규정된 비동작명령에 결합하는 것에 의해 상기 사전에 규정된 기준이 일치하지 않을때, 상기 순차적으로 인접하는 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생하는 수단을 포함하는 명령메모리장치.
- 특허청구의 범위 제4항에 있어서, 상기 기억수단내의 상기 액세스수단은 순차적으로 인접하는 1쌍의 명령을 동시에 액세스하는 명령메모리장치.
- 레지스터 스토어 및 로드명령을 디코드하는 제1의 명령디코더와 신호처리명령을 디코드하는 제2의 명령디코더를 구비한 신호처리유닛의 명령메모리장치에 있어서, 제1의 명령이 특정의 어드레스위치에서 기억수단에 기억된 순차적으로 인접하는 1쌍의 명령을 액세스하는 액세스수단을 구비하여 어드레스위치의 시퀀스로 명령시퀀스를 기억하는 기억수단과 상기 기억수단에 결합되고, 상기 1쌍의 명령이 결합을 위해 사전에 규정된 기준과 일치하였을 때 상기 순차적으로 인접하는 1쌍의 명령을 단일의 긴 명령어로 결합하고, 상기 사전에 규정된 기준이 일치하지 않을때 상기 순차적으로 인접하는 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생하는 명령사전처리 수단을 포함하고, 상기 사전에 규정된 기준은 상기 순차적으로 인접하는 1쌍의 명령중의 하나가 레지스터 스토어 명령 및 레지스터 로드명령으로 구성되는 조에서 선택된 명령이고, 상기 1쌍의 명령중의 다른 하나가 신호처리명령인 요구를 포함하는 데이타처리유닛의 명령메모리장치.
- 특허청구의 범위 제6항에 있어서, 또 상기 기억수단의 명령사전처리수단에 결합되어 상기 특정된 어드레스를 발생하는 프로그램카운터를 포함하고, 상기 프로그램카운터는 상기 명령사전처리수단이 상기 순차적으로 인접하는 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생할 때 상기 특정의 어드레스를 1값씩 증가시키고, 상기 명령사전처리수단이 상기 순차적으로 인접하는 1쌍의 명령을 단일의 긴 명령어로 결합할 때 상기 특정의 어드레스를 2값씩 증가시키는 수단을 포함하는 명령메모리장치.
- 특허청구의 범위 제7항에 있어서, 상기 기억수단내의 상기 액세스수단은 순차적으로 인접하는 1쌍의 명령을 동시에 액세스하는 명령메모리장치.
- 메모리에 어드레스위치의 시퀀스로 명령시퀀스를 기억하는 스텝, 상기 메모리내의 순차적으로 인접하는 어드레스위치에 기억되고, 그 중의 제1의 명령이 상기 메모리내의 특정의 어드레스위치에 기억된 1쌍의 명령을 액세스하는 스텝과 상기 1쌍의 명령이 결합을 위해 사전에 규정된 기준과 일치할 때 상기 1쌍의 명령을 단일의 긴 명령어로 결합하는 스텝을 포함하는 데이타처리유닛의 명령기억 및 페치방법.
- 특허청구의 범위 제9항에 있어서, 상기 결합하는 스텝은 상기 사전에 규정된 기준이 일치하지 않을때 상기 1쌍의 명령중의 제1의 명령에서만 긴 명령어를 발생하는 명령기억 및 페치방법.
- 특허청구의 범위 제10항에 있어서, 또 상기 결합하는 스텝이 상기 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생할 때 상기 특정의 어드레스를 1값씩 증가하고, 상기 결합하는 스텝이 상기 1쌍의 명령을 단일의 긴 명령어로 결합할때 상기 특정의 어드레스를 2값씩 증가하는 스텝을 포함하는 명령기억 및 페치방법.
- 특허청구의 범위 제10항에 있어서, 상기 결합하는 스텝은 긴 명령어를 형성하도록 상기 제1의 명령을 사전에 규정된 비동작 명령에 결합하는 것에 의해 상기 사전에 규정된 기준이 일치하지 않을 때 상기 1쌍의 명령중의 상기 제1의 명령에서만 긴 명령어를 발생하는 명령기억 및 페치방법.
- 특허청구의 범위 제12항에 있어서,상기 액세스하는 스텝은 상기 순차적으로 인접하는 1쌍의 명령을 동시에 액세스하는 명령기억 및 페치방법.
- 특허청구의 범위 제9항에 있어서, 상기 액세스하는 스텝은 상기 순차적으로 인접하는 1쌍의 명령을 동시에 액세스하는 명령기억 및 페치방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/575,140 US5163139A (en) | 1990-08-29 | 1990-08-29 | Instruction preprocessor for conditionally combining short memory instructions into virtual long instructions |
US7/575,140 | 1990-08-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920004962A true KR920004962A (ko) | 1992-03-28 |
Family
ID=24299114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910014751A KR920004962A (ko) | 1990-08-29 | 1991-08-26 | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5163139A (ko) |
EP (1) | EP0473420A3 (ko) |
JP (1) | JPH04313121A (ko) |
KR (1) | KR920004962A (ko) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69123629T2 (de) * | 1990-05-04 | 1997-06-12 | Ibm | Maschinenarchitektur für skalaren Verbundbefehlssatz |
US5335330A (en) * | 1990-05-14 | 1994-08-02 | Matsushita Electric Industrial Co., Ltd. | Information processing apparatus with optimization programming |
EP0498067A2 (en) * | 1991-02-08 | 1992-08-12 | International Business Machines Corporation | Microcode generation for a scalable compound instruction set machine |
DE69325826T2 (de) * | 1992-01-06 | 2000-02-24 | Hitachi Ltd | Rechner mit einer Parallelverarbeitungsfähigkeit |
US5438668A (en) * | 1992-03-31 | 1995-08-01 | Seiko Epson Corporation | System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer |
US5740465A (en) * | 1992-04-08 | 1998-04-14 | Hitachi, Ltd. | Array disk controller for grouping host commands into a single virtual host command |
US6735685B1 (en) | 1992-09-29 | 2004-05-11 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
JP3644959B2 (ja) | 1992-09-29 | 2005-05-11 | セイコーエプソン株式会社 | マイクロプロセッサシステム |
US5617549A (en) * | 1992-10-06 | 1997-04-01 | Hewlett-Packard Co | System and method for selecting and buffering even and odd instructions for simultaneous execution in a computer |
US5410721A (en) * | 1992-12-24 | 1995-04-25 | Motorola, Inc. | System and method for incrementing a program counter |
US5761473A (en) * | 1993-01-08 | 1998-06-02 | International Business Machines Corporation | Method and system for increased instruction synchronization efficiency in a superscalar processsor system utilizing partial data dependency interlocking |
US5511174A (en) * | 1993-03-31 | 1996-04-23 | Vlsi Technology, Inc. | Method for controlling the operation of a computer implemented apparatus to selectively execute instructions of different bit lengths |
WO1994027216A1 (en) * | 1993-05-14 | 1994-11-24 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
US5497493A (en) * | 1993-09-30 | 1996-03-05 | Intel Corporation | High byte right-shift apparatus with a register alias table |
EP0924601B1 (en) * | 1993-11-23 | 2001-09-26 | Hewlett-Packard Company, A Delaware Corporation | Parallel data processing in a single processor |
US5590358A (en) * | 1994-09-16 | 1996-12-31 | Philips Electronics North America Corporation | Processor with word-aligned branch target in a byte-oriented instruction set |
US6128720A (en) * | 1994-12-29 | 2000-10-03 | International Business Machines Corporation | Distributed processing array with component processors performing customized interpretation of instructions |
US5649135A (en) * | 1995-01-17 | 1997-07-15 | International Business Machines Corporation | Parallel processing system and method using surrogate instructions |
US5619408A (en) * | 1995-02-10 | 1997-04-08 | International Business Machines Corporation | Method and system for recoding noneffective instructions within a data processing system |
US5758371A (en) * | 1995-05-18 | 1998-06-02 | Vandyke; John Paul | Self-propelled independent mechanical handling device |
US5848288A (en) * | 1995-09-20 | 1998-12-08 | Intel Corporation | Method and apparatus for accommodating different issue width implementations of VLIW architectures |
US5751983A (en) * | 1995-10-03 | 1998-05-12 | Abramson; Jeffrey M. | Out-of-order processor with a memory subsystem which handles speculatively dispatched load operations |
US5896519A (en) * | 1996-06-10 | 1999-04-20 | Lsi Logic Corporation | Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions |
JP3670668B2 (ja) * | 1997-01-24 | 2005-07-13 | 株式会社ルネサステクノロジ | データ処理装置 |
US20030061471A1 (en) * | 1999-07-23 | 2003-03-27 | Masahito Matsuo | Data processor |
US5881307A (en) * | 1997-02-24 | 1999-03-09 | Samsung Electronics Co., Ltd. | Deferred store data read with simple anti-dependency pipeline inter-lock control in superscalar processor |
US5963723A (en) * | 1997-03-26 | 1999-10-05 | International Business Machines Corporation | System for pairing dependent instructions having non-contiguous addresses during dispatch |
US5898850A (en) * | 1997-03-31 | 1999-04-27 | International Business Machines Corporation | Method and system for executing a non-native mode-sensitive instruction within a computer system |
US5860060A (en) * | 1997-05-02 | 1999-01-12 | Texas Instruments Incorporated | Method for left/right channel self-alignment |
US6076159A (en) * | 1997-09-12 | 2000-06-13 | Siemens Aktiengesellschaft | Execution of a loop instructing in a loop pipeline after detection of a first occurrence of the loop instruction in an integer pipeline |
US6081884A (en) * | 1998-01-05 | 2000-06-27 | Advanced Micro Devices, Inc. | Embedding two different instruction sets within a single long instruction word using predecode bits |
US6345355B1 (en) | 1998-05-29 | 2002-02-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for distributing commands to a plurality of circuit blocks |
EP0992906B1 (en) * | 1998-10-06 | 2005-08-03 | Texas Instruments Inc. | Apparatus and method for software breakpoint in a delay slot |
US6681319B1 (en) * | 1998-10-06 | 2004-01-20 | Texas Instruments Incorporated | Dual access instruction and compound memory access instruction with compatible address fields |
US6742110B2 (en) * | 1998-10-06 | 2004-05-25 | Texas Instruments Incorporated | Preventing the execution of a set of instructions in parallel based on an indication that the instructions were erroneously pre-coded for parallel execution |
US6332215B1 (en) | 1998-12-08 | 2001-12-18 | Nazomi Communications, Inc. | Java virtual machine hardware for RISC and CISC processors |
US6826749B2 (en) | 1998-12-08 | 2004-11-30 | Nazomi Communications, Inc. | Java hardware accelerator using thread manager |
US20050149694A1 (en) * | 1998-12-08 | 2005-07-07 | Mukesh Patel | Java hardware accelerator using microcode engine |
US7225436B1 (en) | 1998-12-08 | 2007-05-29 | Nazomi Communications Inc. | Java hardware accelerator using microcode engine |
US6453407B1 (en) | 1999-02-10 | 2002-09-17 | Infineon Technologies Ag | Configurable long instruction word architecture and instruction set |
US6446195B1 (en) * | 2000-01-31 | 2002-09-03 | Intel Corporation | Dyadic operations instruction processor with configurable functional blocks |
JP3558001B2 (ja) | 2000-05-24 | 2004-08-25 | 日本電気株式会社 | 命令バッファ及びバッファキュー制御 |
FR2812417A1 (fr) * | 2000-07-27 | 2002-02-01 | St Microelectronics Sa | Processeur dsp a architecture parallele |
US6633969B1 (en) | 2000-08-11 | 2003-10-14 | Lsi Logic Corporation | Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions |
EP1197847A3 (en) * | 2000-10-10 | 2003-05-21 | Nazomi Communications Inc. | Java hardware accelerator using microcode engine |
US8769508B2 (en) | 2001-08-24 | 2014-07-01 | Nazomi Communications Inc. | Virtual machine hardware for RISC and CISC processors |
WO2004034252A2 (en) * | 2002-10-11 | 2004-04-22 | Koninklijke Philips Electronics N.V. | Vliw processor with instruction address modification |
US7502029B2 (en) * | 2006-01-17 | 2009-03-10 | Silicon Integrated Systems Corp. | Instruction folding mechanism, method for performing the same and pixel processing system employing the same |
US8904151B2 (en) * | 2006-05-02 | 2014-12-02 | International Business Machines Corporation | Method and apparatus for the dynamic identification and merging of instructions for execution on a wide datapath |
US8291174B2 (en) * | 2007-08-15 | 2012-10-16 | Micron Technology, Inc. | Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same |
US8055852B2 (en) | 2007-08-15 | 2011-11-08 | Micron Technology, Inc. | Memory device and method having on-board processing logic for facilitating interface with multiple processors, and computer system using same |
US7822911B2 (en) * | 2007-08-15 | 2010-10-26 | Micron Technology, Inc. | Memory device and method with on-board cache system for facilitating interface with multiple processors, and computer system using same |
US7836282B2 (en) * | 2007-12-20 | 2010-11-16 | International Business Machines Corporation | Method and apparatus for performing out of order instruction folding and retirement |
US10026458B2 (en) | 2010-10-21 | 2018-07-17 | Micron Technology, Inc. | Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size |
US20130013895A1 (en) * | 2011-07-06 | 2013-01-10 | Fs-Semi Co., Ltd. | Byte-oriented microcontroller having wider program memory bus supporting macro instruction execution, accessing return address in one clock cycle, storage accessing operation via pointer combination, and increased pointer adjustment amount |
US9354874B2 (en) * | 2011-10-03 | 2016-05-31 | International Business Machines Corporation | Scalable decode-time instruction sequence optimization of dependent instructions |
US9329869B2 (en) | 2011-10-03 | 2016-05-03 | International Business Machines Corporation | Prefix computer instruction for compatibily extending instruction functionality |
US9286072B2 (en) | 2011-10-03 | 2016-03-15 | International Business Machines Corporation | Using register last use infomation to perform decode-time computer instruction optimization |
US9569211B2 (en) | 2012-08-03 | 2017-02-14 | International Business Machines Corporation | Predication in a vector processor |
US9575755B2 (en) * | 2012-08-03 | 2017-02-21 | International Business Machines Corporation | Vector processing in an active memory device |
US9632777B2 (en) | 2012-08-03 | 2017-04-25 | International Business Machines Corporation | Gather/scatter of multiple data elements with packed loading/storing into/from a register file entry |
US9594724B2 (en) | 2012-08-09 | 2017-03-14 | International Business Machines Corporation | Vector register file |
US9424045B2 (en) * | 2013-01-29 | 2016-08-23 | Arm Limited | Data processing apparatus and method for controlling use of an issue queue to represent an instruction suitable for execution by a wide operand execution unit |
KR20150107138A (ko) * | 2014-03-13 | 2015-09-23 | 주식회사 에이디칩스 | 마이크로프로세서에서의 명령어 디코딩 방법 |
US11080059B1 (en) | 2020-03-30 | 2021-08-03 | Sandisk Technologies Llc | Reducing firmware size and increasing firmware performance |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3611306A (en) * | 1969-02-05 | 1971-10-05 | Burroughs Corp | Mechanism to control the sequencing of partially ordered instructions in a parallel data processing system |
JPS514381B1 (ko) * | 1969-11-24 | 1976-02-10 | ||
BE789583A (fr) * | 1971-10-01 | 1973-02-01 | Sanders Associates Inc | Appareil de controle de programme pour machine de traitement del'information |
US3771141A (en) * | 1971-11-08 | 1973-11-06 | Culler Harrison Inc | Data processor with parallel operations per instruction |
US3775756A (en) * | 1972-04-20 | 1973-11-27 | Gen Electric | Programmable special purpose processor having simultaneous execution and instruction and data access |
US4200927A (en) * | 1978-01-03 | 1980-04-29 | International Business Machines Corporation | Multi-instruction stream branch processing mechanism |
US4471426A (en) * | 1981-07-02 | 1984-09-11 | Texas Instruments Incorporated | Microcomputer which fetches two sets of microcode bits at one time |
US4594659A (en) * | 1982-10-13 | 1986-06-10 | Honeywell Information Systems Inc. | Method and apparatus for prefetching instructions for a central execution pipeline unit |
US4594655A (en) * | 1983-03-14 | 1986-06-10 | International Business Machines Corporation | (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions |
WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
JPH0754461B2 (ja) * | 1985-02-08 | 1995-06-07 | 株式会社日立製作所 | 情報処理装置 |
US4794517A (en) * | 1985-04-15 | 1988-12-27 | International Business Machines Corporation | Three phased pipelined signal processor |
JPH0762823B2 (ja) * | 1985-05-22 | 1995-07-05 | 株式会社日立製作所 | デ−タ処理装置 |
EP0239081B1 (en) * | 1986-03-26 | 1995-09-06 | Hitachi, Ltd. | Pipelined data processor capable of decoding and executing plural instructions in parallel |
SE454921B (sv) * | 1986-10-03 | 1988-06-06 | Ellemtel Utvecklings Ab | Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser |
JPS63131230A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 情報処理装置 |
US4837678A (en) * | 1987-04-07 | 1989-06-06 | Culler Glen J | Instruction sequencer for parallel operation of functional units |
JPS63253433A (ja) * | 1987-04-10 | 1988-10-20 | Hitachi Ltd | 演算処理装置 |
US4943915A (en) * | 1987-09-29 | 1990-07-24 | Digital Equipment Corporation | Apparatus and method for synchronization of a coprocessor unit in a pipelined central processing unit |
US4916652A (en) * | 1987-09-30 | 1990-04-10 | International Business Machines Corporation | Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures |
US4953078A (en) * | 1987-10-28 | 1990-08-28 | Digital Equipment Corporation | Apparatus and method for multi-threaded program execution in a microcoded data processing system |
US4949250A (en) * | 1988-03-18 | 1990-08-14 | Digital Equipment Corporation | Method and apparatus for executing instructions for a vector processing system |
JPH07120278B2 (ja) * | 1988-07-04 | 1995-12-20 | 三菱電機株式会社 | データ処理装置 |
US5051885A (en) * | 1988-10-07 | 1991-09-24 | Hewlett-Packard Company | Data processing system for concurrent dispatch of instructions to multiple functional units |
-
1990
- 1990-08-29 US US07/575,140 patent/US5163139A/en not_active Expired - Fee Related
-
1991
- 1991-08-23 JP JP3236960A patent/JPH04313121A/ja not_active Withdrawn
- 1991-08-26 KR KR1019910014751A patent/KR920004962A/ko not_active Application Discontinuation
- 1991-08-28 EP EP19910307890 patent/EP0473420A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5163139A (en) | 1992-11-10 |
JPH04313121A (ja) | 1992-11-05 |
EP0473420A3 (en) | 1993-10-13 |
EP0473420A2 (en) | 1992-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
US4937738A (en) | Data processing system which selectively bypasses a cache memory in fetching information based upon bit information of an instruction | |
KR930022210A (ko) | 캐시 미스 버퍼 | |
KR920013132A (ko) | 우선변환 참조 버퍼 | |
KR850006087A (ko) | 데이터 처리 장치 | |
KR910003496A (ko) | 캐시 미스의 강제발생에 의한 다중 레벨 캐시 시스템의 성능 증가방법 | |
JPH08328958A (ja) | 命令キャッシュ、キャッシュメモリ装置及びその方法 | |
KR970029066A (ko) | 명령어 인출 방법 및 장치 | |
KR920004964A (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 | |
KR920003181A (ko) | Dma 기능을 갖춘 정보처리 장치 | |
KR910017286A (ko) | 캐쉬 및 프리페치 버퍼를 갖는 데이타 처리 시스템 및 방법 | |
KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
KR910020552A (ko) | 개선된 현 윈도우 캐시용 방법 및 장치 | |
EP1031082A1 (en) | Method and apparatus for controlling shared memory access | |
JPH01177145A (ja) | 情報処理装置 | |
JPH04369061A (ja) | キャッシュメモリの制御方式 | |
KR100234620B1 (ko) | 캐시 메모리의 데이타 인출 방법 | |
JPS59500241A (ja) | メモリ内容を機械レジスタに自動的に写像する計算機 | |
KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
JP3047992B2 (ja) | 主記憶キー制御方法 | |
KR920008588A (ko) | 인텔리전트 데이타 캐쉬 사전호출 방법과 이를 이용한 컴퓨터 | |
JPS6031646A (ja) | デ−タ処理装置 | |
JP2560520B2 (ja) | 先行制御装置 | |
JP2762797B2 (ja) | 命令キャッシュを有するパイプライン構成の情報処理装置 | |
JPH0573424A (ja) | 高速アドレス変換方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |