KR970029066A - 명령어 인출 방법 및 장치 - Google Patents

명령어 인출 방법 및 장치 Download PDF

Info

Publication number
KR970029066A
KR970029066A KR1019960053887A KR19960053887A KR970029066A KR 970029066 A KR970029066 A KR 970029066A KR 1019960053887 A KR1019960053887 A KR 1019960053887A KR 19960053887 A KR19960053887 A KR 19960053887A KR 970029066 A KR970029066 A KR 970029066A
Authority
KR
South Korea
Prior art keywords
word
cache
information
address
line
Prior art date
Application number
KR1019960053887A
Other languages
English (en)
Other versions
KR100423276B1 (ko
Inventor
브레타우어 버논
에이. 헐드 레이몬드
Original Assignee
케네스 올슨
선 마이크로시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케네스 올슨, 선 마이크로시스템즈 인코오포레이티드 filed Critical 케네스 올슨
Publication of KR970029066A publication Critical patent/KR970029066A/ko
Application granted granted Critical
Publication of KR100423276B1 publication Critical patent/KR100423276B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0886—Variable-length word access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

본 발명은 N-방식 세트 결합 캐시로부터 워드를 효율적으로 출력하는 방법 및 장치에 관한 것이다. 일실시예에서, 상기 캐시 태그는 캐시 판독중에 액세스되는 라인내의 최종 워드를 초과하는 데이타 유지 라인을 포함하는 세트를 나타내는 정보를 포함한다. 각각의 액세스에 대해 M 워드를 출력하는 캐시에 대해, 어드레스된 워드가 상기 라인의 종료의 M-1 워드내에 있을 때, 상기 캐시는 액세스된 워드로부터 라인의 종료까지 모든 워드를 출력하고, 모든 세트내의 진행 라인으로부터 M 워드의 나머지가 지시기에 의해 표시된다.

Description

명령어 인출 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 따르는 캐시 태그를 도시한 도면,
제5도는 본 발명의 실시예에 따르는 명령어 태그로부터 명령어를 액세싱하는 방법을 도시한 흐름도,
제6도는 본 발명의 일실시예에 따르는 태그의 구조도.

Claims (20)

  1. N-구획을 갖는 N-방식 세트 결합 캐시를 갖는 컴퓨터에서, 각 구획은 복수의 멀티 워드 라인으로 이루어지고, 상기 캐시는 출력 M 워드에 응답하여 어드레스를 포함하는 태그 워드를 수신하며, N은 2이상이고 M은 2이상이며, 정확한 M 워드를 출력하게 하는 컴퓨터 실행 방법에 있어서, 상기 N 구획중 하나의 라인내에 유지된 목표 워드의 제1어드레스를 상기 캐시로 입력시키는 단계와; 상기 N 구획이 상기 목표 워드를 유지하는 라인의 종료에서 워드를 초과하는 적어도 다른 워드를 유지하는 라인을 포함하는 것을 나타내는 제1정보를 상기 캐시로 입력시키는 단계와; 상기 목표 워드가 상기 라인의 종료의 M-1 워드내에 있을 때, 상기 캐시로부터 적어도 상기 목표 워드와 상기 하나의 다른 워드를 포함하는 M 워드를 출력하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 실행 방법.
  2. 제1항에 있어서, 상기 제1정보가 캐시 태그내에 포함되는 것을 특징으로 하는 컴퓨터 실행 방법.
  3. 제1항에 있어서, 상기 제1정보가 유효한지를 나타내는 제2정보를 상기 캐시로 입력시키는 단계를 추가로 포함하는 것을 특징으로 하는 컴퓨터 실행 방법.
  4. 제1항에 있어서, 상기 캐시는 명령어 캐시인 것을 특징으로 하는 컴퓨터 실행 방법.
  5. 제1항에 있어서, M이 4이상인 것을 특징으로 하는 컴퓨터 실행 방법.
  6. 제1항에 있어서, N은 2와 같고 상기 제1정보는 1비트인 것을 특징으로 하는 컴퓨터 실행 방법.
  7. 제1항에 있어서, N은 4와 같고 상기 제1정보는 2비트로 기억되는 것을 특징으로 하는 컴퓨터 실행 방법.
  8. 제3항에 있어서, N은 4와 같고 상기 제1정보 및 상기 제2정보는 4비트로 기억되는 것을 특징으로 하는 컴퓨터 실행 방법.
  9. 제1항에 있어서, 상기 캐시는 복수의 페이지 경계를 포함하고, 상기 출력 단계는 상기 목표 워드 및 상기 다른 워드가 페이지 경계의 대향측에 있지 않을 때만 실행되는 것을 특징으로 하는 컴퓨터 실행 방법.
  10. N 뱅크를 갖는 N 방식 세트 결합 캐시를 갖는 컴퓨터에서, 각각의 뱅크는 복수의 워드를 유지하는 복수의 라인으로 이루어지고, 상기 캐시는 출력 M 워드에 응답하여 어드레스를 포함하는 태그 워드를 수신하며, N은 2이상이고 M은 2이상이며, 정확한 M 워드를 출력하게 하는 장치에 있어서, 상기 뱅크중 하나의 라인내에 유지되는 목표 워드의 어드레스를 상기 캐시내로 수신하는 수단과; 상기 목표 워드의 상기 어드레스의 상기 수신과 실질적으로 동시에, 상기 N 뱅크가 상기 목표 워드를 유지하는 라인의 종료에서 워드를 초과하는 적어도 하나의 다른 워드를 유지하는 라인을 포함하는 것을 나타내는 제1정보를 수신하는 수단과; 상기 목표 워드가 상기 라인의 종료의 M-1 워드내에 있을 때, 상기 캐시로부터 상기 목표 워드 및 상기 적어도 하나의 다른 워드를 포함하는 M 워드를 출력하는 상기 수단을 포함하는 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 제1정보는 캐시 태그내에 포함되는 것을 특징으로 하는 장치.
  12. 제10항에 있어서, 상기 제1정보가 유효한지를 나타내는 제2정보를 수신하는 수단을 추가로 포함하는 것을 특징으로 하는 장치.
  13. 제10항에 있어서, 상기 캐시는 명령어 캐시인 것을 특징으로 하는 장치.
  14. 제10항에 있어서, M은 4이상인 것을 특징으로 하는 장치.
  15. 제10항에 있어서, N은 2와 같고 상기 제1정보는 1비트인 것을 특징으로 하는 장치.
  16. 제10항에 있어서, N은 4와 같고 상기 제1정보는 2비트로 기억되는 것을 특징으로 하는 장치.
  17. 제12항에 있어서, N은 4와 같고 상기 제1정보 및 상기 제2정보는 4비트로 기억되는 것을 특징으로 하는 장치.
  18. 제10항에 있어서, 상기 캐시는 복수의 페이지 경계를 포함하고, 상기 출력 수단은 상기 목표 워드 및 상기 다른 워드가 페이지 경계의 대향측에 있지 않을 때만 상기 목표 워드 및 상기 적어도 하나의 다른 워드를 출력하는 것을 특징으로 하는 장치.
  19. 제10항에 있어서, 상기 어드레스는 실제 어드레스인 것을 특징으로 하는 장치.
  20. 제10항에 있어서, 상기 어드레스는 가상 어드레스인 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960053887A 1995-11-17 1996-11-14 명령어인출방법및장치 KR100423276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/559,972 US6098150A (en) 1995-11-17 1995-11-17 Method and apparatus for fetching information from a cache memory
US08/559,972 1995-11-17

Publications (2)

Publication Number Publication Date
KR970029066A true KR970029066A (ko) 1997-06-26
KR100423276B1 KR100423276B1 (ko) 2004-06-18

Family

ID=24235832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053887A KR100423276B1 (ko) 1995-11-17 1996-11-14 명령어인출방법및장치

Country Status (3)

Country Link
US (1) US6098150A (ko)
JP (1) JP3718302B2 (ko)
KR (1) KR100423276B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680366B1 (ko) * 2005-10-17 2007-02-08 현대자동차주식회사 차량의 리어언더뷰미러 시스템

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564311B2 (en) * 1999-01-19 2003-05-13 Matsushita Electric Industrial Co., Ltd. Apparatus for translation between virtual and physical addresses using a virtual page number, a physical page number, a process identifier and a global bit
US6715035B1 (en) * 2000-02-17 2004-03-30 International Business Machines Corporation Cache for processing data in a memory controller and a method of use thereof to reduce first transfer latency
US7089360B1 (en) 2000-03-22 2006-08-08 Intel Corporation Shared cache wordline decoder for redundant and regular addresses
US6507531B1 (en) 2000-03-29 2003-01-14 Intel Corporation Cache column multiplexing using redundant form addresses
US7386671B2 (en) * 2000-06-09 2008-06-10 Texas Instruments Incorporated Smart cache
US6385071B1 (en) 2001-05-21 2002-05-07 International Business Machines Corporation Redundant scheme for CAMRAM memory array
US6707752B2 (en) 2001-06-22 2004-03-16 Intel Corporation Tag design for cache access with redundant-form address
US20030188105A1 (en) * 2002-01-23 2003-10-02 Arm Limited Management of caches in a data processing apparatus
CA2540213C (en) * 2003-10-11 2013-02-12 Spans Logic Inc. Memory and power efficient mechanism for fast table lookup
US7747599B1 (en) 2004-07-23 2010-06-29 Netlogic Microsystems, Inc. Integrated search engine devices that utilize hierarchical memories containing b-trees and span prefix masks to support longest prefix match search operations
US7603346B1 (en) 2004-07-23 2009-10-13 Netlogic Microsystems, Inc. Integrated search engine devices having pipelined search and b-tree maintenance sub-engines therein
US7653619B1 (en) 2004-07-23 2010-01-26 Netlogic Microsystems, Inc. Integrated search engine devices having pipelined search and tree maintenance sub-engines therein that support variable tree height
US8886677B1 (en) 2004-07-23 2014-11-11 Netlogic Microsystems, Inc. Integrated search engine devices that support LPM search operations using span prefix masks that encode key prefix length
US7725450B1 (en) 2004-07-23 2010-05-25 Netlogic Microsystems, Inc. Integrated search engine devices having pipelined search and tree maintenance sub-engines therein that maintain search coherence during multi-cycle update operations
EP1821571A1 (en) * 2006-02-15 2007-08-22 Oticon A/S Loop antenna for in the ear audio device
US7697518B1 (en) 2006-09-15 2010-04-13 Netlogic Microsystems, Inc. Integrated search engine devices and methods of updating same using node splitting and merging operations
US7831626B1 (en) 2006-11-27 2010-11-09 Netlogic Microsystems, Inc. Integrated search engine devices having a plurality of multi-way trees of search keys therein that share a common root node
US7987205B1 (en) 2006-11-27 2011-07-26 Netlogic Microsystems, Inc. Integrated search engine devices having pipelined node maintenance sub-engines therein that support database flush operations
US8086641B1 (en) 2006-11-27 2011-12-27 Netlogic Microsystems, Inc. Integrated search engine devices that utilize SPM-linked bit maps to reduce handle memory duplication and methods of operating same
US7953721B1 (en) 2006-11-27 2011-05-31 Netlogic Microsystems, Inc. Integrated search engine devices that support database key dumping and methods of operating same
US8495272B2 (en) * 2006-11-29 2013-07-23 International Business Machines Corporation Method to save bus switching power and reduce noise in an engineered bus
US7886176B1 (en) 2007-09-24 2011-02-08 Integrated Device Technology, Inc. DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions
US7716204B1 (en) 2007-12-21 2010-05-11 Netlogic Microsystems, Inc. Handle allocation managers and methods for integated circuit search engine devices
US7801877B1 (en) 2008-04-14 2010-09-21 Netlogic Microsystems, Inc. Handle memory access managers and methods for integrated circuit search engine devices
US8438330B2 (en) 2010-05-17 2013-05-07 Netlogic Microsystems, Inc. Updating cam arrays using prefix length distribution prediction
KR102447471B1 (ko) 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197146A (en) * 1989-06-21 1993-03-23 Hewlett-Packard Company Method for maintaining cache coherence in a multiprocessor computer system
EP0463874A2 (en) * 1990-06-29 1992-01-02 Digital Equipment Corporation Cache arrangement for file system in digital data processing system
US5412787A (en) * 1990-11-21 1995-05-02 Hewlett-Packard Company Two-level TLB having the second level TLB implemented in cache tag RAMs
GB2255211B (en) * 1991-04-25 1995-05-17 Intel Corp LRU pointer updating in a controller for two-way set associative cache
US5367659A (en) * 1991-09-30 1994-11-22 Intel Corporation Tag initialization in a controller for two-way set associative cache
US5509131A (en) * 1991-10-22 1996-04-16 Unisys Corporation System for pointer updating across paged memory
US5285527A (en) * 1991-12-11 1994-02-08 Northern Telecom Limited Predictive historical cache memory
US5367653A (en) * 1991-12-26 1994-11-22 International Business Machines Corporation Reconfigurable multi-way associative cache memory
WO1993017385A1 (en) * 1992-02-27 1993-09-02 Intel Corporation Dynamic flow instruction cache memory
US5418922A (en) * 1992-04-30 1995-05-23 International Business Machines Corporation History table for set prediction for accessing a set associative cache
US5450561A (en) * 1992-07-29 1995-09-12 Bull Hn Information Systems Inc. Cache miss prediction method and apparatus for use with a paged main memory in a data processing system
US5493667A (en) * 1993-02-09 1996-02-20 Intel Corporation Apparatus and method for an instruction cache locking scheme
US5588128A (en) * 1993-04-02 1996-12-24 Vlsi Technology, Inc. Dynamic direction look ahead read buffer
US5537573A (en) * 1993-05-28 1996-07-16 Rambus, Inc. Cache system and method for prefetching of data
US5689672A (en) * 1993-10-29 1997-11-18 Advanced Micro Devices, Inc. Pre-decoded instruction cache and method therefor particularly suitable for variable byte-length instructions
US5717916A (en) * 1994-09-30 1998-02-10 Vlsi Technology, Inc. Method for providing an improved fully associative cache memory having a finite state machine and linked list structure
US5640532A (en) * 1994-10-14 1997-06-17 Compaq Computer Corporation Microprocessor cache memory way prediction based on the way of previous memory read
US5752069A (en) * 1995-08-31 1998-05-12 Advanced Micro Devices, Inc. Superscalar microprocessor employing away prediction structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680366B1 (ko) * 2005-10-17 2007-02-08 현대자동차주식회사 차량의 리어언더뷰미러 시스템

Also Published As

Publication number Publication date
JPH09288578A (ja) 1997-11-04
KR100423276B1 (ko) 2004-06-18
JP3718302B2 (ja) 2005-11-24
US6098150A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
KR970029066A (ko) 명령어 인출 방법 및 장치
US5555528A (en) Dynamic random access memory persistent page implemented as processor register sets
JP2775549B2 (ja) 連想メモリセルおよび連想メモリ回路
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
US5060137A (en) Explicit instructions for control of translation lookaside buffers
KR860000601A (ko) 메모리 액세스 제어 시스템
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR950033848A (ko) 데이타 처리장치
US4969122A (en) Apparatus for page tagging in a computer system
KR950007834B1 (ko) 반도체 기억장치
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
US20060117129A1 (en) High speed DRAM cache architecture
US5627988A (en) Data memories and method for storing multiple categories of data in latches dedicated to particular category
JPH08101797A (ja) 変換索引バッファ
US6745291B1 (en) High speed LRU line replacement system for cache memories
IE921691A1 (en) Improved computer performance by simulated cache¹associativity
US4764896A (en) Microprocessor assisted memory to memory move apparatus
KR910003488A (ko) 짧은 명령실행시간과 작은 점유면적을 갖는 가변 워드길이 명령시스템용 데이타 처리장치
KR890000973A (ko) 마이크로코드 판독 제어 시스템
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
US5802603A (en) Method and apparatus for asymmetric/symmetric DRAM detection
EP0535701A1 (en) Architecture and method for combining static cache memory and dynamic main memory on the same chip (CDRAM)
KR910020552A (ko) 개선된 현 윈도우 캐시용 방법 및 장치
KR880008160A (ko) 세그먼트 디스크립터 유닛
KR950009451A (ko) 데이타처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 13