KR910020552A - 개선된 현 윈도우 캐시용 방법 및 장치 - Google Patents

개선된 현 윈도우 캐시용 방법 및 장치 Download PDF

Info

Publication number
KR910020552A
KR910020552A KR1019910005566A KR910005566A KR910020552A KR 910020552 A KR910020552 A KR 910020552A KR 1019910005566 A KR1019910005566 A KR 1019910005566A KR 910005566 A KR910005566 A KR 910005566A KR 910020552 A KR910020552 A KR 910020552A
Authority
KR
South Korea
Prior art keywords
register
registers
line
cache memory
processor
Prior art date
Application number
KR1019910005566A
Other languages
English (en)
Other versions
KR950012304B1 (ko
Inventor
하트위그 젠센 에릭
Original Assignee
마이클 에이치.모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치.모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치.모리스
Publication of KR910020552A publication Critical patent/KR910020552A/ko
Application granted granted Critical
Publication of KR950012304B1 publication Critical patent/KR950012304B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G06F9/30127—Register windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

개선된 현 윈도우 캐시용 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 구성된 개선된 현(current)윈도우캐시를 도시한 블럭 다이아그램, 제4도는 본 발명을 이용한 동작에서의 세개의 논리적으로 연관된 레지스터 윈도우내의 제1레지스터 배열을 도시한 다이아그램.

Claims (7)

  1. 윈도우 처리된 다수의 레지스터세트내에 주소지정 가능한 레지스터를 포함하는 레지스터 화일로 이루어진 프로세서에 있어서, 각각의 레지스터세트가 다수의 제1 IN 레지스터, 다수의 제2국부 레지스터, 다수의 제3 OUT 레지스터; 다수의 제4글로발 레지스터; 산술 및 논리 유니트; 주소지정 가능한 윈도우 처리된 레지스터세트내의 전체 레지스터수와 적어도 동일한 주소지정 가능한 번호라인으로 이루어지며, 각 라인이 레지스터화일의 레지스터내에 정보를 기억시키기에 충분하게 되어 있는 캐시메모리; 기억동작에서 OUT 레지스터내에 보유된 정보로서 특정 윈도우 레지스터 세트내에서 현재 지시하고 있는 정보보유 어드레스 라인을 차순의 레지스터 세트의 IN 레지스터를 지시하는 어드레스로 변경시키기 위한 제1수단을 포함하는 캐시메모리의 라인을 주소지정하기 위한 수단; 물리적으로 계속되는 새로운 IN 레지스터 옆의 캐시메모리이 어드레스라인을 국부레지스터용 어드레스로 변경시키기 위한 제2수단; 물리적으로 계속되는 새로운 국부 레지스터옆의 캐시메모리의 어드레스 라인을 OUT 레지스터용 어드레스로 변경시키기 위한 수단등을 포함하는 것을 특징으로 하는 프로세서.
  2. 제1항에 있어서, 캐시메모리의 라인을 주소 지정하는 수단이 동작동안 특정 윈도우 세트를 지정하는 수단과 그와같은 윈도우세트내의 레지스터를 지정하는 수단을 포함하는 것을 특징으로 하는 프로세서.
  3. 제3항에 있어서, 복원동작이 발생할 때, IN 레지스터내에 유지된 정보로서 특정 윈도우 레지스터 세트내에 현재 지정되고 있는 정보 보유 캐시 메모리의 어드레스 라인을 차순의 레지스터 세트의 OUT 레지스터를 지시하는 어드레스로 변경시키기 위한 제4수단을 더 구비하는 것을 특징으로 하는 프로세서.
  4. 제3항에 있어서, 캐시 메모리의 라인을 주조 지정하기 위한 수단이 동작동안 특정윈도우 세트를 지정하는 수단과 그와같은 윈도우 세트내의 레지스터를 지정하는 수단을 포함하는 것을 특징으로 하는 프로세서.
  5. 제3항에 있어서, 선택된 캐시의 라인이 무효하다는 것을 지시하기 위한 수단을 더 구비하는 것을 특징으로 하는 프로세서.
  6. 제1항에 있어서, 캐시 메모리가 주소지정 가능한 윈도우 처리된 레지스터세트의 IN, OUT, 국부 레지스터중 임의의 레지스터에 대해 기억장치를 제공하기에 충분한 최소한 하나의 부가 블럭 라인을 더 구비하는 것을 특징으로 하는 프로세서.
  7. ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910005566A 1990-05-15 1991-04-08 개선된 현 윈도우 캐시용 캐싱방법 및 프로세서 KR950012304B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US524,214 1990-05-15
US07/524,214 US5179682A (en) 1990-05-15 1990-05-15 Method and apparatus for improved current window cache with switchable address in, out, and local cache registers

Publications (2)

Publication Number Publication Date
KR910020552A true KR910020552A (ko) 1991-12-20
KR950012304B1 KR950012304B1 (ko) 1995-10-16

Family

ID=24088261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005566A KR950012304B1 (ko) 1990-05-15 1991-04-08 개선된 현 윈도우 캐시용 캐싱방법 및 프로세서

Country Status (3)

Country Link
US (1) US5179682A (ko)
KR (1) KR950012304B1 (ko)
FR (1) FR2662281B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438669A (en) * 1991-11-20 1995-08-01 Hitachi, Ltd. Data processor with improved loop handling utilizing improved register allocation
JP2823767B2 (ja) * 1992-02-03 1998-11-11 松下電器産業株式会社 レジスタファイル
JP2737820B2 (ja) * 1992-09-24 1998-04-08 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリアクセス方法およびシステム
JP3676411B2 (ja) * 1994-01-21 2005-07-27 サン・マイクロシステムズ・インコーポレイテッド レジスタファイル装置及びレジスタファイルアクセス方法
US6134653A (en) * 1998-04-22 2000-10-17 Transwitch Corp. RISC processor architecture with high performance context switching in which one context can be loaded by a co-processor while another context is being accessed by an arithmetic logic unit
JP3737755B2 (ja) * 2001-12-28 2006-01-25 富士通株式会社 レジスタウィンドウ方式によるレジスタファイル及びその制御方法
JP5028774B2 (ja) * 2005-09-22 2012-09-19 富士通株式会社 演算処理装置，情報処理装置，及びレジスタファイルの制御方法
CN102112965B (zh) * 2008-08-08 2015-06-17 富士通株式会社 运算处理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382278A (en) * 1980-06-05 1983-05-03 Texas Instruments Incorporated Hierarchial memory system with microcommand memory and pointer register mapping virtual CPU registers in workspace cache #4 and main memory cache
US4734852A (en) * 1985-08-30 1988-03-29 Advanced Micro Devices, Inc. Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor
US4811208A (en) * 1986-05-16 1989-03-07 Intel Corporation Stack frame cache on a microprocessor chip
US4891753A (en) * 1986-11-26 1990-01-02 Intel Corporation Register scorboarding on a microprocessor chip
US4947366A (en) * 1987-10-02 1990-08-07 Advanced Micro Devices, Inc. Input/output controller incorporating address mapped input/output windows and read ahead/write behind capabilities
DD271385A1 (de) * 1988-03-31 1989-08-30 Adw Ddr Kybernetik Inf Verfahren und schaltungsanordnung fuer einen registersatz mit cache-eigenschaften
US5083263A (en) * 1988-07-28 1992-01-21 Sun Microsystems, Inc. BISC with interconnected register ring and selectively operating portion of the ring as a conventional computer

Also Published As

Publication number Publication date
FR2662281A1 (fr) 1991-11-22
FR2662281B1 (fr) 1996-03-01
US5179682A (en) 1993-01-12
KR950012304B1 (ko) 1995-10-16

Similar Documents

Publication Publication Date Title
US3761883A (en) Storage protect key array for a multiprocessing system
US4339804A (en) Memory system wherein individual bits may be updated
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR860000601A (ko) 메모리 액세스 제어 시스템
KR870011524A (ko) 마이크로프로세서칩의 스택프레임캐시
KR920013132A (ko) 우선변환 참조 버퍼
KR970029066A (ko) 명령어 인출 방법 및 장치
KR850004677A (ko) 어드레스 전이 제어시스템
KR920022117A (ko) 메모리 억세스 장치
KR930014089A (ko) 데이터 전송 장치
KR840008849A (ko) 버퍼 기억장치 제어 시스템
GB1381434A (en) Digital electric data processing systems
KR910005154A (ko) 파이프라인된 기록버퍼 레지스터
KR880003328A (ko) 반도체 메모리장치
GB1444592A (en) Memory arrnagmeents for data processing apparatus
GB1150236A (en) Improvements in Data Processing Systems.
KR910020552A (ko) 개선된 현 윈도우 캐시용 방법 및 장치
KR870011615A (ko) 부분 서입 제어장치
KR900013413A (ko) 디지탈 신호 처리 장치
KR890015129A (ko) 벡터 레지스터 파일
KR900013390A (ko) 마이크로 프로세서
CA2026236A1 (en) Method and apparatus for current window cache
GB1188290A (en) Improvements in or relating to Information Retrieval Systems
KR910015944A (ko) 화상편집능력을 갖춘 정보처리시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee