KR840001368A - 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치 - Google Patents

데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치 Download PDF

Info

Publication number
KR840001368A
KR840001368A KR1019820003480A KR820003480A KR840001368A KR 840001368 A KR840001368 A KR 840001368A KR 1019820003480 A KR1019820003480 A KR 1019820003480A KR 820003480 A KR820003480 A KR 820003480A KR 840001368 A KR840001368 A KR 840001368A
Authority
KR
South Korea
Prior art keywords
cache
cache memory
group
address signal
signal group
Prior art date
Application number
KR1019820003480A
Other languages
English (en)
Other versions
KR880000299B1 (ko
Inventor
케이. 웨브스터 마아빈 (외 3)
Original Assignee
윌리암 더블유 홀러웨이 2세
허니웰 인포오메이숀 시스템스 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 더블유 홀러웨이 2세, 허니웰 인포오메이숀 시스템스 인코오포레이티드 filed Critical 윌리암 더블유 홀러웨이 2세
Publication of KR840001368A publication Critical patent/KR840001368A/ko
Application granted granted Critical
Publication of KR880000299B1 publication Critical patent/KR880000299B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이타 처리 시스템의 기본 구조를 나타내는 블록 다이아 그램. 제2a도는 캐쉬 메모리 장치의 블록 다이아그램을 나타내는 반면. 제2b도는 캐쉬 메모리 장치에 의해 사용된 임의의 어드레스 신호군(群)의 표시도.

Claims (9)

  1. 적어도 하나의 CPU, 적어도 하나의 주 메모리, 그리고 CPU와 주메모리에 결합된 적어도 하나의 시스템 제어기장치, 즉 미리 선택된 위치에서 주 메모리의 데이타 신호를 변경하는 동작을 확인하는 장치를 포함하는 시스템 제어기 징치로 구성된 데이타 처리 시스템에서, 데이타 신호들의 군(群)들을 저장하기 위한 캐쉬 저장 장치와 : 캐쉬 메모리 장치를 포함하는 정상적인동작이 캐쉬 디렉토리를 액세상하기 위한 제1주기와 캐쉬 저장 장치를 액세싱하기 위한 제2 주기를 포함하는 특징으로 주메모리 위치를 확인하는 어드레스 신호군, 즉 확인된 주 메모리 위치로 부터 데이타 신호군이 캐쉬 저장 장치에 저장될때 캐쉬 디렉토리에 저장되는 어드레스 신호군을 저장하기 위한 캐쉬 디렉토리와 : 정상적인 캐쉬 동작의 제2 주기동안 미리 선택된 위치 어드레스 신호군을 캐쉬 디렉토리에 인가하기 위한 시스템 제어기 장치에 결합된 장치와 : 미리 선택된 위치와 연관된 어드레스 신호군이 캐쉬 디렉토리에 저장될때를 결정하기 위한 장치 그리고 장치가 캐쉬 디렉토리에 저장된 미리 선택된 위치 어드레스 신호군을 찾은 것을 결정한 후에 정상적인 캐쉬 동작의 계속되는 제2의 주기동안 캐쉬 디렉토리내의 미리 선택된 위치와 연관된 어드레스 신호군을 무효로 만들기 위한 장치를 포함하는 CPU와 연관된 캐쉬 메모리 장치.
  2. 제1항에 있어서, 디렉토리는 유효 어드레스가 저장된때를 확인하는 각 캐쉬 디렉토리 저장위치와 연관된 신호 저장 장치와 이리 선택된 위치 어드레스 신호군을 무효로 만드는 신호를 저장하는 장치를 포함하는 특징이 있는 캐쉬 메모리 장치.
  3. CPU를 포함하는 데이타 처리 시스템에서, 신호군들(신호군들의 각각은 연관된 주 메모리 위치에 저장된 하나의 신호군의 복제이다)을 저장하기 위한 캐쉬 저장 장치와 : 캐쉬 메모리 장치 싸이클의 제1 부분 동안 캐쉬 디렉토리에 가해진 어드레스 신호군 때문에, 연관된 주 메모리 위치 어드레스 신호군이 디렉토리에 있을때 복사신호군이 캐쉬 메모리 싸이클의 제2 부분동안 캐쉬 저장장치의 출력 터미날 들에 가해지는 특징으로 연관된 주 메모리 위치의 어드레스 신호군들을 저장하기 위한 캐쉬 디렉토리와 : 주 메모리 위치 어드레스 신호군이 어드레스 신호군을 갖는 캐쉬 디렉토리에 저장될때를 결정하기 위한 장치와 제2 캐쉬 싸이클 부분동안 가해진 어드레스 신호군이 캐쉬 디렉토리에 저장될때 주 메모리 위치 복사 신호군들을 무효로 만들기 위한 장치로 구성된 캐쉬 디렉토리를 포함하는 CPU와 연관된 캐쉬 메모리 장치.
  4. 어드레스 신호군과 연관되고, 캐쉬 저장 장치로 캐쉬 저장위치 신호군의 인가에 응답하여 캐쉬 메모리 장치 출력 터미날들에 가해진 데이타 신호군들을 캐쉬 저장 장치위치에 저장하기 위한 캐쉬저장 장치와 ; 캐쉬 메모리 싸이클 주기의 제1 부분동안 캐쉬 메모리 장치의 입력 터미날들에 어드레스 신호군을 가하므로서 연관된 캐쉬 저장위치 신호군이 캐쉬 메모리 싸이클 주기의 제2 부분 동안 캐쉬 저장 장치에 가해지는 특징으로, 연관된 데이타 신호군들이 캐쉬 저장 장치에 저장될때 어드레스 신호군들을 저장하는 다수의 저장위치들을 포함하고, 선택된 어드레스 신호군이 캐쉬 메모리 싸이클의 제2 부분동안 캐쉬 메모리 장치에 가해질때 선택된 어드레스 신호군을 포함하는 캐쉬 메모리 위치를 확인하기 위한 장치를 포함하고, 캐쉬 디렉토리 위치가 선택된 어드레스 신호군을 포함하고 캐쉬 저장 장치 위치는 무효 장치에 의해서 무효로 만들어진 선택된 어드레스 신호군과 연관된 데이타 신호군을 포함하는 특징으로, 계속적인 캐쉬 메모리 싸이클 주기의 제2 부분 동안 발생하는 무효를 저장하는 무효장치를 포함하는 캐쉬 디렉토리로 구성되며, 캐쉬 메모리 싸이클 주기 동안 입력 터미날들에 가해진 일단(一團)의 어드레스 신호들에 응답하여 일단의 데이타 신호들을 출력 터미날들에 전달하기 위한 캐쉬 메모리 장치.
  5. 제4항에 있어서, 무효 장치가 선택된 어드레스 신호군을 포함하는 캐쉬 디렉토리 위치와 연관된 상태 신호를 바꾸기 위한 장치를 포함하는 특징이 있는 캐쉬 메모리 장치.
  6. 캐쉬 메모리 장치 타이밍 싸이클의 제1 부분동안 가동되며, 미리 선택된 활성화 신호들을 발생시키기 위한 미리 선택된 어드레스 신호군에 반응하는 제1 장치와, 캐쉬 메모리 타이밍 싸이클의 제2부분동안 가동되며, 무효 신호들을 발생시키기 위한 미리 선택된 어드레스 신호들에 반응하는 제2장치와, 무효 신호들을 일으키는 미리 선택된 어드레스 신호에 의한 활성화 신호들의 발생을 방지하기 위한 무효 신호들을 발생시키는 연속하는 캐쉬 메모리 장치 타이밍 싸이클의 제2 주기동안 무효 신호들에 응답하는 제3장치로 구성된 캐쉬 디렉토리와 : 미리 선택된 어드레스 신호군의 인가에 기인하는 미리 선택된 활성화 신호들 때문에 연관된 신호군이 캐쉬 저장 장치에 저장 될때 어드레스 신호군이 활성화 신호들을 발생시킬 수 있는 데이타 처리 장치에 연관된 데이타 신호군이 제공되는 특징의 미리 선택된 신호들의 각각과 연관된 데이타 신호군을 저장하기 위한 캐쉬 저장 장치를 포함하고, 캐쉬 메모리 타이밍 싸이클 동안 동작하며, 데이타 처리 시스템의 CPU와 연관된 캐쉬 메모리 장치.
  7. a) 캐쉬 메모리 장치에 데이타 신호군들을 저장하고,
    b) 캐쉬 메모리 장치에 저장된 연관된 어드레스 신호군에 의해 저장된 신호군들을 인색하고,
    c) 캐쉬 메모리 장치 타이밍 싸이클의 제1 부분동안 가해진 어드레스 신호군을 저장된 어드레스 신호군들과 비교하고,
    d) 가해진 신호는 캐쉬 메모리 장치에 저장될때 연관된 메모리 어드레스 신호군에 의해 색인된 데이타 신호군을 캐쉬 메모리 색인 싸이클의 제2 부분동안 끌어내고,
    e) 캐쉬 메모리 타이밍 싸이클의 제2 부분동안 가해진 어드레스 신호군을 저장된 어드레스 신호군들과 비교하고,
    f) 저장된 어드레스 신호군이 인가된 신호군과 같을때 캐쉬 메모리 장치로 부터 데이타 신호군들의 축출을 막는 위의 6단계를 포함하여 캐쉬 메모리 장치의 선택적 클리어링을 위한 방법.
  8. a) 캐쉬 메모리장치 타이밍 싸이클을 두개의 부분으로 나누고,
    b) 캐쉬 메모리 장치 타이밍 싸이클의 제1 부분 동안 캐쉬 메모리 장치의 디렉토리 장치에 어드레스 신호군을 가하고,
    c) 가해진 어드레스 신호군이 캐쉬 메모리 장치에 저장된 데이타 신호군들중 하나와 연관될때 캐쉬메모리 장치로 부터 연관된 데이타 신호군을 축출하고,
    d) 캐쉬 메모리 장치 타이밍 싸이클의 제2 부분동안 어드레스 신호군을 디렉토리 장치에 인가하고,
    e) 캐쉬 메모리 타이밍 싸이클의 제2 부분동안 가해진 어드레스 신호군이 캐쉬 메모리 디렉토리에 저장될때 연속하는 캐쉬 메모리 장치 타이밍 싸이클의 제2 부분동안 캐쉬메모리 장치의 어드레스군을 클리어하는 단계를 포함하는 캐쉬 메모리 장치의 선택적 클리어링 방법.
  9. 데이타 신호군들을 저장하기 위한 일단(一團)의 저장 위치들과 : 어드레스 신호군들과 연관된 데이타 신호군들이 저장 위치들에 저장될때 어드레스 신호군들을 저장하고, 저장된 데이타 신호군과 연관된 어드레스 신호군이 캐쉬 메모리 장치 타이밍 싸이클의 제1 부분동안 캐쉬 메모리 장치에 가해질때 캐쉬 메모리 타이밍 싸이클의 제2 부분동안 저장 위치에 데이타 신호군을 저장할 수 있게 하고, 캐쉬 메모리 타이밍 싸이클의 제2 부분동안 가해진 어드레스 신호군과 등가인 어드레스 신호군을 저장하는 디렉토리내의 위치를 확인하고, 연속하는 캐쉬 메모리 장치 타이밍 싸이클의 제2 부분동안 저장된 어드레스신호를 클리어하기 위한 장치로 구성된 디렉토리 장치를 포함하는 데이타 처리 시스템의 CPU와 연관된 캐쉬 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8203480A 1981-08-03 1982-08-03 캐쉬장치 KR880000299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/289,663 US4525777A (en) 1981-08-03 1981-08-03 Split-cycle cache system with SCU controlled cache clearing during cache store access period
US289663 1981-08-03

Publications (2)

Publication Number Publication Date
KR840001368A true KR840001368A (ko) 1984-04-30
KR880000299B1 KR880000299B1 (ko) 1988-03-19

Family

ID=23112533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8203480A KR880000299B1 (ko) 1981-08-03 1982-08-03 캐쉬장치

Country Status (9)

Country Link
US (1) US4525777A (ko)
EP (1) EP0072179B1 (ko)
JP (1) JPS5823375A (ko)
KR (1) KR880000299B1 (ko)
AU (1) AU550924B2 (ko)
CA (1) CA1173565A (ko)
DE (1) DE3277710D1 (ko)
MX (1) MX158195A (ko)
YU (1) YU44081B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2127189B (en) * 1982-09-18 1986-11-05 Int Computers Ltd Automatic invalidation of validity tags in data store
US4847902A (en) * 1984-02-10 1989-07-11 Prime Computer, Inc. Digital computer system for executing encrypted programs
US4755928A (en) * 1984-03-05 1988-07-05 Storage Technology Corporation Outboard back-up and recovery system with transfer of randomly accessible data sets between cache and host and cache and tape simultaneously
US4638431A (en) * 1984-09-17 1987-01-20 Nec Corporation Data processing system for vector processing having a cache invalidation control unit
US4695943A (en) * 1984-09-27 1987-09-22 Honeywell Information Systems Inc. Multiprocessor shared pipeline cache memory with split cycle and concurrent utilization
JPS6180438A (ja) * 1984-09-28 1986-04-24 Nec Corp キヤツシユメモリ
DE3686291T2 (de) * 1985-05-29 1993-03-11 Toshiba Computer Eng Cache-anordnung mit einem lru-verfahren und magnetscheibensteuereinrichtung mit einer solchen anordnung.
US5241638A (en) * 1985-08-12 1993-08-31 Ceridian Corporation Dual cache memory
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
JPH07113903B2 (ja) * 1987-06-26 1995-12-06 株式会社日立製作所 キャッシュ記憶制御方式
US5214770A (en) * 1988-04-01 1993-05-25 Digital Equipment Corporation System for flushing instruction-cache only when instruction-cache address and data-cache address are matched and the execution of a return-from-exception-or-interrupt command
DE68924306T2 (de) * 1988-06-27 1996-05-09 Digital Equipment Corp Mehrprozessorrechneranordnungen mit gemeinsamem Speicher und privaten Cache-Speichern.
US4920536A (en) * 1988-10-14 1990-04-24 Amdahl Corporation Error recovery scheme for destaging cache data in a multi-memory system
US5226146A (en) * 1988-10-28 1993-07-06 Hewlett-Packard Company Duplicate tag store purge queue
US5222224A (en) * 1989-02-03 1993-06-22 Digital Equipment Corporation Scheme for insuring data consistency between a plurality of cache memories and the main memory in a multi-processor system
JP2601951B2 (ja) * 1991-01-11 1997-04-23 株式会社東芝 半導体集積回路
US5530835A (en) * 1991-09-18 1996-06-25 Ncr Corporation Computer memory data merging technique for computers with write-back caches
JPH06318174A (ja) * 1992-04-29 1994-11-15 Sun Microsyst Inc キャッシュ・メモリ・システム及び主メモリに記憶されているデータのサブセットをキャッシュする方法
US5603005A (en) * 1994-12-27 1997-02-11 Unisys Corporation Cache coherency scheme for XBAR storage structure with delayed invalidates until associated write request is executed
US5717942A (en) * 1994-12-27 1998-02-10 Unisys Corporation Reset for independent partitions within a computer system
US5701313A (en) * 1995-02-24 1997-12-23 Unisys Corporation Method and apparatus for removing soft errors from a memory
US5511164A (en) * 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
US6279098B1 (en) 1996-12-16 2001-08-21 Unisys Corporation Method of and apparatus for serial dynamic system partitioning
US5960455A (en) * 1996-12-30 1999-09-28 Unisys Corporation Scalable cross bar type storage controller
US5875201A (en) * 1996-12-30 1999-02-23 Unisys Corporation Second level cache having instruction cache parity error control
US5822766A (en) * 1997-01-09 1998-10-13 Unisys Corporation Main memory interface for high speed data transfer
US5970253A (en) * 1997-01-09 1999-10-19 Unisys Corporation Priority logic for selecting and stacking data
US5860093A (en) * 1997-01-21 1999-01-12 Unisys Corporation Reduced instruction processor/storage controller interface
US6857049B1 (en) 2000-08-30 2005-02-15 Unisys Corporation Method for managing flushes with the cache
US6928517B1 (en) 2000-08-30 2005-08-09 Unisys Corporation Method for avoiding delays during snoop requests
US7069391B1 (en) 2000-08-30 2006-06-27 Unisys Corporation Method for improved first level cache coherency
US6697925B1 (en) 2000-12-22 2004-02-24 Unisys Corporation Use of a cache ownership mechanism to synchronize multiple dayclocks
US6785775B1 (en) 2002-03-19 2004-08-31 Unisys Corporation Use of a cache coherency mechanism as a doorbell indicator for input/output hardware queues
US8842127B1 (en) * 2005-04-25 2014-09-23 Apple Inc. Text rendering with improved glyph cache management
WO2007045051A1 (en) 2005-10-21 2007-04-26 Honeywell Limited An authorisation system and a method of authorisation
WO2008144804A1 (en) * 2007-05-28 2008-12-04 Honeywell International Inc Systems and methods for commissioning access control devices
WO2008144803A1 (en) * 2007-05-28 2008-12-04 Honeywell International Inc Systems and methods for configuring access control devices
US20110071929A1 (en) * 2008-01-30 2011-03-24 Honeywell International Inc. Systems and methods for managing building services
WO2010039598A2 (en) 2008-09-30 2010-04-08 Honeywell International Inc. Systems and methods for interacting with access control devices
WO2010099575A1 (en) 2009-03-04 2010-09-10 Honeywell International Inc. Systems and methods for managing video data
WO2010106474A1 (en) 2009-03-19 2010-09-23 Honeywell International Inc. Systems and methods for managing access control devices
US9280365B2 (en) * 2009-12-17 2016-03-08 Honeywell International Inc. Systems and methods for managing configuration data at disconnected remote devices
US8707414B2 (en) * 2010-01-07 2014-04-22 Honeywell International Inc. Systems and methods for location aware access control management
US8787725B2 (en) 2010-11-11 2014-07-22 Honeywell International Inc. Systems and methods for managing video data
US9894261B2 (en) 2011-06-24 2018-02-13 Honeywell International Inc. Systems and methods for presenting digital video management system information via a user-customizable hierarchical tree interface
US9344684B2 (en) 2011-08-05 2016-05-17 Honeywell International Inc. Systems and methods configured to enable content sharing between client terminals of a digital video management system
WO2013020165A2 (en) 2011-08-05 2013-02-14 HONEYWELL INTERNATIONAL INC. Attn: Patent Services Systems and methods for managing video data
US10362273B2 (en) 2011-08-05 2019-07-23 Honeywell International Inc. Systems and methods for managing video data
US9367464B2 (en) * 2011-12-30 2016-06-14 Intel Corporation Cache circuit having a tag array with smaller latency than a data array
US10523903B2 (en) 2013-10-30 2019-12-31 Honeywell International Inc. Computer implemented systems frameworks and methods configured for enabling review of incident data
US10901908B2 (en) 2019-01-16 2021-01-26 International Business Machines Corporation Storing data into a memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735360A (en) * 1971-08-25 1973-05-22 Ibm High speed buffer operation in a multi-processing system
US3771137A (en) * 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
JPS5440182B2 (ko) * 1974-02-26 1979-12-01
US3967247A (en) * 1974-11-11 1976-06-29 Sperry Rand Corporation Storage interface unit
JPS51148334A (en) * 1975-06-16 1976-12-20 Hitachi Ltd Buffer memory control method
US4142234A (en) * 1977-11-28 1979-02-27 International Business Machines Corporation Bias filter memory for filtering out unnecessary interrogations of cache directories in a multiprocessor system
US4167782A (en) * 1977-12-22 1979-09-11 Honeywell Information Systems Inc. Continuous updating of cache store
US4169284A (en) * 1978-03-07 1979-09-25 International Business Machines Corporation Cache control for concurrent access
US4228503A (en) * 1978-10-02 1980-10-14 Sperry Corporation Multiplexed directory for dedicated cache memory system
US4245304A (en) * 1978-12-11 1981-01-13 Honeywell Information Systems Inc. Cache arrangement utilizing a split cycle mode of operation
JPS55134459A (en) * 1979-04-06 1980-10-20 Hitachi Ltd Data processing system
GB2065941B (en) * 1979-12-14 1984-02-29 Honeywell Inf Systems Cache store system
US4322795A (en) * 1980-01-24 1982-03-30 Honeywell Information Systems Inc. Cache memory utilizing selective clearing and least recently used updating
US4439829A (en) * 1981-01-07 1984-03-27 Wang Laboratories, Inc. Data processing machine with improved cache memory management
CA1187198A (en) * 1981-06-15 1985-05-14 Takashi Chiba System for controlling access to channel buffers
US4403288A (en) * 1981-09-28 1983-09-06 International Business Machines Corporation Methods and apparatus for resetting peripheral devices addressable as a plurality of logical devices
US4442487A (en) * 1981-12-31 1984-04-10 International Business Machines Corporation Three level memory hierarchy using write and share flags

Also Published As

Publication number Publication date
DE3277710D1 (en) 1987-12-23
AU550924B2 (en) 1986-04-10
CA1173565A (en) 1984-08-28
AU8162082A (en) 1983-02-10
EP0072179B1 (en) 1987-11-19
YU44081B (en) 1990-02-28
EP0072179A2 (en) 1983-02-16
KR880000299B1 (ko) 1988-03-19
JPS5823375A (ja) 1983-02-12
MX158195A (es) 1989-01-16
US4525777A (en) 1985-06-25
EP0072179A3 (en) 1985-01-23
YU169182A (en) 1985-03-20

Similar Documents

Publication Publication Date Title
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
EP0095033A2 (en) Set associative sector cache
SE9101325L (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR920003163A (ko) 캐시 액세스와 병렬로 메모리 액세스를 수행하는 프로세서 및 그것에 의해 이용되는 방법
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
KR840006526A (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
KR930016891A (ko) 캐쉬 제어기
KR870006471A (ko) 고속 캐쉬 시스템
PT90631A (pt) Aparelho e processo para aceder a dados armazenados numa memoria organizada em paginas
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
JPS5619575A (en) Data processing system having hierarchy memory
KR870011615A (ko) 부분 서입 제어장치
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR910020552A (ko) 개선된 현 윈도우 캐시용 방법 및 장치
KR890000977A (ko) 어드레스 변환 장치
KR900018819A (ko) 캐시 메모리 액세스 장치 및 방법
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
JPS54128639A (en) Control system for cash memory
KR900000773A (ko) 캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법
KR890004238A (ko) 순차접근 기억장치
KR900010565A (ko) 정보처리장치
KR900012167A (ko) 리 퀘스트 캔슬 시스템(request cancel system)
JPH0512109A (ja) キヤツシユメモリ方式