KR900018819A - 캐시 메모리 액세스 장치 및 방법 - Google Patents

캐시 메모리 액세스 장치 및 방법 Download PDF

Info

Publication number
KR900018819A
KR900018819A KR1019900001775A KR900001775A KR900018819A KR 900018819 A KR900018819 A KR 900018819A KR 1019900001775 A KR1019900001775 A KR 1019900001775A KR 900001775 A KR900001775 A KR 900001775A KR 900018819 A KR900018819 A KR 900018819A
Authority
KR
South Korea
Prior art keywords
address
real
cache memory
page
cache
Prior art date
Application number
KR1019900001775A
Other languages
English (en)
Inventor
진 새쉬스 하워드
Original Assignee
원본미기재
인터그래프 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인터그래프 코오포레이션 filed Critical 원본미기재
Publication of KR900018819A publication Critical patent/KR900018819A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

캐시 메모리 액세스 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 연산 시스템의 블록 다이아그램, 제2도는 본 발명에 따른 캐시 메모리 액세스 메카니즘의 블록 다이아그램.

Claims (17)

  1. 메인 메모리로부터 테이타를 기억하는 캐시 메모리를 갖는 연산시스템에서, 메인 메모리로부터의 다수의 테이타 페이지를 형성하는 다수의 테이타라인을 기억하고 각각의 테이타 페이지와 관련된 제1의 실 어드레스를 기억하는 제1의 실 어드레스 기억수단을 포함하는 어드레스 가능한 캐시메모리, CPU로부터 실 어드레스 부와 가상 페이지 어드레스를 포함하는 가상 어드레스부를 갖는 가상 어드레스를 수신하는 어드레스 수신수단, 어드레스 수신수단에 접속되며 실 어드레스가 제2의 실 어드레스와 일치할 때 캐시 메모리로부터의 테이타를검색하는 테이타 검색수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스 장치.
  2. 제1항에 있어서, 캐시 액세스수단은 실 페이지 어드레스로 캐시 메모리를 어드레스하는 것을 특징으로 하는 캐시메모리 액세스장치.
  3. 제2항에 있어서, 캐시 액세스 수단은 실 페이지 어드레스를 예상하기 위한 실 페이지 어드레스 예상수단을 포함하고, 예상된 실 페이지 어드레스는 캐시메모리를 어드레스하는데 이용되는 것을 특징으로 하는 캐시메모리 액세스장치.
  4. 제3항에 있어서, 제2의 실 어드레스는 실 폐이지 어드레스를 포함하고, 비교수단은 실 페이지 어드레스를 예상된 실 페이지 어드레스에 대해 비교하고, 캐시 액세스 수단은 실 페이지 어드레스가 예상된 실 페이지 어드레스와 동일하지 않을 경우 실 페이지 어드레스로 캐시메모리를 다시 실 어드레스 하는 것을 특징으로 하는 캐시메모리 액세스 장치.
  5. 제1항에 있어서, 제2의 실 어드레스는 실 페이지 어드레스를 포함하고, 그리고 캐시 액세스 수단은 가상 어드레스의 실 어드레스부와 실 페이지 어드레스로 캐시메모리의 데이타 페이지를 어드레스하는 것을 특징으로 하는 캐시메모리 액세스장치.
  6. 제1항에 있어서, 제2의 실 어드레스는 실 페이지 어드레스를 포함하고, 그리고 번역수단에 연결되고, 번역수단에 의해 제공되는 실 어드레스를 기억하기 위한 기억수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스 장치.
  7. 제6항에 있어서, 캐시 액세스 수단은, 기억수단 및 어드레스 수신수단에 접속되며, 기억수단에 기억되고 앞서의 가상 어드레스로부터 번역된 실 페이지 어드레스와 가상 어드레스의 현재 실 어드레스부를 결합함으로서 제1의 결합된 어드레스를 제공하는 어드레스 결합수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스 장치.
  8. 제7항에 있어서, 비교수단은, 번역수단 및 기억수단에 접속되며 제1의 실 어드레스가 제2의 실 어드레스와 동일하지 않을 때 현재의 가상 어드레스로부터 번역된 실 페이지 어드레스를 비교하는 페이지 어드레스 비교수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스장치.
  9. 제8항에 있어서, 결합수단은, 제1의 실 어드레스가 제2의 실 어드레스와 동일하지 않을 때 현재의 가상 어드레스로부터 번역된 실 페이지 어드레스와 현재의 가상 어드레스의 실 어드레스부를 결합함으로서 제2의 결합된 어드레스를 제공하는 것을 특징으로 하는 캐시메모리 액세스장치.
  10. 제9항에 있어서, 캐시 액세스 수단은 제2의 결합된 어드레스로 캐시 메모리를 재어드레스하기위한 재어도 레스 수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스장치.
  11. 제10항에 있어서, 비교수단과 메인메모리에 연결되며 캐시메모리가 제2의 결합된 어드레스로 재어드레스된 후 제1의 실 어드레스가 제2의 실 어드레스와 동일하지 않을 경우 메인 메모리로부터의 데이타를 검색하기 위한 메인 메모리 액세스 수단을 포함하는 것을 특징으로 하는 캐시메모리 액세스 장치.
  12. 처리유니트, 메인메모리, 그리고 다수의 데이타 라인의 다수의 페이지를 기억하기 위한 캐시메모리를 갖는 데이타 처리시스템에서, 캐시메모리에 각각의 데이타 페이지에 관련한 제1의 실어드레스를 기억하고, 실 어드레스부와 가상 페이지 어드레스를 포함하는 가상 어드레스부를 갖는 어드레스를 처리 유니트로부터 수신하고, 가상 어드레스의 실 어드레스부로 캐시메모리를 어드레스하고, 캐시메로리를 어드레스하는 것과 동시에 가상어드레스의 가상 어드레스부를 제2의 실 어드레스부로 번역하고, 제2의 실 어드레스를 캐시메모리에 어드레스된 데이타 페이지와 관련한 제1의 실 어드레스와 비교하고, 그리고 제1의 실 어드레스와 제1의 실 어드레스와 제1의 실 어드레스가 일치할 때 캐시메모리로부터 데이타를 검색하는 단계로 이루어지는 캐시메모리 액세스방법.
  13. 제12항에 있어서, 제2의 실 어드레스는 실 페이지 어드레스를 포함하고, 캐시를 어드레스하는 단계는 가상 어드레스의 실 어드레스부와 실 페이지 어드레스로 캐시메로리를 어드레스하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 실 페이지 어드레스를 기억하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 캐시를 어드레스하는 단계는 현재의 가상 어드레스의 실 어드레스부와 앞서의 가상 어드레스로부터 번역된 실 페이지 어드레스로 캐시 메모리를 어드레스하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 제1의 실 어드레스가 제2의 실 어드레스와 동일하지 않을 때, 기억된 실 페이지 어드레스를 현재의 가상 어드레스로부터 번역된 실 페이지 어드레스와 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 제1의 실 어드레스가 제2의 실 어드레스와 동일하지 않고 기억된 실 페이지 어드레스가 현재의 가상 어드레스로부터 번역된 실 페이지 어드레스와 동일하지 않을때, 현재의 가상 어드레스의 실 어드레스부와 현재의 가상 어드레스로부터 번역된 실 페이지 어드레스로 캐시 메모리를 재어드레스하는 단계를 포함하는 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900001775A 1989-05-03 1990-02-14 캐시 메모리 액세스 장치 및 방법 KR900018819A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34668689A 1989-05-03 1989-05-03
US346,686 1989-05-03

Publications (1)

Publication Number Publication Date
KR900018819A true KR900018819A (ko) 1990-12-22

Family

ID=23360577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001775A KR900018819A (ko) 1989-05-03 1990-02-14 캐시 메모리 액세스 장치 및 방법

Country Status (4)

Country Link
EP (1) EP0395835A3 (ko)
JP (1) JPH02302853A (ko)
KR (1) KR900018819A (ko)
CA (1) CA2008313A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548739A (en) * 1993-11-04 1996-08-20 Sun Microsystems, Inc. Method and apparatus for rapidly retrieving data from a physically addressed data storage structure using address page crossing predictive annotations
EP0668565B1 (en) * 1994-02-22 2002-07-17 Advanced Micro Devices, Inc. Virtual memory system
US6079003A (en) * 1997-11-20 2000-06-20 Advanced Micro Devices, Inc. Reverse TLB for providing branch target address in a microprocessor having a physically-tagged cache
US6079005A (en) * 1997-11-20 2000-06-20 Advanced Micro Devices, Inc. Microprocessor including virtual address branch prediction and current page register to provide page portion of virtual and physical fetch address
WO2001038970A2 (en) * 1999-11-22 2001-05-31 Ericsson Inc Buffer memories, methods and systems for buffering having seperate buffer memories for each of a plurality of tasks
US8380894B2 (en) 2009-12-11 2013-02-19 International Business Machines Corporation I/O mapping-path tracking in a storage configuration

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400774A (en) * 1981-02-02 1983-08-23 Bell Telephone Laboratories, Incorporated Cache addressing arrangement in a computer system
WO1988009014A2 (en) * 1987-05-14 1988-11-17 Ncr Corporation Memory addressing system

Also Published As

Publication number Publication date
EP0395835A2 (en) 1990-11-07
CA2008313A1 (en) 1990-11-03
JPH02302853A (ja) 1990-12-14
EP0395835A3 (en) 1991-11-27

Similar Documents

Publication Publication Date Title
KR920013131A (ko) 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법
US5361340A (en) Apparatus for maintaining consistency in a multiprocessor computer system using virtual caching
US5426750A (en) Translation lookaside buffer apparatus and method with input/output entries, page table entries and page table pointers
KR950033848A (ko) 데이타 처리장치
KR940024591A (ko) 컴퓨터 장치
ATE254778T1 (de) Nachschlagtabelle und verfahren zur datenspeicherung darin
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
CA2022656A1 (en) Translation look-aside buffer for a computer memory system
KR870000645A (ko) 가상 메모리 시스템내의 직접 입/출력 장치
KR950033840A (ko) 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리
GB1327856A (en) Two-level storage system
EP0331900A3 (en) Method and apparatus for capability control
KR960018907A (ko) 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
EP0251056A3 (en) Cache tag lookaside
CA2088779A1 (en) Computer performance by simulated cache associativity
KR920013135A (ko) 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
CA2107056A1 (en) Method and System for Increased System Memory Concurrency in a Multiprocessor Computer System
ATE389208T1 (de) Assoziativspeicher zur cachespeicherung
EP0365117A3 (en) Data-processing apparatus including a cache memory
KR900018819A (ko) 캐시 메모리 액세스 장치 및 방법
Rosenberg et al. Addressing mechanisms for large virtual memories
JP3068935B2 (ja) エントリ置き換え制御方法
KR890000977A (ko) 어드레스 변환 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid