JP3068935B2 - エントリ置き換え制御方法 - Google Patents
エントリ置き換え制御方法Info
- Publication number
- JP3068935B2 JP3068935B2 JP4019682A JP1968292A JP3068935B2 JP 3068935 B2 JP3068935 B2 JP 3068935B2 JP 4019682 A JP4019682 A JP 4019682A JP 1968292 A JP1968292 A JP 1968292A JP 3068935 B2 JP3068935 B2 JP 3068935B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- output
- tlb
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】トランスファー・ルックアサイド
・バッファ（以下、ＴＬＢと称す）やキャッシュ・メモ
リにおいて、ミス・ヒット時、既に登録されているアド
レスあるいはデータを、新たに登録するアドレスあるい
はデータと置き換えるエントリの置き換え制御が行われ
る。
・バッファ（以下、ＴＬＢと称す）やキャッシュ・メモ
リにおいて、ミス・ヒット時、既に登録されているアド
レスあるいはデータを、新たに登録するアドレスあるい
はデータと置き換えるエントリの置き換え制御が行われ
る。
【０００２】上記したエントリの置き換え制御方法とし
て、従来からＦＩＦＯ（First In First Out）制御や、
ＬＲＵ（Least Recently Used ）制御、あるいは、ラン
ダム制御が知られている。本発明は、上記したエントリ
の置き換え制御方法に関し、特に、ランダム制御による
エントリ置き換え制御方法に関するものである。
て、従来からＦＩＦＯ（First In First Out）制御や、
ＬＲＵ（Least Recently Used ）制御、あるいは、ラン
ダム制御が知られている。本発明は、上記したエントリ
の置き換え制御方法に関し、特に、ランダム制御による
エントリ置き換え制御方法に関するものである。
【０００３】図４は、動的アドレス変換におけるＴＬＢ
のランダム制御によるエントリ置き換え制御方法の従来
例を示す図である。同図において、１０１はランダム・
アドレス生成部、１０２はアドレス変換の対象となる論
理アドレス、１０３はＴＬＢ、１０４は比較器、１０５
は物理アドレスである。
のランダム制御によるエントリ置き換え制御方法の従来
例を示す図である。同図において、１０１はランダム・
アドレス生成部、１０２はアドレス変換の対象となる論
理アドレス、１０３はＴＬＢ、１０４は比較器、１０５
は物理アドレスである。
【０００４】同図におけるランダム・アドレス生成部１
０１はＴＬＢのエントリ数の容量を持つカウンタ１０１
ａから構成される。カウンタ１０１ａはクロックにより
カウントアップしており、カウント値がエントリ数を越
えるとラップ・アラウンドする。ＴＬＢ１０３には、そ
の時点でアクセス頻度の高いページの論理アドレスとペ
ージ・アドレス（実アドレス）が対応付けて格納されて
おり、比較器１０４はＴＬＢ１０３の論理アドレスと論
理アドレス１０２のセグメント番号、ページ番号とを比
較し、両者が一致すると一致（ヒット）信号を出力し、
不一致であると不一致（ミス・ヒット）信号を出力す
る。
０１はＴＬＢのエントリ数の容量を持つカウンタ１０１
ａから構成される。カウンタ１０１ａはクロックにより
カウントアップしており、カウント値がエントリ数を越
えるとラップ・アラウンドする。ＴＬＢ１０３には、そ
の時点でアクセス頻度の高いページの論理アドレスとペ
ージ・アドレス（実アドレス）が対応付けて格納されて
おり、比較器１０４はＴＬＢ１０３の論理アドレスと論
理アドレス１０２のセグメント番号、ページ番号とを比
較し、両者が一致すると一致（ヒット）信号を出力し、
不一致であると不一致（ミス・ヒット）信号を出力す
る。
【０００５】同図において、アドレス変換モードで命令
により主記憶装置をアクセスする場合、ＴＬＢ１０３が
参照される。そして、与えられた論理アドレス１０２の
セグメント番号、ページ番号に対応したページ・アドレ
スがＴＬＢ１０３に格納されている場合には、比較器１
０４がヒット信号を出力する。
により主記憶装置をアクセスする場合、ＴＬＢ１０３が
参照される。そして、与えられた論理アドレス１０２の
セグメント番号、ページ番号に対応したページ・アドレ
スがＴＬＢ１０３に格納されている場合には、比較器１
０４がヒット信号を出力する。
【０００６】ヒット信号が比較器１０４より出力される
と、ＴＬＢ１０３より即座にページ・アドレス（実アド
レス）が読みだされ、読みだされたページ・アドレスに
論理アドレス１０２のページ内変位を加えて物理アドレ
ス１０５が生成される。また、ミス・ヒット信号が比較
器１０４より出力されると、主記憶装置のアドレス管理
テーブルのセグメント・テーブル、ページ・テーブルを
参照して、ページ・アドレス（実アドレス）を得て、Ｔ
ＬＢのエントリを置換する。この場合、ＴＬＢにおける
置き換えアドレスは、ランダム・アドレス生成部１０１
のカウンタ１０１ａのカウント値により定まる。
と、ＴＬＢ１０３より即座にページ・アドレス（実アド
レス）が読みだされ、読みだされたページ・アドレスに
論理アドレス１０２のページ内変位を加えて物理アドレ
ス１０５が生成される。また、ミス・ヒット信号が比較
器１０４より出力されると、主記憶装置のアドレス管理
テーブルのセグメント・テーブル、ページ・テーブルを
参照して、ページ・アドレス（実アドレス）を得て、Ｔ
ＬＢのエントリを置換する。この場合、ＴＬＢにおける
置き換えアドレスは、ランダム・アドレス生成部１０１
のカウンタ１０１ａのカウント値により定まる。
【０００７】すなわち、ミス・ヒット時のカウンタ１０
１ａのカウント値により定まるＴＬＢのエントリと、新
たに登録される論理アドレス、ページ・アドレス（実ア
ドレス）が置き換えられる。ついで、ＴＬＢ１０３より
新たに登録したページ・アドレスが読みだされ、前記し
たように、読みだされたページ・アドレスに論理アドレ
ス１０２のページ内変位を加えて物理アドレス１０５が
生成される。
１ａのカウント値により定まるＴＬＢのエントリと、新
たに登録される論理アドレス、ページ・アドレス（実ア
ドレス）が置き換えられる。ついで、ＴＬＢ１０３より
新たに登録したページ・アドレスが読みだされ、前記し
たように、読みだされたページ・アドレスに論理アドレ
ス１０２のページ内変位を加えて物理アドレス１０５が
生成される。
【０００８】上記した、従来のランダム制御によるエン
トリの置き換え制御においては、カウンタ１０１ａのカ
ウント値により置き換えるエントリのアドレスが定ま
り、その値はまったくランダムとなるから、直前にアク
セスされたエントリが置き換えられる可能性がある。一
般に直前にアクセスされたエントリは、今後アクセスさ
れる可能性が高く、直前にアクセスされたエントリが置
き換えられると、その後、そのエントリに対応した論理
アドレスがアクセスされた際、主記憶装置のアドレス管
理テーブルを参照し、再度、ＴＬＢに登録することとな
り、アドレス変換の効率を低下させることとなる。
トリの置き換え制御においては、カウンタ１０１ａのカ
ウント値により置き換えるエントリのアドレスが定ま
り、その値はまったくランダムとなるから、直前にアク
セスされたエントリが置き換えられる可能性がある。一
般に直前にアクセスされたエントリは、今後アクセスさ
れる可能性が高く、直前にアクセスされたエントリが置
き換えられると、その後、そのエントリに対応した論理
アドレスがアクセスされた際、主記憶装置のアドレス管
理テーブルを参照し、再度、ＴＬＢに登録することとな
り、アドレス変換の効率を低下させることとなる。
【０００９】また、キャッシュ・メモリにおいても、ラ
ンダム制御によるエントリ置き換え制御方法を用いた場
合、上記したＴＬＢと同様な問題点があった。
ンダム制御によるエントリ置き換え制御方法を用いた場
合、上記したＴＬＢと同様な問題点があった。
【００１０】
【発明が解決しようとする課題】本発明は上記した従来
技術の欠点を改善するためになされたものであつて、ラ
ンダム制御によるＴＬＢもしくはキャッシュ・メモリの
エントリ置き換え制御方法において、直前あるいは過去
数回の間にアクセスされたエントリについては、置き換
えられることがないようにすることにより、効率的な制
御を行うことができる、エントリ置き換え制御方法を提
供することを目的とする。
技術の欠点を改善するためになされたものであつて、ラ
ンダム制御によるＴＬＢもしくはキャッシュ・メモリの
エントリ置き換え制御方法において、直前あるいは過去
数回の間にアクセスされたエントリについては、置き換
えられることがないようにすることにより、効率的な制
御を行うことができる、エントリ置き換え制御方法を提
供することを目的とする。
【００１１】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。本発明は上記課題を解決するため、ラン
ダムなアドレス信号を発生するランダム・アドレス信号
発生手段１と、ＴＬＢもしくはキャッシュ・メモリ２を
直前あるいは過去所定回数の間にアクセスしたアドレス
信号を記憶するアクセス・アドレス記憶手段３と、ラン
ダム・アドレス信号発生手段１の出力とアクセス・アド
レス記憶手段３の出力を比較する比較手段４と、アクセ
ス・アドレス記憶手段３に記憶されたアドレス信号と異
なったアドレス信号を生成するアドレス生成手段５と、
比較手段４の出力に基づきランダム・アドレス信号発生
手段１の出力あるいはアドレス生成手段５の出力を選択
的に出力するセレクタ６とを備えたＴＬＢもしくはキャ
ッシュ・メモリにおいて、次のようにしてエントリ置き
換えを行う。
ック図である。本発明は上記課題を解決するため、ラン
ダムなアドレス信号を発生するランダム・アドレス信号
発生手段１と、ＴＬＢもしくはキャッシュ・メモリ２を
直前あるいは過去所定回数の間にアクセスしたアドレス
信号を記憶するアクセス・アドレス記憶手段３と、ラン
ダム・アドレス信号発生手段１の出力とアクセス・アド
レス記憶手段３の出力を比較する比較手段４と、アクセ
ス・アドレス記憶手段３に記憶されたアドレス信号と異
なったアドレス信号を生成するアドレス生成手段５と、
比較手段４の出力に基づきランダム・アドレス信号発生
手段１の出力あるいはアドレス生成手段５の出力を選択
的に出力するセレクタ６とを備えたＴＬＢもしくはキャ
ッシュ・メモリにおいて、次のようにしてエントリ置き
換えを行う。
【００１２】すなわち、ＴＬＢもしくはキャッシュ・メ
モリ２のエントリの置き換えに際して、ランダム・アド
レス信号発生手段１が出力するアドレス信号とアクセス
・アドレス記憶手段３に記憶されたアドレス信号とを比
較し、それらが一致した場合、セレクタ６によりアドレ
ス生成手段５のアドレス信号を選択し、選択されたアド
レス信号に基づきＴＬＢもしくはキャッシュ・メモリの
エントリを置き換え、また、ランダム・アドレス信号発
生手段１が出力するアドレス信号とアクセス・アドレス
記憶手段３に記憶されたアドレス信号とが一致しなかっ
た場合、セレクタ６により、ランダム・アドレス信号発
生手段１が出力するアドレスを選択し、選択されたアド
レス信号に基づきＴＬＢもしくはキャッシュ・メモリの
エントリを置き換える。
モリ２のエントリの置き換えに際して、ランダム・アド
レス信号発生手段１が出力するアドレス信号とアクセス
・アドレス記憶手段３に記憶されたアドレス信号とを比
較し、それらが一致した場合、セレクタ６によりアドレ
ス生成手段５のアドレス信号を選択し、選択されたアド
レス信号に基づきＴＬＢもしくはキャッシュ・メモリの
エントリを置き換え、また、ランダム・アドレス信号発
生手段１が出力するアドレス信号とアクセス・アドレス
記憶手段３に記憶されたアドレス信号とが一致しなかっ
た場合、セレクタ６により、ランダム・アドレス信号発
生手段１が出力するアドレスを選択し、選択されたアド
レス信号に基づきＴＬＢもしくはキャッシュ・メモリの
エントリを置き換える。
【００１３】また、上記構成に加え、請求項２の発明
は、アクセス・アドレス記憶手段３の出力に所定数を加
算あるいは減算するようにしたものであり、これによ
り、アクセス・アドレス記憶手段３に記憶されたアドレ
ス信号と異なったアドレス信号を生成することができ
る。さらに、請求項３の発明は、セット・アソシエイテ
ィブ方式のＴＬＢもしくはキャッシュ・メモリ２に本発
明を適用したものであり、ランダムなウェイ信号を発生
するランダム・アドレス信号発生手段１と、ＴＬＢもし
くはキャッシュ・メモリ２を直前あるいは過去所定回数
の間にアクセスしたウェイ信号を記憶するアクセス・ア
ドレス記憶手段３と、ランダム・アドレス信号発生手段
１の出力とアクセス・アドレス記憶手段３の出力を比較
する比較手段４と、ＴＬＢもしくはキャッシュ・メモリ
２の直前あるいは過去所定回数の間にアクセスされたウ
ェイを記憶するフラグ・レジスタ５ａと、フラグ・レジ
スタをサーチすることにより、直前あるいは過去所定回
数の間にアクセスされたウェイをサーチし、サーチ結果
に基づきウェイ信号を生成するアドレス生成部５ｃから
構成され、アクセス・アドレス記憶手段３に記憶された
ウェイ信号と異なったウェイ信号を生成するアドレス生
成手段５と、比較手段４の出力に基づきランダム・アド
レス信号発生手段１の出力あるいはアドレス生成手段５
の出力を選択的に出力するセレクタ６とを備えたセット
・アソシエイティブ方式のＴＬＢもしくはキャッシュ・
メモリ２において、次のようにしてエントリ置き換えを
行う。 すなわち、ＴＬＢもしくはキャッシュ・メモリ２
のエントリの置き換えに際して、ランダム・アドレス信
号発生手段１が出力するウェイ信号とアクセス・アドレ
ス記憶手段３に記憶されたウェイ信号とを比較し、それ
らが一致した場合、セレクタ６によりアドレス生成手段
５のウェイ信号を選択し、選択されたウェイ信号に基づ
きＴＬＢもしくはキャッシュ・メモリ２のエントリを置
き換え、また、ランダム・アドレス信号発生手段１ が
出力するウェイ信号とアクセス・アドレス記憶手段３
に記憶されたウェイ信号とが一致しなかった場合、セレ
クタ６によりランダム・アドレス信号発生手段１ のウ
ェイ信号を選択し、選択されたウェイ信号に基づきＴＬ
Ｂもしくはキャッシュ・メモリ２のエントリを置き換え
る。
は、アクセス・アドレス記憶手段３の出力に所定数を加
算あるいは減算するようにしたものであり、これによ
り、アクセス・アドレス記憶手段３に記憶されたアドレ
ス信号と異なったアドレス信号を生成することができ
る。さらに、請求項３の発明は、セット・アソシエイテ
ィブ方式のＴＬＢもしくはキャッシュ・メモリ２に本発
明を適用したものであり、ランダムなウェイ信号を発生
するランダム・アドレス信号発生手段１と、ＴＬＢもし
くはキャッシュ・メモリ２を直前あるいは過去所定回数
の間にアクセスしたウェイ信号を記憶するアクセス・ア
ドレス記憶手段３と、ランダム・アドレス信号発生手段
１の出力とアクセス・アドレス記憶手段３の出力を比較
する比較手段４と、ＴＬＢもしくはキャッシュ・メモリ
２の直前あるいは過去所定回数の間にアクセスされたウ
ェイを記憶するフラグ・レジスタ５ａと、フラグ・レジ
スタをサーチすることにより、直前あるいは過去所定回
数の間にアクセスされたウェイをサーチし、サーチ結果
に基づきウェイ信号を生成するアドレス生成部５ｃから
構成され、アクセス・アドレス記憶手段３に記憶された
ウェイ信号と異なったウェイ信号を生成するアドレス生
成手段５と、比較手段４の出力に基づきランダム・アド
レス信号発生手段１の出力あるいはアドレス生成手段５
の出力を選択的に出力するセレクタ６とを備えたセット
・アソシエイティブ方式のＴＬＢもしくはキャッシュ・
メモリ２において、次のようにしてエントリ置き換えを
行う。 すなわち、ＴＬＢもしくはキャッシュ・メモリ２
のエントリの置き換えに際して、ランダム・アドレス信
号発生手段１が出力するウェイ信号とアクセス・アドレ
ス記憶手段３に記憶されたウェイ信号とを比較し、それ
らが一致した場合、セレクタ６によりアドレス生成手段
５のウェイ信号を選択し、選択されたウェイ信号に基づ
きＴＬＢもしくはキャッシュ・メモリ２のエントリを置
き換え、また、ランダム・アドレス信号発生手段１ が
出力するウェイ信号とアクセス・アドレス記憶手段３
に記憶されたウェイ信号とが一致しなかった場合、セレ
クタ６によりランダム・アドレス信号発生手段１ のウ
ェイ信号を選択し、選択されたウェイ信号に基づきＴＬ
Ｂもしくはキャッシュ・メモリ２のエントリを置き換え
る。
【００１４】
【作用】ランダム・アドレス発生手段１はランダムなア
ドレス信号を発生する。また、アクセス・アドレス記憶
手段３は、直前あるいは過去所定回数の間にアクセスさ
れたＴＬＢもしくはキャッシュ・メモリ２のアドレスを
記憶している。ＴＬＢのエントリ置き換えを行う場合、
ランダム・アドレス発生手段１の出力とアクセス・アド
レス記憶手段３アドレスが比較器４で比較される。
ドレス信号を発生する。また、アクセス・アドレス記憶
手段３は、直前あるいは過去所定回数の間にアクセスさ
れたＴＬＢもしくはキャッシュ・メモリ２のアドレスを
記憶している。ＴＬＢのエントリ置き換えを行う場合、
ランダム・アドレス発生手段１の出力とアクセス・アド
レス記憶手段３アドレスが比較器４で比較される。
【００１５】比較の結果、両者が不一致であると、セレ
クタ６はランダム・アドレス発生手段１の出力を選択
し、ＴＬＢもしくはキャッシュ・メモリのエントリはラ
ンダム・アドレス発生手段１の出力するアドレスにより
置き換えられる。比較の結果、両者が一致すると、セレ
クタ６は、アクセス・アドレス記憶手段３に記憶された
アドレス信号と異なったアドレス信号を出力するアドレ
ス生成手段５の出力を選択し、ＴＬＢもしくはキャッシ
ュ・メモリのエントリはアドレス生成手段５の出力する
アドレスにより置き換えられる。
クタ６はランダム・アドレス発生手段１の出力を選択
し、ＴＬＢもしくはキャッシュ・メモリのエントリはラ
ンダム・アドレス発生手段１の出力するアドレスにより
置き換えられる。比較の結果、両者が一致すると、セレ
クタ６は、アクセス・アドレス記憶手段３に記憶された
アドレス信号と異なったアドレス信号を出力するアドレ
ス生成手段５の出力を選択し、ＴＬＢもしくはキャッシ
ュ・メモリのエントリはアドレス生成手段５の出力する
アドレスにより置き換えられる。
【００１６】比較手段４により、直前あるいは過去所定
回数の間にアクセスされたアドレスとエントリの置き換
えを行うアドレスを比較して、両者が一致すると、直前
あるいは過去所定回数の間にアクセスされたアドレスと
は異なったアドレスにより、ＴＬＢもしくはキャッシュ
・メモリ２のエントリの置き換えをおこなうので、直前
あるいは過去所定回数の間にアクセスされたアドレスの
エントリの置き換え防止することができる。
回数の間にアクセスされたアドレスとエントリの置き換
えを行うアドレスを比較して、両者が一致すると、直前
あるいは過去所定回数の間にアクセスされたアドレスと
は異なったアドレスにより、ＴＬＢもしくはキャッシュ
・メモリ２のエントリの置き換えをおこなうので、直前
あるいは過去所定回数の間にアクセスされたアドレスの
エントリの置き換え防止することができる。
【００１７】また、アドレス生成手段５を、アクセスさ
れたＴＬＢもしくはキャッシュ・メモリ２のウェイを記
憶するフラグ・レジスタ５ａと、フラグ・レジスタ５ａ
をサーチしアクセスされたウェイを検索するサーチ部５
ｂと、サーチ部５ｂの出力に基づきアドレス信号を生成
するアドレス生成部５ｃから構成することにより、セッ
ト・アソシエイティブ方式のＴＬＢもしくはキャッシュ
・メモリ２において、過去数回の間の各ウェイのアクセ
ス状態に基づき、エントリの置き換えアドレスを定める
ことができ、所定回数の間にアクセスされたウェイのエ
ントリの置き換え防止することができる。
れたＴＬＢもしくはキャッシュ・メモリ２のウェイを記
憶するフラグ・レジスタ５ａと、フラグ・レジスタ５ａ
をサーチしアクセスされたウェイを検索するサーチ部５
ｂと、サーチ部５ｂの出力に基づきアドレス信号を生成
するアドレス生成部５ｃから構成することにより、セッ
ト・アソシエイティブ方式のＴＬＢもしくはキャッシュ
・メモリ２において、過去数回の間の各ウェイのアクセ
ス状態に基づき、エントリの置き換えアドレスを定める
ことができ、所定回数の間にアクセスされたウェイのエ
ントリの置き換え防止することができる。
【００１８】
【実施例】図２は本発明の第１の実施例を示す図であ
り、同図において、１１はカウンタ、１２はクロック信
号、１３は直前にアクセスされたアドレス、１４、１５
は第１および第２のレジスタ、１６は比較器、１７はセ
レクタである。同図は、本発明をＴＬＢに適用した場合
の１実施例を示す図であり、図２は図４におけるランダ
ム・アドレス生成部１０１に対応し、図２のセレクタ１
７の出力により図４に示したＴＬＢ１０３がアクセスさ
れる。
り、同図において、１１はカウンタ、１２はクロック信
号、１３は直前にアクセスされたアドレス、１４、１５
は第１および第２のレジスタ、１６は比較器、１７はセ
レクタである。同図は、本発明をＴＬＢに適用した場合
の１実施例を示す図であり、図２は図４におけるランダ
ム・アドレス生成部１０１に対応し、図２のセレクタ１
７の出力により図４に示したＴＬＢ１０３がアクセスさ
れる。
【００１９】同図におけるカウンタ１１は従来例におい
て示したカウンタ１０１ａと同様ＴＬＢのエントリ数の
容量を持ち、カウンタ１１はクロック信号１３によりカ
ウントアップしており、カウント値がエントリ数を越え
るとラップ・アラウンドする。また、第１のレジスタ１
４には、直前にアクセスされたアドレスが格納されてお
り、第２のレジスタ１５には直前にアクセスされたアド
レスに１加えた値が格納されている。
て示したカウンタ１０１ａと同様ＴＬＢのエントリ数の
容量を持ち、カウンタ１１はクロック信号１３によりカ
ウントアップしており、カウント値がエントリ数を越え
るとラップ・アラウンドする。また、第１のレジスタ１
４には、直前にアクセスされたアドレスが格納されてお
り、第２のレジスタ１５には直前にアクセスされたアド
レスに１加えた値が格納されている。
【００２０】つぎに、図２の動作を説明する。ＴＬＢの
ミス・ヒット時におけるＴＬＢのエントリ置き換えに際
して、カウンタ１１の値が読みだされ、比較器１６にお
いて、レジスタ１４に保持された直前にアクセスしたア
ドレスと比較される。カウンタ１１より読みだされた値
がレジスタ１４に保持された直前にアクセスしたアドレ
スと異なる場合には、セレクタ１７はカウンタ１１の出
力を選択し出力する。
ミス・ヒット時におけるＴＬＢのエントリ置き換えに際
して、カウンタ１１の値が読みだされ、比較器１６にお
いて、レジスタ１４に保持された直前にアクセスしたア
ドレスと比較される。カウンタ１１より読みだされた値
がレジスタ１４に保持された直前にアクセスしたアドレ
スと異なる場合には、セレクタ１７はカウンタ１１の出
力を選択し出力する。
【００２１】また、カウンタ１１より読みだされた値が
レジスタ１４に保持された直前にアクセスしたアドレス
と等しい場合には、セレクタ１７はレジスタ１５の出力
を選択して出力する。レジスタ１５には、前記したよう
に、直前にアクセスしたアドレスに１を加えた値が格納
されているので、カウンタ１１の出力値が直前にアクセ
スされたアドレスと等しい場合には、セレクタ１７より
直前にアクセスされたアドレスに１を加えたアドレスが
出力される。
レジスタ１４に保持された直前にアクセスしたアドレス
と等しい場合には、セレクタ１７はレジスタ１５の出力
を選択して出力する。レジスタ１５には、前記したよう
に、直前にアクセスしたアドレスに１を加えた値が格納
されているので、カウンタ１１の出力値が直前にアクセ
スされたアドレスと等しい場合には、セレクタ１７より
直前にアクセスされたアドレスに１を加えたアドレスが
出力される。
【００２２】本実施例においては、上記のように、カウ
ンタ１１の値が直前にアクセスされたアドレスに等しい
場合には、直前にアクセスされたアドレスに１を加えた
アドレスが出力されるので、ＴＢＬのエントリの置き換
えにおいて、直前にアクセスされたエントリが置き換え
られることがなく、効率的なエントリの置き換え制御を
行うことができる。
ンタ１１の値が直前にアクセスされたアドレスに等しい
場合には、直前にアクセスされたアドレスに１を加えた
アドレスが出力されるので、ＴＢＬのエントリの置き換
えにおいて、直前にアクセスされたエントリが置き換え
られることがなく、効率的なエントリの置き換え制御を
行うことができる。
【００２３】なお、上記実施例においては、直前にアク
セスされたアドレスに１を加えた値をレジスタ１５にセ
ットしているが、レジスタ１５にセットされる値は上記
値の限定されるものではなく、例えば、直前にアクセス
されたアドレスに所定数を加減算するなど、レジスタ１
４に保持されている値と異なった値がレジスタ１５にセ
ットされるように構成すればよい。
セスされたアドレスに１を加えた値をレジスタ１５にセ
ットしているが、レジスタ１５にセットされる値は上記
値の限定されるものではなく、例えば、直前にアクセス
されたアドレスに所定数を加減算するなど、レジスタ１
４に保持されている値と異なった値がレジスタ１５にセ
ットされるように構成すればよい。
【００２４】図３は本発明の第２の実施例を示す図であ
り、同図は、セット・アソシアティブ方式によるＴＬＢ
に本発明を適用した例を示す図である。同図において、
タグ部２４はＥ行Ｓ列のマトリックスからなる（Ｅ行の
ウェイから構成され、１つのウェイにはＳ個のアドレス
が格納されている）。アドレス変換の対象となる論理ア
ドレスの一部により列を指定し、指定された列から得ら
れるＥ個のアドレスをアドレス変換の対象となる論理ア
ドレスの他の一部と比較して、一致したアドレスについ
て、実アドレスを得るように構成されている。以下、必
要に応じて上記各ウェイに格納されるアドレスをタグア
ドレス、ウエイを指定するアドレスをアドレス（ウェイ
信号）もしくは単にウェイ信号という。
り、同図は、セット・アソシアティブ方式によるＴＬＢ
に本発明を適用した例を示す図である。同図において、
タグ部２４はＥ行Ｓ列のマトリックスからなる（Ｅ行の
ウェイから構成され、１つのウェイにはＳ個のアドレス
が格納されている）。アドレス変換の対象となる論理ア
ドレスの一部により列を指定し、指定された列から得ら
れるＥ個のアドレスをアドレス変換の対象となる論理ア
ドレスの他の一部と比較して、一致したアドレスについ
て、実アドレスを得るように構成されている。以下、必
要に応じて上記各ウェイに格納されるアドレスをタグア
ドレス、ウエイを指定するアドレスをアドレス（ウェイ
信号）もしくは単にウェイ信号という。
【００２５】同図において、２１はカウンタ、２２はフ
ラグ・レジスタ、２３はアドレス発生部、２４はＴＬＢ
のタグ部、２５ないし２８は第１ないし第４のレジス
タ、２９は比較器、３０はサーチ部、３１はアドレス生
成部、３２はセレクタである。同図は、図２と同様、図
５におけるランダム・アドレス生成部１０１に対応し、
ＴＬＢのエントリ置き換え制御において、同図のセレク
タ３２の出力によりＴＬＢがアクセスされる。
ラグ・レジスタ、２３はアドレス発生部、２４はＴＬＢ
のタグ部、２５ないし２８は第１ないし第４のレジス
タ、２９は比較器、３０はサーチ部、３１はアドレス生
成部、３２はセレクタである。同図は、図２と同様、図
５におけるランダム・アドレス生成部１０１に対応し、
ＴＬＢのエントリ置き換え制御において、同図のセレク
タ３２の出力によりＴＬＢがアクセスされる。
【００２６】同図におけるカウンタ２１はＴＬＢがアク
セスされるごとに歩進するカウンタであり、カウンタ２
１のカウント値が１歩進する毎に、フラグ・レジスタ２
２に格納されたフラグ値を同図の右側に１列づつシフト
する。
セスされるごとに歩進するカウンタであり、カウンタ２
１のカウント値が１歩進する毎に、フラグ・レジスタ２
２に格納されたフラグ値を同図の右側に１列づつシフト
する。
【００２７】フラグ・レジスタ２２の各行はＴＬＢのタ
グ部２４の各ウェイに対応しており、ＴＬＢのあるウェ
イがアクセスされると、そのウェイに対応したフラグ・
レジスタの行のビットが１となる。したがって、図３に
示すフラグ・レジスタ２２においては、ＴＬＢのタグ部
２４のアクセス状態を過去４回まで記憶することができ
る。
グ部２４の各ウェイに対応しており、ＴＬＢのあるウェ
イがアクセスされると、そのウェイに対応したフラグ・
レジスタの行のビットが１となる。したがって、図３に
示すフラグ・レジスタ２２においては、ＴＬＢのタグ部
２４のアクセス状態を過去４回まで記憶することができ
る。
【００２８】アドレス発生部２３は例えば図２に示した
カウンタ１１と同様な構成をもち、ランダムな値を発生
し、エントリ置き換えを行うウェイを指定する信号（以
下ウェイ信号）を発生する。第１のレジスタ２５には直
前にアクセスされたＴＬＢのアドレス（ウェイ信号）が
記憶され、第２のレジスタ２６はその前にアクセスされ
たＴＬＢのアドレス（ウェイ信号）が記憶され、同様
に、第３のレジスタ２７は３回前にアクセスされたＴＬ
Ｂのアドレス（ウェイ信号）が、また、第４のレジスタ
２８には４回前にアクセスされたＴＬＢのアドレス（ウ
ェイ信号）が記憶される。
カウンタ１１と同様な構成をもち、ランダムな値を発生
し、エントリ置き換えを行うウェイを指定する信号（以
下ウェイ信号）を発生する。第１のレジスタ２５には直
前にアクセスされたＴＬＢのアドレス（ウェイ信号）が
記憶され、第２のレジスタ２６はその前にアクセスされ
たＴＬＢのアドレス（ウェイ信号）が記憶され、同様
に、第３のレジスタ２７は３回前にアクセスされたＴＬ
Ｂのアドレス（ウェイ信号）が、また、第４のレジスタ
２８には４回前にアクセスされたＴＬＢのアドレス（ウ
ェイ信号）が記憶される。
【００２９】比較器２９は第１ないし第４のレジスタ２
５ないし２８に格納されたアドレスとアドレス発生部２
３の出力を比較し、アドレス発生部２３の出力が第１な
いし第４のレジスタ２５ないし２８に格納されたアドレ
スのいずれかと一致すると一致信号を出力する。サーチ
部３０はフラグ・レジスタ２２を検索して、過去４回の
間にアクセスされたことのないＴＬＢのウェイを出力す
る。また、アドレス生成部３１はサーチ手段の検索結果
に基づき、エントリの置き換えアドレスを出力する。
５ないし２８に格納されたアドレスとアドレス発生部２
３の出力を比較し、アドレス発生部２３の出力が第１な
いし第４のレジスタ２５ないし２８に格納されたアドレ
スのいずれかと一致すると一致信号を出力する。サーチ
部３０はフラグ・レジスタ２２を検索して、過去４回の
間にアクセスされたことのないＴＬＢのウェイを出力す
る。また、アドレス生成部３１はサーチ手段の検索結果
に基づき、エントリの置き換えアドレスを出力する。
【００３０】セレクタ３２は比較器２９の出力に応じ
て、アドレス発生部２３の出力あるいはアドレス生成部
３１の出力を選択する。次ぎに、図３の実施例の動作を
説明する。ＴＬＢがアクセスされると、アクセスされた
アドレスが第１ないし第４のレジスタ２５ないし２８に
順次格納されていくとともに、フラグ・レジスタ２２の
アクセスされたウェイに対応した行のフラグが１とな
り、その値はＴＬＢがアクセスされるごとに右側に１列
ずつシフトする。
て、アドレス発生部２３の出力あるいはアドレス生成部
３１の出力を選択する。次ぎに、図３の実施例の動作を
説明する。ＴＬＢがアクセスされると、アクセスされた
アドレスが第１ないし第４のレジスタ２５ないし２８に
順次格納されていくとともに、フラグ・レジスタ２２の
アクセスされたウェイに対応した行のフラグが１とな
り、その値はＴＬＢがアクセスされるごとに右側に１列
ずつシフトする。
【００３１】ここで、ＴＬＢのエントリ置き換えを行う
場合、アドレス発生部２３の出力と第１ないし第４のレ
ジスタに格納されたアドレスが比較器２９で比較され
る。比較器２９が不一致信号を出力すると、セレクタ３
２はアドレス発生部２３の出力を選択してＴＬＢに出力
する。すなわち、アドレス発生部２３の出力するアドレ
スが第１ないし第４のレジスタ２５ないし２８に格納さ
れた過去４回の間にアクセスされたアドレスと異なる場
合には、セレクタ３２はアドレス発生部２３の出力を選
択し、アドレス発生部２３の出力するアドレスによりＴ
ＬＢのエントリの置き換えが行われる。
場合、アドレス発生部２３の出力と第１ないし第４のレ
ジスタに格納されたアドレスが比較器２９で比較され
る。比較器２９が不一致信号を出力すると、セレクタ３
２はアドレス発生部２３の出力を選択してＴＬＢに出力
する。すなわち、アドレス発生部２３の出力するアドレ
スが第１ないし第４のレジスタ２５ないし２８に格納さ
れた過去４回の間にアクセスされたアドレスと異なる場
合には、セレクタ３２はアドレス発生部２３の出力を選
択し、アドレス発生部２３の出力するアドレスによりＴ
ＬＢのエントリの置き換えが行われる。
【００３２】また、比較器２９が一致信号を出力する
と、サーチ部３０は過去４回の間にアクセスされたこと
のないウェイをフラグ・レジスタ２２のフラグによりサ
ーチし（フラグ・レジスタ２２の行が「０，０，０，
０」のウェイ）、アドレス生成部３１に出力する。アド
レス生成部３１はサーチ部３０のサーチ結果に基づき、
過去４回の間にアクセスされたことのないアドレスを生
成し、セレクタ３２に出力する。セレクタ３２は比較器
２９が不一致信号を出力しているので、アドレス生成部
３１の出力を選択しＴＬＢに出力する。
と、サーチ部３０は過去４回の間にアクセスされたこと
のないウェイをフラグ・レジスタ２２のフラグによりサ
ーチし（フラグ・レジスタ２２の行が「０，０，０，
０」のウェイ）、アドレス生成部３１に出力する。アド
レス生成部３１はサーチ部３０のサーチ結果に基づき、
過去４回の間にアクセスされたことのないアドレスを生
成し、セレクタ３２に出力する。セレクタ３２は比較器
２９が不一致信号を出力しているので、アドレス生成部
３１の出力を選択しＴＬＢに出力する。
【００３３】すなわち、アドレス発生部２３の出力する
アドレスが第１ないし第４のレジスタ２５ないし２８に
格納された過去４回の間にアクセスされたアドレスのい
ずれかと一致する場合には、アドレス生成部３１により
過去４回の間にアクセスされた事のないアドレスを生成
し、そのアドレスにより、ＴＬＢのエントリの置き換え
が行われる。
アドレスが第１ないし第４のレジスタ２５ないし２８に
格納された過去４回の間にアクセスされたアドレスのい
ずれかと一致する場合には、アドレス生成部３１により
過去４回の間にアクセスされた事のないアドレスを生成
し、そのアドレスにより、ＴＬＢのエントリの置き換え
が行われる。
【００３４】なお、アドレス生成部３１におけるアドレ
スの生成方法は種々考えられるが，例えば、過去４回の
間にアクセスされた事のないアドレスの内、最も小さい
もの、あるいは、最も大きなものが選択される。また、
セレクタ３２よりアドレスが出力されると、そのアドレ
スはカウンタ２１により指示される第１ないし第４のレ
ジスタ２５ないし２８に格納される（上記実施例の場合
には第１のレジスタ２５に格納される）。
スの生成方法は種々考えられるが，例えば、過去４回の
間にアクセスされた事のないアドレスの内、最も小さい
もの、あるいは、最も大きなものが選択される。また、
セレクタ３２よりアドレスが出力されると、そのアドレ
スはカウンタ２１により指示される第１ないし第４のレ
ジスタ２５ないし２８に格納される（上記実施例の場合
には第１のレジスタ２５に格納される）。
【００３５】本実施例においては、上記のように、ＴＬ
Ｂのエントリの置き換えにおいて、過去４回の間にアク
セスされたエントリが置き換えられることがなく、効率
的なエントリの置き換え制御を行うことができる。ま
た、フラグ・レジスタ２２の行あるいは列を拡張するこ
とにより、置き換えを防止するウェイの拡張、あるい
は、置き換えを防止するアクセス回数の拡張をすること
ができる。さらに、任意の値をセットすることができる
エキストラ・レジスタを設け、エキストラ・レジスタに
より、フラグ・レジスタ２２の値を設定できるようにす
ることにより、特定のウェイの書換えを防止し、頻繁に
使用するウェイの内容を常時保持することが可能とな
る。
Ｂのエントリの置き換えにおいて、過去４回の間にアク
セスされたエントリが置き換えられることがなく、効率
的なエントリの置き換え制御を行うことができる。ま
た、フラグ・レジスタ２２の行あるいは列を拡張するこ
とにより、置き換えを防止するウェイの拡張、あるい
は、置き換えを防止するアクセス回数の拡張をすること
ができる。さらに、任意の値をセットすることができる
エキストラ・レジスタを設け、エキストラ・レジスタに
より、フラグ・レジスタ２２の値を設定できるようにす
ることにより、特定のウェイの書換えを防止し、頻繁に
使用するウェイの内容を常時保持することが可能とな
る。
【００３６】なお、上記実施例においては、ＴＬＢのエ
ントリ置き換え制御について説明したが、本発明はＴＬ
Ｂのエントリ置き換え制御に限定されるものではなく、
キャッシュ・メモリにも適用することができる。
ントリ置き換え制御について説明したが、本発明はＴＬ
Ｂのエントリ置き換え制御に限定されるものではなく、
キャッシュ・メモリにも適用することができる。
【００３７】
【発明の効果】以上説明したことから明らかなように、
本発明においては、置き換えられるアドレスを、直前も
しくは過去数回の間にアクセスされたアドレスと比較
し、それらが一致した場合、直前もしくは過去数回の間
にアクセスされたアドレスとは異なったアドレスを生成
し、エントリの置き換えを行うので、直前もしくは過去
数回の間にアクセスされたエントリが置き換えられるこ
とがなく、効率的な制御を行うことが可能となる。
本発明においては、置き換えられるアドレスを、直前も
しくは過去数回の間にアクセスされたアドレスと比較
し、それらが一致した場合、直前もしくは過去数回の間
にアクセスされたアドレスとは異なったアドレスを生成
し、エントリの置き換えを行うので、直前もしくは過去
数回の間にアクセスされたエントリが置き換えられるこ
とがなく、効率的な制御を行うことが可能となる。
【図１】本発明の原理ブロック図である。
【図２】本発明の第１の実施例を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】従来例を示す図である。
１ ランダム・アドレス発生手段 ３ アクセス・アドレス記憶手段 ４ 比較手段 ５ アドレス生成手段 ６，１７，３２ セレクタ １１，２１ カウンタ １４，１５，２５，２６，２７，２８ レジスタ １６，２９ 比較器 ２２ フラグ・レジスタ ２３ アドレス発生部 ３０ サーチ部 ３１ アドレス生成部
Claims (3)
- 【請求項１】 ランダムなアドレス信号を発生するラン
ダム・アドレス信号発生手段(1) と、ＴＬＢもしくはキ
ャッシュ・メモリ(2) を直前あるいは過去所定回数の間
にアクセスしたアドレス信号を記憶するアクセス・アド
レス記憶手段(3) と、 ランダム・アドレス信号発生手段(1) の出力とアクセス
・アドレス記憶手段(3) の出力を比較する比較手段(4)
と、 アクセス・アドレス記憶手段(3) に記憶されたアドレス
信号と異なったアドレス信号を生成するアドレス生成手
段(5) と、 比較手段(4) の出力に基づきランダム・アドレス信号発
生手段(1) の出力あるいはアドレス生成手段(5) の出力
を選択的に出力するセレクタ(6) とを備えたＴＬＢもし
くはキャッシュ・メモリにおけるエントリ置き換え制御
方法であって、ＴＬＢもしくはキャッシュ・メモリ(2)
のエントリの置き換えに際して、ランダム・アドレス信
号発生手段(1) が出力するアドレス信号とアクセス・ア
ドレス記憶手段(3) に記憶されたアドレス信号とを比較
し、それらが 一致した場合、セレクタ(6) によりアドレス生
成手段(5) のアドレス信号を選択し、選択されたアドレ
ス信号に基づきＴＬＢもしくはキャッシュ・メモリのエ
ントリを置き換え、 また、ランダム・アドレス信号発生手段(1) が出力する
アドレス信号とアクセス・アドレス記憶手段(3) に記憶
されたアドレス信号とが一致しなかった場合、セレクタ
(6) により、ランダム・アドレス信号発生手段(1) が出
力するアドレスを選択し、 選択されたアドレス信号に基
づきＴＬＢもしくはキャッシュ・メモリのエントリを置
き換えることを特徴とするエントリ置き換え制御方法。 - 【請求項２】 アドレス生成手段(5) が、アクセス・ア
ドレス記憶手段(3)の出力に所定数を加算あるいは減算
することにより、アクセス・アドレス記憶段(3) に記憶
されたアドレス信号と異なったアドレス信号を生成する
ことを特徴とする請求項１のエントリ置き換え制御方
法。 - 【請求項３】 ランダムなウェイ信号を発生するランダ
ム・アドレス信号発生手段(1) と、 ＴＬＢもしくはキャッシュ・メモリ(2) を直前あるいは
過去所定回数の間にアクセスしたウェイ信号を記憶する
アクセス・アドレス記憶手段(3) と、ランダム・アドレ
ス信号発生手段(1) の出力とアクセス・アドレス記憶手
段(3) の出力を比較する比較手段(4) と、 ＴＬＢもしくはキャッシュ・メモリ(2) の直前あるいは
過去所定回数の間にアクセスされたウェイを記憶するフ
ラグ・レジスタ(5a)と、 フラグ・レジスタをサーチすることにより、直前あるい
は過去所定回数の間にアクセスされたウェイをサーチ
し、サーチ結果に基づきウェイ信号を生成するアドレス
生成部(5c)から構成され、アクセス・アドレス記憶手段
(3) に記憶されたウェイ信号と異なったウェイ信号を生
成するアドレス生成手段(5) と、 比較手段(4) の出力に基づきランダム・アドレス信号発
生手段(1) の出力あるいはアドレス生成手段(5) の出力
を選択的に出力するセレクタ(6) とを備えたセット・ア
ソシエイティブ方式のＴＬＢもしくはキャッシュ・メモ
リ(2) におけるエントリ置き換え制御方法であって、 ＴＬＢもしくはキャッシュ・メモリ(2) のエントリの置
き換えに際して、ランダム・アドレス信号発生手段(1)
が出力するウェイ信号とアクセス・アドレス記憶手段
(3) に記憶されたウェイ信号とを比較し、 それらが 一致した場合、セレクタ(6) によりアドレス生
成手段(5) のウェイ信号を選択し、選択されたウェイ信
号に基づきＴＬＢもしくはキャッシュ・メモリ(2) のエ
ントリを置き換え、 ランダム・アドレス信号発生手段(1) が出力するウェイ
信号とアクセス・アドレス記憶手段(3) に記憶されたウ
ェイ信号とが一致しなかった場合、セレクタ(6) により
ランダム・アドレス信号発生手段(1) のウェイ信号を選
択し、 選択されたウェイ信号に基づきＴＬＢもしくはキ
ャッシュ・メモリ(2) のエントリを置き換えることを特
徴とするエントリ置き換え制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019682A JP3068935B2 (ja) | 1992-02-05 | 1992-02-05 | エントリ置き換え制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019682A JP3068935B2 (ja) | 1992-02-05 | 1992-02-05 | エントリ置き換え制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216767A JPH05216767A (ja) | 1993-08-27 |
| JP3068935B2 true JP3068935B2 (ja) | 2000-07-24 |
Family
ID=12006010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019682A Expired - Lifetime JP3068935B2 (ja) | 1992-02-05 | 1992-02-05 | エントリ置き換え制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068935B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999057642A1 (fr) * | 1998-05-01 | 1999-11-11 | Matsushita Electric Industrial Co., Ltd. | Dispositif et procede de traitement de donnees |
| KR100395758B1 (ko) * | 2001-06-21 | 2003-08-21 | 삼성전자주식회사 | 새로운 블럭 교체 스킴을 채용한 캐쉬 메모리 |
| KR100617875B1 (ko) * | 2004-10-28 | 2006-09-13 | 장성태 | 다중 캐쉬 구조의 다중 프로세서 시스템 및 그 원격캐쉬의 교체 방법 |
| JP4940824B2 (ja) * | 2006-08-18 | 2012-05-30 | 富士通セミコンダクター株式会社 | 不揮発性半導体メモリ |
-
1992
- 1992-02-05 JP JP4019682A patent/JP3068935B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05216767A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586283A (en) | Method and apparatus for the reduction of tablewalk latencies in a translation look aside buffer | |
| US6014732A (en) | Cache memory with reduced access time | |
| US6772316B2 (en) | Method and apparatus for updating and invalidating store data | |
| US5689679A (en) | Memory system and method for selective multi-level caching using a cache level code | |
| US5226133A (en) | Two-level translation look-aside buffer using partial addresses for enhanced speed | |
| US5694567A (en) | Direct-mapped cache with cache locking allowing expanded contiguous memory storage by swapping one or more tag bits with one or more index bits | |
| JP3370683B2 (ja) | キャッシュシステム | |
| JP3666689B2 (ja) | 仮想アドレス変換方法 | |
| JPH07200405A (ja) | 情報をキャッシュするための回路および方法 | |
| US6493812B1 (en) | Apparatus and method for virtual address aliasing and multiple page size support in a computer system having a prevalidated cache | |
| JP4065660B2 (ja) | 機能が並列に分散された変換索引バッファ | |
| US20020010839A1 (en) | Multiple variable cache replacement policy | |
| EP0019358B1 (en) | Hierarchical data storage system | |
| JPH10177520A (ja) | データプロセッサ及びデータ処理システム | |
| KR960011712A (ko) | 데이타처리장치 | |
| JPH04320553A (ja) | アドレス変換機構 | |
| JPH08101797A (ja) | 変換索引バッファ | |
| JPH08227380A (ja) | データ処理システム | |
| US5305444A (en) | Apparatus for increasing the number of hits in a translation lookaside buffer including instruction address lookaside register | |
| US5897651A (en) | Information handling system including a direct access set associative cache and method for accessing same | |
| JPH0740247B2 (ja) | キャッシュメモリ装置 | |
| JPH0695972A (ja) | ディジタルコンピュータシステム | |
| US5077826A (en) | Cache performance in an information handling system employing page searching | |
| JPH0561773A (ja) | 動的アドレス変換処理装置 | |
| JP3068935B2 (ja) | エントリ置き換え制御方法 |