KR960018907A - 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 - Google Patents

가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR960018907A
KR960018907A KR1019950034053A KR19950034053A KR960018907A KR 960018907 A KR960018907 A KR 960018907A KR 1019950034053 A KR1019950034053 A KR 1019950034053A KR 19950034053 A KR19950034053 A KR 19950034053A KR 960018907 A KR960018907 A KR 960018907A
Authority
KR
South Korea
Prior art keywords
mask value
computer
virtual storage
operating system
translation
Prior art date
Application number
KR1019950034053A
Other languages
English (en)
Other versions
KR100233212B1 (ko
Inventor
탤루리 마드후수드한
에이. 크하리드 유세프
Original Assignee
리 패치
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈, 인코포레이티드 filed Critical 리 패치
Publication of KR960018907A publication Critical patent/KR960018907A/ko
Application granted granted Critical
Publication of KR100233212B1 publication Critical patent/KR100233212B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

컴퓨터에서 가상 기억장치변환을 공용하는 방법 및 장치가 기술된다. 장치(150)는 중앙처리장치(151)에 의해 실행되는 오퍼레이팅 시스템(162)를 포함한다. 오퍼레이팅 시스템(162)은 컴퓨터상에서 실행되는 다수의 별개의 프로세스에 연관되며 하나 이상의 물리적인 공통 메모리 페이지 어드레스에 매핑되는 별개의 가상 기억장치변환 엔트리를 식별하는 어드레스 식별루틴(164)을 포함하여 프로그램된다. 오퍼레이팅 시스템(162)은 별개의 가상 기억장치 변환엔트리에 제1마스크값을 지정하는 마스크 지정루팅(164) 및 변환색인버퍼 또는 페이지표에 제1마스크값에 연관된 단일 어드레스로서 별개의 가상 어드레스 변환엔트리를 기록하는 쓰기루틴을 포함한다. 비교 메커니즘(164)는 제2마스크값이 상기 제1마스크값에 대응하는지의 여부를 결정하기 위해 변환요구 가상 기억장치 변한값의 제2마스크값을 제1마스크 값에 비교하기 위해 사용된다. 만인 두 개의 마스크값이 대응한다면, 제1마스크값에 연관된 단일 어드레스는 가상 기억장치 변환 어드레스로서 사용된다.

Description

가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따라 사용되 메모리 변환정보에 대한 블럭도.
제7도는 본 발명의 메모리 변환정보를 결합한 변화색인 버퍼에 대한 블럭도.
제9도는 변환색인버퍼에서 워드를 비교하는 회로를 제공하기 위해 유사 회로에 링크된 제8도의 회로도.

Claims (4)

  1. 가상 기억장치변환을 공용하는 컴퓨터에 있어서, 상기 컴퓨터가, 중앙처리장치; 상기 중앙처리장치에 의해 실행되는 오퍼레이팅 시스템; 및 제2마스크값이 제1마스크값에 대응하는지의 여부를 결정하여 변환요구 가상 기억장치 변환값이 상기 물리적인 공통 메모리 페이지 어드레스에 대응하는지의 여부를 결정하도록 상기 변환요구 가상 기억장치 변화값의 제2마스크값을 상기 제1마스크값에 비교하며 상기 중앙처리장치 및 상기 오퍼레이팅 시스템에 의해 동작하는 비교 매커니즘을 포함하며, 상기 오퍼레이팅 시스템이, 상기 컴퓨터상에서 실행되는 다수의 별개의 프로세스에 연관되며 하나 이상의 물리적인 공통 메모리 페이지 어드레스에 매핑되는 다수의 별개의 가상 기억장치 변환엔트리를 식별하는 어드레스 식별루틴, 제1마스크값을 상기 다수의 별개의 가상 기억장치 변환엔트리에 지정하는 마스크 지정루틴, 및 상기 제1마스크값에 연관된 단일 어드레스로서 상기 다수의 별개의 가상 기억장치 변환엔트리를 기록하는 쓰기루틴을 포함하여 프로그램되는 것을 특징으로 하는 가상 기억장치변환을 공용하는 컴퓨터.
  2. 제2항에 있어서, 상기 오퍼레이팅 시스템이 등가 클래스비트와 상기 등가 클래스를 식별하여 프로그램되는 것을 특징으로 하는 가상 기억 장치변환을 공용하는 컴퓨터.
  3. 제3항에 있어서, 상기 오퍼레이팅 시스템이 문맥 메모리변환 엔트리워드를 형성하기 위해 상기 제1마스크값과 상기 등가 클래스비트를 조합하여 프로그램되는 것을 특징으로 하는 가상 기억장치변환을 공용하는 컴퓨터.
  4. 제3항에 있어서, 상기 오퍼레이팅 시스템이 다수의 등가 클래스에 대응하는 문맥 메모리 변환 엔트리워드를 형성하기 위해 상기 제1마스크값가 상기 등가 클래스비트를 조합하여 프로그램되는 것을 특징으로 하는 가상 기억장치변한을 공용하는 컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034053A 1994-11-02 1995-10-05 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 KR100233212B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/333,487 US5630087A (en) 1994-11-02 1994-11-02 Apparatus and method for efficient sharing of virtual memory translations
US08/333,487 1994-11-02
US8/333,487 1994-11-02

Publications (2)

Publication Number Publication Date
KR960018907A true KR960018907A (ko) 1996-06-17
KR100233212B1 KR100233212B1 (ko) 1999-12-01

Family

ID=23302995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034053A KR100233212B1 (ko) 1994-11-02 1995-10-05 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법

Country Status (3)

Country Link
US (1) US5630087A (ko)
JP (1) JPH08212136A (ko)
KR (1) KR100233212B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715407A (en) * 1992-03-06 1998-02-03 Rambus, Inc. Process and apparatus for collision detection on a parallel bus by monitoring a first line of the bus during even bus cycles for indications of overlapping packets
FR2717280B1 (fr) * 1994-03-10 1996-04-05 Bull Sa Procédé de gestion de l'héritage multiple d'objets persistants et partagés.
US5754818A (en) * 1996-03-22 1998-05-19 Sun Microsystems, Inc. Architecture and method for sharing TLB entries through process IDS
US5819252A (en) * 1996-04-10 1998-10-06 Digital Equipment Corporation Method and apparatus for handling and detecting an invalid use of a data structure
US6427162B1 (en) * 1996-05-02 2002-07-30 Sun Microsystems, Inc. Separate code and data contexts: an architectural approach to virtual text sharing
US5954812A (en) * 1996-10-29 1999-09-21 Texas Instruments Incorporated Apparatus for caching system management memory in a computer having a system management mode employing address translation
US5913923A (en) * 1996-12-06 1999-06-22 National Semiconductor Corporation Multiple bus master computer system employing a shared address translation unit
US6073226A (en) * 1997-03-19 2000-06-06 Microsoft Corporation System and method for minimizing page tables in virtual memory systems
US6199151B1 (en) * 1998-06-05 2001-03-06 Intel Corporation Apparatus and method for storing a device row indicator for use in a subsequent page-miss memory cycle
US6393544B1 (en) * 1999-10-31 2002-05-21 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for calculating a page table index from a virtual address
US6728859B1 (en) * 2001-07-13 2004-04-27 Mips Technologies, Inc. Programmable page table access
US6782464B2 (en) * 2001-07-17 2004-08-24 International Business Machines Corporation Mapping a logical address to a plurality on non-logical addresses
US7010791B2 (en) * 2001-09-20 2006-03-07 Intel Corporation Method for implementing multiple type hierarchies
US6826671B2 (en) * 2001-10-09 2004-11-30 Sun Microsystems, Inc. Method and device for a context-based memory management system
US20040037556A1 (en) * 2002-02-26 2004-02-26 Matz Bret Allen Systems and methods for active monitoring and management of fiber links
DE10260606B4 (de) * 2002-12-23 2006-03-30 Infineon Technologies Ag Vorrichtung zur Übersetzung mehrerer virtueller Adressen auf eine einzige physikalische Adresse
US7093100B2 (en) * 2003-11-14 2006-08-15 International Business Machines Corporation Translation look aside buffer (TLB) with increased translational capacity for multi-threaded computer processes
US20050144422A1 (en) * 2003-12-30 2005-06-30 Mcalpine Gary L. Virtual to physical address translation
JP4064380B2 (ja) * 2004-07-29 2008-03-19 富士通株式会社 演算処理装置およびその制御方法
US9244855B2 (en) 2007-12-31 2016-01-26 Intel Corporation Method, system, and apparatus for page sizing extension
US7996628B2 (en) * 2008-02-14 2011-08-09 International Business Machines Corporation Cross adapter shared address translation tables
US9208102B2 (en) 2013-01-15 2015-12-08 Qualcomm Incorporated Overlap checking for a translation lookaside buffer (TLB)
US10719451B2 (en) * 2017-01-13 2020-07-21 Optimum Semiconductor Technologies Inc. Variable translation-lookaside buffer (TLB) indexing
KR20200123912A (ko) * 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR102509472B1 (ko) * 2022-06-07 2023-03-14 리벨리온 주식회사 뉴럴 프로세싱 장치 및 그의 공유 페이지 테이블 사용 방법
KR20230168574A (ko) 2022-06-07 2023-12-14 리벨리온 주식회사 뉴럴 프로세싱 장치의 공유 페이지 테이블 사용 방법 및 피지컬 페이지 할당 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654790A (en) * 1983-11-28 1987-03-31 Amdahl Corporation Translation of virtual and real addresses to system addresses
US4797814A (en) * 1986-05-01 1989-01-10 International Business Machines Corporation Variable address mode cache
JPH0520197A (ja) * 1991-07-09 1993-01-29 Hitachi Ltd 記憶管理システム及びマイクロプロセツサ
US5386527A (en) * 1991-12-27 1995-01-31 Texas Instruments Incorporated Method and system for high-speed virtual-to-physical address translation and cache tag matching
US5437017A (en) * 1992-10-09 1995-07-25 International Business Machines Corporation Method and system for maintaining translation lookaside buffer coherency in a multiprocessor data processing system
US5440710A (en) * 1994-03-08 1995-08-08 Exponential Technology, Inc. Emulation of segment bounds checking using paging with sub-page validity

Also Published As

Publication number Publication date
US5630087A (en) 1997-05-13
KR100233212B1 (ko) 1999-12-01
JPH08212136A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
KR960018907A (ko) 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
US4972338A (en) Memory management for microprocessor system
KR900005897B1 (ko) 마이크로프로세서 시스템과 그 메모리 운용장치
KR960024989A (ko) 컴퓨터 메모리에 정보를 기억하는 방법 및 장치
JPH04320553A (ja) アドレス変換機構
KR870000645A (ko) 가상 메모리 시스템내의 직접 입/출력 장치
KR960002005A (ko) 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템
KR870011524A (ko) 마이크로프로세서칩의 스택프레임캐시
SE7704968L (sv) Nyckelstyrt adressrelokeringsomvandlingssystem
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR950015083A (ko) 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법
KR890007169A (ko) 버퍼 메모리 제어장치
US7343469B1 (en) Remapping I/O device addresses into high memory using GART
CN115774683A (zh) 用于超级用户模式中获取物理地址的方法及相应处理器
US7099992B2 (en) Distributed programmable priority encoder capable of finding the longest match in a single operation
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
KR970071281A (ko) 인터리브 캐시메모리 및 그 운영방법과 데이터 처리 시스템
GB1533326A (en) Storage arrangements
KR850700079A (ko) 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
US5410663A (en) Method and system for cache memory congruence class management in a data processing system
KR960018940A (ko) 브리지 및 컴퓨터 시스템
KR890000977A (ko) 어드레스 변환 장치
KR910006984A (ko) 화상메모리
US7181587B1 (en) Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment
EP0173556A3 (en) Hierarchical architecture for determining the least recently used cache memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee