KR960002005A - 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 - Google Patents

메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 Download PDF

Info

Publication number
KR960002005A
KR960002005A KR1019950017507A KR19950017507A KR960002005A KR 960002005 A KR960002005 A KR 960002005A KR 1019950017507 A KR1019950017507 A KR 1019950017507A KR 19950017507 A KR19950017507 A KR 19950017507A KR 960002005 A KR960002005 A KR 960002005A
Authority
KR
South Korea
Prior art keywords
memory
address
address space
memory address
translation
Prior art date
Application number
KR1019950017507A
Other languages
English (en)
Inventor
빌코우스키 리챠드
스탠필 크론크 도이레
루셀 그리메스 벤자민
로버트 튜너 미첼
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR960002005A publication Critical patent/KR960002005A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1027Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간을 관리하는 방법은 수신된 가상 어드레스가 어느 블럭 어드레스 변환 엔트리에의해서도 정의되지 않는 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계와, 적어도 하나의 블럭 어드레스 변환 엔트리를 재할당하여 수신된 가상 어드레를 포함하는 메모리 어드레스 공간의 한 부분을 정의 하는 단계와, 재할당된 블럭 어드레스 변환 엔트리를 사용하여 가상 어드레스와 정합하는 물리적 어드레스를 제공하는 단계를 포함한다. 또한, 각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간을 관리하는 장치는 수신된 가상 어드레스가 어느 블럭 어드레스 변환 엔트리의 의해서도 정의되지 않는 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 적어도 하나의 블럭 어드레스 변환 엔트리를 재할당하여 수신된 가상 어드레스를 포함하여 메모리의 한 부분을 정의하는 장치와, 재할당된 블럭 어드레스 변환 엔트리를 사용하여 가상 어드레스와 정합하는 물리적 어드레스를 제공하는 장치를 포함한다.

Description

메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 전반적인 개념을 예시한 블럭도.

Claims (15)

  1. 각각 메모리 어드레스 공간(a memory address space)의 한 부분(a portion)을 정의하는 다수의 블럭 어드레스 변환 엔트리(a plurality of block address translation entries)를 갖는 메모리 시스템(memory system)에서 상기 메모리 어드레스 공간을 관리하는 방법에 있어서 a) 수신된 가상 어드레스(a received virtual address)가, 상기 블럭 어드레스 변환 엔트리중 어느 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계와; b) 적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당(reallocate)하여, 상기 수신된 가상 어드레스를 포함하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 단계와; c) 상기 재활당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합(matching)하는 물리적 어드레스(a physical address)를 제공하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
  2. 제1항에 있어서, 상기 판정 단계는, 상기 수신된 가상 어드레스가 어느 변환 우성참조 버퍼(translation lookaside buffers)에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
  3. 제2항에 있어서, 상기 판정 단계는, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리(page table entries)에 의해서도 정의되지 않는 상기 메모리 어드레스의 한 부분을 참조한다고 판정하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
  4. 제3항에 있어서, 모든 상기 변환 우선참조 버퍼 엔트리와 페이지 테이블 엔트리를 뮤효(invalid)로서 초기에 정의하는 단계를 더 포함하는 메모리 어드레스 공간 관리 방법.
  5. 제4항에 있어서, 상기 재할당 단계는, 액세스 특성(access characteristics)을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
  6. 각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서 상기 메모리 어드레스 공간을 관리하는 장치에 있어서, a) 수신된 가상 어드레스가 상기 블럭 어드레스 변환 엔트리중 어느 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단과; b) 적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당하여, 상기 수신된 가상 어드레스를 포함하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 수단과; c) 상기 재할당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합(matching)하는 물리적 어드레스(a physical address)를 제공하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
  7. 제6항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 변환 우선참조 버퍼 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
  8. 제7항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
  9. 제8항에 있어서, 모든 상기 변환 우성참조 버퍼와 페이지 테이블 엔트리를 무효로서 초기에 결정하는 수단을 더 포함하는 메모리 어드레스 공간 관리 장치.
  10. 제9항에 있어서, 상기 재할당 수단은, 액세스 특성을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
  11. 컴퓨터 시스템(a computer system)에 있어서, a) 데이타를 처리하는 마이크로프로세서(a microprocessor)와; b) 상기 마이크로프로세서에 의해 처리된 데이타를 저장하는 메모리와; c) 메모리 어드레스 공간을 관리하며, 각각의 엔트리가 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템을 포함하는 것으로서, 상기 메모리 시스템은; i) 수신된 가상 어드레스가 블럭 어드레스 변환 엔트리중 어는 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단과; ii)적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당하여, 상기 수신된 가상 어드레스를 포함 하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 수단과; iii)상기 재할당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합하는 물리적 어드레를 제공하는 수단을 포함하는 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 변환 우선참조 버퍼 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 것을 포함하는 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부부분을 참조한다고 판정하는 것을 포함하는 컴퓨터 시스템.
  14. 제13항에 있어서, 모든 상기 변환 우선참조 버퍼 엔트리와 페이지 테이블 엔트리를 무효로서 초기에 정의하는 수단을 더 포함하는 컴퓨터 시스템.
  15. 제14항에 있어서, 상기 재할당 수단은, 액세스 특성을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 것을 포함하는 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017507A 1994-06-27 1995-06-26 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 KR960002005A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26691494A 1994-06-27 1994-06-27
US08/266,914 1994-06-27

Publications (1)

Publication Number Publication Date
KR960002005A true KR960002005A (ko) 1996-01-26

Family

ID=23016523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017507A KR960002005A (ko) 1994-06-27 1995-06-26 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템

Country Status (5)

Country Link
US (1) US5852738A (ko)
EP (1) EP0690385A1 (ko)
JP (1) JPH0816479A (ko)
KR (1) KR960002005A (ko)
CN (1) CN1084005C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818298B1 (ko) * 2005-12-08 2008-03-31 한국전자통신연구원 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854637A (en) * 1995-08-17 1998-12-29 Intel Corporation Method and apparatus for managing access to a computer system memory shared by a graphics controller and a memory controller
US6301648B1 (en) * 1999-08-18 2001-10-09 Ati International Srl Method and apparatus for processing memory accesses utilizing a TLB
GB2377048B (en) 2001-06-30 2005-05-04 Hewlett Packard Co Method of utilisation of a data storage array and array controller therefor
CN103646009B (zh) 2006-04-12 2016-08-17 索夫特机械公司 对载明并行和依赖运算的指令矩阵进行处理的装置和方法
US20080028180A1 (en) * 2006-07-31 2008-01-31 Newman Alex P Inappropriate access detector based on system segmentation faults
CN101627365B (zh) 2006-11-14 2017-03-29 索夫特机械公司 多线程架构
CN103250131B (zh) 2010-09-17 2015-12-16 索夫特机械公司 包括用于早期远分支预测的影子缓存的单周期多分支预测
CN103547993B (zh) 2011-03-25 2018-06-26 英特尔公司 通过使用由可分割引擎实例化的虚拟核来执行指令序列代码块
WO2012135050A2 (en) 2011-03-25 2012-10-04 Soft Machines, Inc. Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines
TWI518504B (zh) 2011-03-25 2016-01-21 軟體機器公司 使用可分割引擎實體化的虛擬核心以支援程式碼區塊執行的暫存器檔案節段
TWI603198B (zh) 2011-05-20 2017-10-21 英特爾股份有限公司 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行
CN103649931B (zh) 2011-05-20 2016-10-12 索夫特机械公司 用于支持由多个引擎执行指令序列的互连结构
US9921967B2 (en) 2011-07-26 2018-03-20 Intel Corporation Multi-core shared page miss handler
WO2013077875A1 (en) 2011-11-22 2013-05-30 Soft Machines, Inc. An accelerated code optimizer for a multiengine microprocessor
EP2783281B1 (en) 2011-11-22 2020-05-13 Intel Corporation A microprocessor accelerated code optimizer
US8751830B2 (en) * 2012-01-23 2014-06-10 International Business Machines Corporation Memory address translation-based data encryption/compression
US8954755B2 (en) 2012-01-23 2015-02-10 International Business Machines Corporation Memory address translation-based data encryption with integrated encryption engine
US8930674B2 (en) 2012-03-07 2015-01-06 Soft Machines, Inc. Systems and methods for accessing a unified translation lookaside buffer
US9710399B2 (en) 2012-07-30 2017-07-18 Intel Corporation Systems and methods for flushing a cache with modified data
US9740612B2 (en) 2012-07-30 2017-08-22 Intel Corporation Systems and methods for maintaining the coherency of a store coalescing cache and a load cache
US9430410B2 (en) 2012-07-30 2016-08-30 Soft Machines, Inc. Systems and methods for supporting a plurality of load accesses of a cache in a single cycle
US9229873B2 (en) 2012-07-30 2016-01-05 Soft Machines, Inc. Systems and methods for supporting a plurality of load and store accesses of a cache
US9916253B2 (en) 2012-07-30 2018-03-13 Intel Corporation Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput
US9678882B2 (en) 2012-10-11 2017-06-13 Intel Corporation Systems and methods for non-blocking implementation of cache flush instructions
US9244840B2 (en) 2012-12-12 2016-01-26 International Business Machines Corporation Cache swizzle with inline transposition
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
WO2014150991A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for implementing a reduced size register view data structure in a microprocessor
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
KR101708591B1 (ko) 2013-03-15 2017-02-20 소프트 머신즈, 인크. 블록들로 그룹화된 멀티스레드 명령어들을 실행하기 위한 방법
US9904625B2 (en) 2013-03-15 2018-02-27 Intel Corporation Methods, systems and apparatus for predicting the way of a set associative cache
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
US9569216B2 (en) 2013-03-15 2017-02-14 Soft Machines, Inc. Method for populating a source view data structure by using register template snapshots
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
WO2014150806A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for populating register view data structure by using register template snapshots
US9886279B2 (en) 2013-03-15 2018-02-06 Intel Corporation Method for populating and instruction view data structure by using register template snapshots
EP2972836B1 (en) 2013-03-15 2022-11-09 Intel Corporation A method for emulating a guest centralized flag architecture by using a native distributed flag architecture
WO2014150971A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for dependency broadcasting through a block organized source view data structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095424A (en) * 1986-10-17 1992-03-10 Amdahl Corporation Computer system architecture implementing split instruction and operand cache line-pair-state management
US5319760A (en) * 1991-06-28 1994-06-07 Digital Equipment Corporation Translation buffer for virtual machines with address space match
GB2260004B (en) * 1991-09-30 1995-02-08 Apple Computer Memory management unit for a computer system
CA2083634C (en) * 1991-12-30 1999-01-19 Hung Ping Wong Method and apparatus for mapping page table trees into virtual address space for address translation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818298B1 (ko) * 2005-12-08 2008-03-31 한국전자통신연구원 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법

Also Published As

Publication number Publication date
EP0690385A1 (en) 1996-01-03
CN1084005C (zh) 2002-05-01
US5852738A (en) 1998-12-22
CN1125338A (zh) 1996-06-26
JPH0816479A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
KR960002005A (ko) 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템
EP0797149B1 (en) Architecture and method for sharing tlb entries
US6345347B1 (en) Address protection using a hardware-defined application key
US20040249995A1 (en) Memory management in multiprocessor system
EP0568195A1 (en) Data processing system having multiple virtual address spaces
DK59487D0 (da) Lager for en databehandlingsenhed
EP1182551A3 (en) Address space priority arbitration
KR950033840A (ko) 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리
JP2000122927A (ja) 仮想領域番号によってアクセスするコンピュ―タ・システム
BRPI0506384A (pt) aparelho de processamento de informação, e, método de controle de processo e programa de computador para processar dados
ATE254778T1 (de) Nachschlagtabelle und verfahren zur datenspeicherung darin
EP0343567A3 (en) Multi-processing system and cache apparatus for use in the same
KR960018907A (ko) 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
CA2088779A1 (en) Computer performance by simulated cache associativity
KR100895715B1 (ko) 메모리 관리 유닛, 메모리 관리 유닛을 포함하는 시스템 및어드레스 변환 방법
EP0919927A3 (en) Dynamic memory allocation technique for maintaining an even distribution of cache page addresses within an address space
SE8305290L (sv) Minneshanteringsenhet for datorer
CA2081913A1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPS63254544A (ja) アドレス変換制御方法
JPH04311233A (ja) アドレス変換装置
KR900018819A (ko) 캐시 메모리 액세스 장치 및 방법
JPH04205636A (ja) 高速アドレス変換装置
SE9403531L (sv) System och förfarande för behandling av minnesdata samt kommunikationssystem omfattande dylikt system
CN115964764A (zh) 一种软件实现虚拟机之间iotlb隔离分区的方法
JPH0458347A (ja) 共有アドレス空間管理方式

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990128

Effective date: 20000330