KR960002005A - 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 - Google Patents
메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 Download PDFInfo
- Publication number
- KR960002005A KR960002005A KR1019950017507A KR19950017507A KR960002005A KR 960002005 A KR960002005 A KR 960002005A KR 1019950017507 A KR1019950017507 A KR 1019950017507A KR 19950017507 A KR19950017507 A KR 19950017507A KR 960002005 A KR960002005 A KR 960002005A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- address
- address space
- memory address
- translation
- Prior art date
Links
- 238000007726 management method Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 claims abstract 4
- 239000000872 buffer Substances 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간을 관리하는 방법은 수신된 가상 어드레스가 어느 블럭 어드레스 변환 엔트리에의해서도 정의되지 않는 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계와, 적어도 하나의 블럭 어드레스 변환 엔트리를 재할당하여 수신된 가상 어드레를 포함하는 메모리 어드레스 공간의 한 부분을 정의 하는 단계와, 재할당된 블럭 어드레스 변환 엔트리를 사용하여 가상 어드레스와 정합하는 물리적 어드레스를 제공하는 단계를 포함한다. 또한, 각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서, 메모리 어드레스 공간을 관리하는 장치는 수신된 가상 어드레스가 어느 블럭 어드레스 변환 엔트리의 의해서도 정의되지 않는 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 적어도 하나의 블럭 어드레스 변환 엔트리를 재할당하여 수신된 가상 어드레스를 포함하여 메모리의 한 부분을 정의하는 장치와, 재할당된 블럭 어드레스 변환 엔트리를 사용하여 가상 어드레스와 정합하는 물리적 어드레스를 제공하는 장치를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 전반적인 개념을 예시한 블럭도.
Claims (15)
- 각각 메모리 어드레스 공간(a memory address space)의 한 부분(a portion)을 정의하는 다수의 블럭 어드레스 변환 엔트리(a plurality of block address translation entries)를 갖는 메모리 시스템(memory system)에서 상기 메모리 어드레스 공간을 관리하는 방법에 있어서 a) 수신된 가상 어드레스(a received virtual address)가, 상기 블럭 어드레스 변환 엔트리중 어느 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계와; b) 적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당(reallocate)하여, 상기 수신된 가상 어드레스를 포함하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 단계와; c) 상기 재활당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합(matching)하는 물리적 어드레스(a physical address)를 제공하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
- 제1항에 있어서, 상기 판정 단계는, 상기 수신된 가상 어드레스가 어느 변환 우성참조 버퍼(translation lookaside buffers)에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
- 제2항에 있어서, 상기 판정 단계는, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리(page table entries)에 의해서도 정의되지 않는 상기 메모리 어드레스의 한 부분을 참조한다고 판정하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
- 제3항에 있어서, 모든 상기 변환 우선참조 버퍼 엔트리와 페이지 테이블 엔트리를 뮤효(invalid)로서 초기에 정의하는 단계를 더 포함하는 메모리 어드레스 공간 관리 방법.
- 제4항에 있어서, 상기 재할당 단계는, 액세스 특성(access characteristics)을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 단계를 포함하는 메모리 어드레스 공간 관리 방법.
- 각각 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템에서 상기 메모리 어드레스 공간을 관리하는 장치에 있어서, a) 수신된 가상 어드레스가 상기 블럭 어드레스 변환 엔트리중 어느 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단과; b) 적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당하여, 상기 수신된 가상 어드레스를 포함하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 수단과; c) 상기 재할당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합(matching)하는 물리적 어드레스(a physical address)를 제공하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
- 제6항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 변환 우선참조 버퍼 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
- 제7항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
- 제8항에 있어서, 모든 상기 변환 우성참조 버퍼와 페이지 테이블 엔트리를 무효로서 초기에 결정하는 수단을 더 포함하는 메모리 어드레스 공간 관리 장치.
- 제9항에 있어서, 상기 재할당 수단은, 액세스 특성을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 수단을 포함하는 메모리 어드레스 공간 관리 장치.
- 컴퓨터 시스템(a computer system)에 있어서, a) 데이타를 처리하는 마이크로프로세서(a microprocessor)와; b) 상기 마이크로프로세서에 의해 처리된 데이타를 저장하는 메모리와; c) 메모리 어드레스 공간을 관리하며, 각각의 엔트리가 메모리 어드레스 공간의 한 부분을 정의하는 다수의 블럭 어드레스 변환 엔트리를 갖는 메모리 시스템을 포함하는 것으로서, 상기 메모리 시스템은; i) 수신된 가상 어드레스가 블럭 어드레스 변환 엔트리중 어는 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 수단과; ii)적어도 하나의 상기 블럭 어드레스 변환 엔트리를 재할당하여, 상기 수신된 가상 어드레스를 포함 하는 상기 메모리 어드레스 공간의 한 부분을 정의하는 수단과; iii)상기 재할당된 블럭 어드레스 변환 엔트리를 사용하여 상기 가상 어드레스와 정합하는 물리적 어드레를 제공하는 수단을 포함하는 컴퓨터 시스템.
- 제11항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 변환 우선참조 버퍼 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부분을 참조한다고 판정하는 것을 포함하는 컴퓨터 시스템.
- 제12항에 있어서, 상기 판정 수단은, 상기 수신된 가상 어드레스가 어느 페이지 테이블 엔트리에 의해서도 정의되지 않는 상기 메모리 어드레스 공간의 한 부부분을 참조한다고 판정하는 것을 포함하는 컴퓨터 시스템.
- 제13항에 있어서, 모든 상기 변환 우선참조 버퍼 엔트리와 페이지 테이블 엔트리를 무효로서 초기에 정의하는 수단을 더 포함하는 컴퓨터 시스템.
- 제14항에 있어서, 상기 재할당 수단은, 액세스 특성을 상기 메모리 어드레스 공간의 상기 정의된 부분의 상기 블럭 어드레스 변환 엔트리에 할당하는 것을 포함하는 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26691494A | 1994-06-27 | 1994-06-27 | |
US08/266,914 | 1994-06-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960002005A true KR960002005A (ko) | 1996-01-26 |
Family
ID=23016523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017507A KR960002005A (ko) | 1994-06-27 | 1995-06-26 | 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5852738A (ko) |
EP (1) | EP0690385A1 (ko) |
JP (1) | JPH0816479A (ko) |
KR (1) | KR960002005A (ko) |
CN (1) | CN1084005C (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818298B1 (ko) * | 2005-12-08 | 2008-03-31 | 한국전자통신연구원 | 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854637A (en) * | 1995-08-17 | 1998-12-29 | Intel Corporation | Method and apparatus for managing access to a computer system memory shared by a graphics controller and a memory controller |
US6301648B1 (en) * | 1999-08-18 | 2001-10-09 | Ati International Srl | Method and apparatus for processing memory accesses utilizing a TLB |
GB2377048B (en) * | 2001-06-30 | 2005-05-04 | Hewlett Packard Co | Method of utilisation of a data storage array and array controller therefor |
EP2011018B1 (en) | 2006-04-12 | 2016-07-13 | Soft Machines, Inc. | Apparatus and method for processing an instruction matrix specifying parallel and dependent operations |
US20080028180A1 (en) * | 2006-07-31 | 2008-01-31 | Newman Alex P | Inappropriate access detector based on system segmentation faults |
EP2122461A4 (en) | 2006-11-14 | 2010-03-24 | Soft Machines Inc | DEVICE AND METHOD FOR PROCESSING COMMUNICATIONS IN A MULTITHREAD ARCHITECTURE WITH CONTEXT CHANGES |
EP2616928B1 (en) | 2010-09-17 | 2016-11-02 | Soft Machines, Inc. | Single cycle multi-branch prediction including shadow cache for early far branch prediction |
KR101638225B1 (ko) | 2011-03-25 | 2016-07-08 | 소프트 머신즈, 인크. | 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 명령어 시퀀스 코드 블록의 실행 |
EP2689326B1 (en) | 2011-03-25 | 2022-11-16 | Intel Corporation | Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines |
CN103562866B (zh) | 2011-03-25 | 2018-03-30 | 英特尔公司 | 用于通过使用由可分割引擎实例化的虚拟核来支持代码块执行的寄存器文件段 |
WO2012162189A1 (en) | 2011-05-20 | 2012-11-29 | Soft Machines, Inc. | An interconnect structure to support the execution of instruction sequences by a plurality of engines |
TWI666551B (zh) | 2011-05-20 | 2019-07-21 | 美商英特爾股份有限公司 | 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行 |
US9921967B2 (en) | 2011-07-26 | 2018-03-20 | Intel Corporation | Multi-core shared page miss handler |
KR101703401B1 (ko) | 2011-11-22 | 2017-02-06 | 소프트 머신즈, 인크. | 다중 엔진 마이크로프로세서용 가속 코드 최적화기 |
WO2013077876A1 (en) | 2011-11-22 | 2013-05-30 | Soft Machines, Inc. | A microprocessor accelerated code optimizer |
US8751830B2 (en) * | 2012-01-23 | 2014-06-10 | International Business Machines Corporation | Memory address translation-based data encryption/compression |
US8954755B2 (en) | 2012-01-23 | 2015-02-10 | International Business Machines Corporation | Memory address translation-based data encryption with integrated encryption engine |
US8930674B2 (en) | 2012-03-07 | 2015-01-06 | Soft Machines, Inc. | Systems and methods for accessing a unified translation lookaside buffer |
US9916253B2 (en) | 2012-07-30 | 2018-03-13 | Intel Corporation | Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput |
US9710399B2 (en) | 2012-07-30 | 2017-07-18 | Intel Corporation | Systems and methods for flushing a cache with modified data |
US9229873B2 (en) | 2012-07-30 | 2016-01-05 | Soft Machines, Inc. | Systems and methods for supporting a plurality of load and store accesses of a cache |
US9430410B2 (en) | 2012-07-30 | 2016-08-30 | Soft Machines, Inc. | Systems and methods for supporting a plurality of load accesses of a cache in a single cycle |
US9740612B2 (en) | 2012-07-30 | 2017-08-22 | Intel Corporation | Systems and methods for maintaining the coherency of a store coalescing cache and a load cache |
US9678882B2 (en) | 2012-10-11 | 2017-06-13 | Intel Corporation | Systems and methods for non-blocking implementation of cache flush instructions |
US9244840B2 (en) | 2012-12-12 | 2016-01-26 | International Business Machines Corporation | Cache swizzle with inline transposition |
US9569216B2 (en) | 2013-03-15 | 2017-02-14 | Soft Machines, Inc. | Method for populating a source view data structure by using register template snapshots |
CN105210040B (zh) | 2013-03-15 | 2019-04-02 | 英特尔公司 | 用于执行分组成块的多线程指令的方法 |
US9811342B2 (en) | 2013-03-15 | 2017-11-07 | Intel Corporation | Method for performing dual dispatch of blocks and half blocks |
US10140138B2 (en) | 2013-03-15 | 2018-11-27 | Intel Corporation | Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation |
CN105247484B (zh) | 2013-03-15 | 2021-02-23 | 英特尔公司 | 利用本地分布式标志体系架构来仿真访客集中式标志体系架构的方法 |
WO2014150971A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for dependency broadcasting through a block organized source view data structure |
US9904625B2 (en) | 2013-03-15 | 2018-02-27 | Intel Corporation | Methods, systems and apparatus for predicting the way of a set associative cache |
WO2014150806A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for populating register view data structure by using register template snapshots |
WO2014150991A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for implementing a reduced size register view data structure in a microprocessor |
US9891924B2 (en) | 2013-03-15 | 2018-02-13 | Intel Corporation | Method for implementing a reduced size register view data structure in a microprocessor |
US10275255B2 (en) | 2013-03-15 | 2019-04-30 | Intel Corporation | Method for dependency broadcasting through a source organized source view data structure |
US9886279B2 (en) | 2013-03-15 | 2018-02-06 | Intel Corporation | Method for populating and instruction view data structure by using register template snapshots |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095424A (en) * | 1986-10-17 | 1992-03-10 | Amdahl Corporation | Computer system architecture implementing split instruction and operand cache line-pair-state management |
US5319760A (en) * | 1991-06-28 | 1994-06-07 | Digital Equipment Corporation | Translation buffer for virtual machines with address space match |
GB2260004B (en) * | 1991-09-30 | 1995-02-08 | Apple Computer | Memory management unit for a computer system |
CA2083634C (en) * | 1991-12-30 | 1999-01-19 | Hung Ping Wong | Method and apparatus for mapping page table trees into virtual address space for address translation |
-
1995
- 1995-04-27 CN CN95104838A patent/CN1084005C/zh not_active Expired - Fee Related
- 1995-05-17 EP EP95303315A patent/EP0690385A1/en not_active Withdrawn
- 1995-06-06 JP JP7139700A patent/JPH0816479A/ja active Pending
- 1995-06-26 KR KR1019950017507A patent/KR960002005A/ko active Search and Examination
-
1996
- 1996-11-19 US US08/752,410 patent/US5852738A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818298B1 (ko) * | 2005-12-08 | 2008-03-31 | 한국전자통신연구원 | 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1084005C (zh) | 2002-05-01 |
JPH0816479A (ja) | 1996-01-19 |
US5852738A (en) | 1998-12-22 |
EP0690385A1 (en) | 1996-01-03 |
CN1125338A (zh) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960002005A (ko) | 메모리 어드레스 공간 관리 방법, 메모리 어드레스 공간 관리 장치 및 컴퓨터 시스템 | |
EP0797149B1 (en) | Architecture and method for sharing tlb entries | |
US6345347B1 (en) | Address protection using a hardware-defined application key | |
US6981072B2 (en) | Memory management in multiprocessor system | |
US5182805A (en) | Method and system for determining copy-on-write condition | |
KR950033840A (ko) | 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리 | |
JP2000122927A (ja) | 仮想領域番号によってアクセスするコンピュ―タ・システム | |
BRPI0506384A (pt) | aparelho de processamento de informação, e, método de controle de processo e programa de computador para processar dados | |
ATE254778T1 (de) | Nachschlagtabelle und verfahren zur datenspeicherung darin | |
KR870000645A (ko) | 가상 메모리 시스템내의 직접 입/출력 장치 | |
JPH07262092A (ja) | 仮想メモリ管理システム、変換索引バッファ管理方法、及び変換索引バッファパージオーバーヘッド最小化方法 | |
KR960018907A (ko) | 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 | |
CA2088779A1 (en) | Computer performance by simulated cache associativity | |
EP0251056A3 (en) | Cache tag lookaside | |
CA2107056A1 (en) | Method and System for Increased System Memory Concurrency in a Multiprocessor Computer System | |
WO2005078590A2 (en) | Address conversion technique in a context switching environment | |
EP0919927A3 (en) | Dynamic memory allocation technique for maintaining an even distribution of cache page addresses within an address space | |
SE8305290L (sv) | Minneshanteringsenhet for datorer | |
CA2081913A1 (en) | Method and apparatus for managing page zero memory accesses in a multi-processor system | |
JPS63254544A (ja) | アドレス変換制御方法 | |
JPH04311233A (ja) | アドレス変換装置 | |
KR900018819A (ko) | 캐시 메모리 액세스 장치 및 방법 | |
EP1629384A2 (en) | System and method for performing address translation in a computer system | |
JPH04205636A (ja) | 高速アドレス変換装置 | |
SE9403531D0 (sv) | System och förfarande för behandling av minnesdata samt kommunikationssystem omfattande dylikt system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990128 Effective date: 20000330 |