KR850700079A - 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터 - Google Patents

내부 어드레스 맵퍼를 가진 마이크로 컴퓨터

Info

Publication number
KR850700079A
KR850700079A KR1019850700105A KR850700105A KR850700079A KR 850700079 A KR850700079 A KR 850700079A KR 1019850700105 A KR1019850700105 A KR 1019850700105A KR 850700105 A KR850700105 A KR 850700105A KR 850700079 A KR850700079 A KR 850700079A
Authority
KR
South Korea
Prior art keywords
address
resource
map
enable signal
microcomputer
Prior art date
Application number
KR1019850700105A
Other languages
English (en)
Inventor
마이클 시비그트로스 제임스
Original Assignee
빈센트 죠셉로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉로너
Publication of KR850700079A publication Critical patent/KR850700079A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Small-Scale Networks (AREA)

Abstract

내용 없음

Description

내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도의 마이크로 컴퓨터에서 사용하기에 적합한 어드레스 맵퍼의 개략선도.

Claims (10)

  1. 마이크로 컴퓨터에 있어서, 최소한 제1 및 제2셋트의 어드레스비트로 구성되는 어드레스를 선택적으로 통신하는 어드레스버스와, 인에이블신호와 상기 제1셋트의 어드레스 비트에 의한 소정의 어드레스와의 일치에 응답하여 소정의 기능을 수행하는 자원과, 상기 제2셋트의 어드레스비트와 동일한 수의 비트을 갖는 자원맵 어드레스를 선택적으로 기억하는 맵레지스터 수단과, 상기 맵레지스터 및 상기 어드레스버스에 결합되어, 상기 자원맵 어드레스를 상기 제2셋트의 어드레스비트와 비교하여 상기 제2셋트 어드레스 비트가 상기 자원맵 어드레스와 동일할때만 상기 인에이블 신호를 상기 자원으로 공급하는 비교기 수단을 갖느 어드레스 맵퍼를 구비하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  2. 제1항에 다른 마이크로 컴퓨터에 있어서 ,상기 마이크로 컴퓨터의 동작에 관련하는 정보를 선택적으로 통신하는 데이타 버스르 구비하며, 상기 맵레지스터는 상기 어드레스 버스상의 소정의 맵레지스터 어드레스에 응답하여 상기 어드레스버스상의 상기 소정의 어드레스와 동시에 상기 데이타 버스상에서 통신되는 상기 자원맵 어드레스 정보로서 기억하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  3. 제2항의 마이크로 컴퓨터에 있어서, 상기 맵레지스터는 상기 인에이블 신호와 상기 어드레스 버스의 상기 제1셋트의 어드레스 비트에 의한 상기 소정의 맵레지스터와의 일치에 응답하여서만 기억하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  4. 제 1항의 마이크로 컴퓨터에 있어서, 상기 마이크로 컴퓨터는 선택적으로 리셋트되고, 상기 맵레지스터는 상기 마이크로 컴퓨터의 상기 각 리셋트에 따라 한번만 선택적으로 기억하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  5. 제1항의 마이크로 컴퓨터에 있어서, 상기 마이크로 컴퓨터는 선택적으로 리셋트되고, 상기 맵레지스터는 일단 기억한다고 하더라도 상기 마이크로 컴퓨터의 상기 각 리셋트에 따르는 소정의 시간격 동안만 선택하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  6. 제1항의 마이크로 컴퓨터에 있어서, 상기 어드레스 버스는 또한 제3셋트의 어드레스 비트를 구비하며, 상기 어드레스 맵퍼는 또한 상기 컴퓨터와 상기 자원사이에 배치되어 상기 비교기 수단에 의해 공급된 상기 인에이블 신호와 상기 어드레스버스의 제3셋트의 어드레스 비트에 의해 선택된 어드레스와의 일치에 응답하여서만 상기 인에이블 신호를 상기 자원으로 공급하는 게이트 수단을 구비하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  7. 제1항의 마이크로 컴퓨터에 있어서, 제2인에이블 신호와 상기 제1셋트의 어드레스비트에 의한 제2소정의 자원어드레스에 응답하여 소정의 기능을 수행하는 제2자원을 구비하고, 상기 맵레지스터 수단은 상기 제2세트의 어드레스비트와 동일한 비트수를 갖는 제2자원 맵어드레스를 선택적으로 기억하고, 상기 맵레지스터 수단은 또한 상기 맵레지스터 및 상기 어드레스 버스에 결합되어 상기 제2자원맵어드레스를 상기 제2셋트의 어드레스비트와 비교하에 상기 제2셋트의 어드레스비트가 상기 제2자원 맵어드레스와 동일한때만 상기 제2인에이블 신호의 상기 제2자원으로 공급하는 제2비교기 수단을 구비하는 것을 특징으로 하는 내부어드레스를 맵퍼를 가진 마이크로 컴퓨터.
  8. 제7항의 마이크로 컴퓨터에 있어서, 상기 어드레스 맵퍼수단은 상기 제2비교기 수단과상기 제2자원 사이에 배치되어 상기 제2인에이블 신화와 상기 제1비교기 수단에 의해 공급된 상기 인에이블 신호와의 일치에 응답하여서만 상기 제2인에이블 신호를 상기 제2자원으로 공급하는 게이트 수단을 구비하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  9. 제7항에 따른 마이크로 컴퓨터에 있어서, 상기 어드레스버스는 또한 제3셋트의 어드레스비트를 구비하며, 상기 어드레스 맵퍼수단은 또한 상기 제2비교기 수단과 상기 제2자원 사이에 배치되어 상기 제1비교기 수단에 의해 공급된 상기 인에이블 신호와 상기 제2비교기 수단에 의해 공급된 상기 제2인에이블 신호와 상기 어드레스버스의 상기 제3셋트의 어드레스 비트에 의해 선택된 어드레스와의 일치에 응답하여서만 제2인에이블 신호를 상기 제2자원에 공급하는 게이트 수단을 구비하는 것을 특징으로 하는 내부어드레스 맵퍼를 가진 마이크로 컴퓨터.
  10. 적어도 제1 및 제2셋트의 어드레스비트를 구비하는 어드레스를 선택적으로 통신하는 어드레스 버스와, 인에이블 신호와의 일트에 응답하여 소정의 기능을 수행하는 자원을 구비하고, 상기 제2셋트의 어드레스 비트와 동일한 비트수를 갖는 자원맵 어드레스를 선택적을 기억하고, 상기 자원 맵어드레스를 상기 제2셋트의 어드레스비트와 비교하고, 상기 제2셋트의 어드레스 비트가 상기 자원 맵어드레스와 동일할때만 상기 인에이블 신호를 상기 자원으로 공급하는 단계를 구비하여 상기 자원 어드레스를 선택적으로 맵하는 방법을 구비하는 것을 특징으로 하는 내부어드레의 맵퍼를 가진 마이크로 컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850700105A 1983-10-31 1984-10-09 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터 KR850700079A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/547,192 US4649476A (en) 1983-10-31 1983-10-31 Microcomputer having an internal address mapper
US547192 1983-10-31
PCT/US1984/001602 WO1985002040A1 (en) 1983-10-31 1984-10-09 Microcomputer having an internal address mapper

Publications (1)

Publication Number Publication Date
KR850700079A true KR850700079A (ko) 1985-10-21

Family

ID=24183696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850700105A KR850700079A (ko) 1983-10-31 1984-10-09 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터

Country Status (5)

Country Link
US (1) US4649476A (ko)
EP (1) EP0160033A4 (ko)
JP (1) JPS61500283A (ko)
KR (1) KR850700079A (ko)
WO (1) WO1985002040A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018243A (ko) * 1999-08-18 2001-03-05 김영환 마이크로 프로세서의 레지스터 맵핑 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081573A (en) * 1984-12-03 1992-01-14 Floating Point Systems, Inc. Parallel processing system
US5226171A (en) * 1984-12-03 1993-07-06 Cray Research, Inc. Parallel vector processing system for individual and broadcast distribution of operands and control information
US4877072A (en) * 1987-12-17 1989-10-31 The Goodyear Tire & Rubber Company Tread for left and right vehicle tires
US5327545A (en) * 1988-05-26 1994-07-05 International Business Machines Corporation Data processing apparatus for selectively posting write cycles using the 82385 cache controller
US5125084A (en) * 1988-05-26 1992-06-23 Ibm Corporation Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller
US5045998A (en) * 1988-05-26 1991-09-03 International Business Machines Corporation Method and apparatus for selectively posting write cycles using the 82385 cache controller
US5243700A (en) * 1988-12-30 1993-09-07 Larsen Robert E Port expander architecture for mapping a first set of addresses to external memory and mapping a second set of addresses to an I/O port
US5454092A (en) * 1991-02-04 1995-09-26 Motorola, Inc. Microcomputer having an improved internal address mapping apparatus
JPH04350737A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロコンピュータ
US6678836B2 (en) * 2001-01-19 2004-01-13 Honeywell International, Inc. Simple fault tolerance for memory
US7574713B2 (en) 2001-11-05 2009-08-11 Trendium, Inc. Methods, systems, and computer program products for instantiating a device driver for communication with a device by dynamically associating the device driver at run-time with a device-specific and/or service-specific software component

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967246A (en) * 1974-06-05 1976-06-29 Bell Telephone Laboratories, Incorporated Digital computer arrangement for communicating data via data buses
US4122530A (en) * 1976-05-25 1978-10-24 Control Data Corporation Data management method and system for random access electron beam memory
AT355354B (de) * 1978-08-29 1980-02-25 Schrack Elektrizitaets Ag E Schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind
FR2443723A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de reduction du temps d'acces aux informations contenues dans une memoire d'un systeme de traitement de l'information
JPS5943786B2 (ja) * 1979-03-30 1984-10-24 パナフアコム株式会社 記憶装置のアクセス方式
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
US4378590A (en) * 1980-09-03 1983-03-29 Burroughs Corporation Register allocation apparatus
US4407016A (en) * 1981-02-18 1983-09-27 Intel Corporation Microprocessor providing an interface between a peripheral subsystem and an object-oriented data processor
US4815034A (en) * 1981-03-18 1989-03-21 Mackey Timothy I Dynamic memory address system for I/O devices
US4435763A (en) * 1981-04-13 1984-03-06 Texas Instruments Incorporated Multiprogrammable input/output circuitry
US4473878A (en) * 1981-11-23 1984-09-25 Motorola, Inc. Memory management unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018243A (ko) * 1999-08-18 2001-03-05 김영환 마이크로 프로세서의 레지스터 맵핑 방법

Also Published As

Publication number Publication date
WO1985002040A1 (en) 1985-05-09
EP0160033A4 (en) 1986-07-23
US4649476A (en) 1987-03-10
JPS61500283A (ja) 1986-02-20
EP0160033A1 (en) 1985-11-06

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR890008691A (ko) 데이타 프로세서 디바이스
JPS6133153U (ja) 文書入力装置
KR850700079A (ko) 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
KR910012962A (ko) Dma제어기
KR950015105A (ko) 데이타 패킷이 네트원크내의 컴퓨터로 번지 지정되는지를 결정하는 방법 및 장치
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR880003328A (ko) 반도체 메모리장치
KR840007286A (ko) 메모리의 제어방법 및 장치
KR850002907A (ko) Cpu 마이크로 분기구조
KR910012955A (ko) 데이타 처리 시스템
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR910006984A (ko) 화상메모리
KR970066899A (ko) 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR900010565A (ko) 정보처리장치
KR890008827A (ko) 다이나믹 메모리
JPS6095650U (ja) スタツクのオ−バフロ−検出回路
KR970029774A (ko) 레지스터 억세스 방법
JPS5532159A (en) Memory system
JPS6030050U (ja) デ−タメモリアクセス方式
JPS6281251U (ko)
JPS6419457A (en) Memory device
JPS5357929A (en) Access system for main memory extending unit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid