JPH04350737A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH04350737A
JPH04350737A JP3124249A JP12424991A JPH04350737A JP H04350737 A JPH04350737 A JP H04350737A JP 3124249 A JP3124249 A JP 3124249A JP 12424991 A JP12424991 A JP 12424991A JP H04350737 A JPH04350737 A JP H04350737A
Authority
JP
Japan
Prior art keywords
microcomputer
register
output
serial interface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3124249A
Other languages
English (en)
Inventor
Hajime Sakuma
肇 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3124249A priority Critical patent/JPH04350737A/ja
Priority to KR1019920009126A priority patent/KR940011041B1/ko
Publication of JPH04350737A publication Critical patent/JPH04350737A/ja
Priority to US08/478,670 priority patent/US5872961A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関して特にマイクロコンピュータの内部資源をマイク
ロコンピュータの外部からモニタする機能に関する。
【０００２】
【従来の技術】マイクロコンピュータの動作に関して、
図５を用いて説明する。
【０００３】マイクロコンピュータ１００は、アドレス
バス１０３、データバス１０４でメモリ２００と接続さ
れる。マイクロコンピュータ１００の内部は、ＡＬＵ１
０５、複数のレジスタを含むレジスタ１０６、命令レジ
スタ１５０、レジスタアドレス生成回路１５１、アドレ
スバッファ１０１、データバッファ１０２から構成され
、それぞれ内部データバス１０８、レジスタアドレスバ
ス１０７等で接続されている。
【０００４】通常、マイクロコンピュータは、テンポラ
リレジスタ、マイクロプログラムＲＯＭ、周辺回路、そ
の他各種ランダムなロジック、また場合によってはＲＯ
Ｍ、ＲＡＭ等も含まれるが、ここでは説明を簡略にする
ために、これらハードウェアに関する記述は省略する。
【０００５】マイクロコンピュータには、内蔵するレジ
スタ間転送命令、レジスタ間演算命令、またメモリとレ
ジスタ間の転送、演算命令、分岐命令など多種多様の命
令がある。代表的な命令の動作を簡単に説明する。
【０００６】レジスタ間演算命令の場合には、命令レジ
スタ１５０に格納されたレジスタ指定情報から、レジス
タアドレス生成回路１５１によってレジスタアドレスバ
ス１０７に対象レジスタアドレスを出力する。対象とな
るレジスタはレジスタ１０６から読み出されＡＬＵ１０
５によって所定の演算を実行した後、内部データバス１
０８経由でレジスタ１０６内の所定のレジスタに書き戻
される。
【０００７】メモリからレジスタへの転送命令の場合に
は、命令レジスタ１５０に格納されたメモリアドレス情
報から所定のメモリアドレスを生成し（通常メモリアド
レスは、ＡＬＵ１０５を利用した加算等の演算で生成さ
れるが、本特許とは直接関係ないため詳細な説明な省略
する）、内部データバス１０８経由でアドレスバッファ
１０１にメモリアドレスを格納する。このメモリアドレ
スはアドレスバス１０３経由で、外部のメモリ２００に
出力される。メモリ２００から読み出されたデータは、
データバス１０４経由でデータバッファ１０２に格納さ
れる。次にレジスタへ書き戻す場合には、命令レジスタ
１５０に格納されたレジスタ指定情報から、レジスタア
ドレス生成回路１５１によってレジスタアドレスバス１
０７に対象レジスタアドレスを出力し、同時にデータバ
ッファ１０２の内容を、内部データバス１０８経由で所
定のレジスタに格納する。
【０００８】以上２つの代表的に命令の動作を簡単に説
明したが、ここで注目する点は、命令の実行中に演算の
対象となるデータが、マイクロコンピュータの外部に出
力されるか否かという点である。レジスタとメモリ間操
作の場合には、メモリのアドレスはアドレスバス１０３
に出力され、またメモリの内容はデータバス１０４に出
力される。従って、マイクロコンピュータ１００の外部
でアドレスバス１０３、データバス１０４をモニタして
いれば（通常、リードまたはライトのストローブ信号も
モニタすることが多い説明は省略した）、マイクロコン
ピュータの動作を妨げずにアドレスとデータを外部で検
知することができ、実行の状態をマイクロコンピュータ
外部から知ることができる。
【０００９】一方、レジスタ間の演算の場合には先に説
明したように、マイクロコンピュータ１００の内部デー
タバス１０８と、レジスタアドレスバス１０７にしか情
報が出力されず、マイクロコンピュータ１００の外部か
らは内部でどのような処理が行なわれているか知ること
ができない。
【００１０】
【発明が解決しようとする課題】前述したように、レジ
スタを操作するような命令の場合、また説明を省略した
が内蔵のＲＡＭがあった場合の、このＲＡＭに対する操
作など、マイクロコンピュータ内部に閉じている資源を
操作する場合には情報が外部に出力されない。
【００１１】マイクロコンピュータのプログラム開発時
には、この種の閉じた情報を参照する必要が多々あり、
これを実現するためには、マイクロコンピュータの実行
を一旦止めて、内部資源の情報を外部に出力する命令を
実行させることで外部で情報を得る方法が採られる。
【００１２】しかし、マイクロコンピュータを利用して
機械を制御するようなアプリケーションの場合には、マ
イクロコンピュータの実行を一旦停止させると制御の対
象となっている機械が暴走したり、故障したりする可能
性がある。またマイクロコンピュータの実行を停止させ
ると開発時と実行時のプログラムの実行時間に差がでて
くるため、実時間での開発が不可能となる。従って、こ
のようなアプリケーションの時には、マイクロコンピュ
ータ内部に閉じている資源の情報を得る手段がないため
、プログラム開発が非常に困難となる。
【００１３】
【課題を解決するための手段】単一半導体基板上に中央
処理装置、複数のレジスタを集積する本発明によるマイ
クロコンピュータは、前記マイクロコンピュータの外部
に出力されておらず内部に閉じている資源に対し、予め
指定された内蔵資源の内容を、所定のタイミングで取り
込む保持手段を１つまたは複数備え、前記保持手段を複
数具備する場合には、前記複数の保持手段を識別する手
段を有し、且つ前記マイクロコンピュータの外部に対し
前記保持手段の内容を、所定のタイミングで出力する出
力手段を有し、前記マイクロコンピュータが本来実行す
べき動作を妨げることなく、前記保持手段の内容を前記
出力手段を用いて、前記マイクロコンピュータの外部へ
出力することを特徴としている。
【００１４】加えて、前記出力手段にシリアルインター
フェイスを用いることを特徴としている。
【００１５】加えて、前記資源がレジスタであった場合
、該レジスタアドレスを予め設定しておくレジスタアド
レス設定手段を１つまたは複数備え、且つ該レジスタア
ドレス設定手段に格納されたレジスタアドレスと、前記
マイクロコンピュータ内部の前記レジスタをアドレスす
るためのアドレスバス上に流れるレジスタアドレスとの
比較を行なう比較器を１つまたは複数有し、前記比較器
の一致タイミングに同期して、前記マイクロコンピュー
タ内部のデータバス上に流れるデータを前記保持手段に
取り込むことを特徴としている。
【００１６】加えて、前記出力手段にシリアルインター
フェイスを用いる場合、前記保持手段の内容を所定の数
だけ前記シリアルインターフェイスを経由して前記マイ
クロコンピュータの外部へ出力した後、前記シリアルイ
ンターフェイスを入力モードに切り換えることで、前記
マイクロコンピュータの外部から前記内蔵資源を識別す
る識別データを入力することを特徴としている。
【００１７】加えて、前記出力手段にシリアルインター
フェイスを用いる場合、前記保持手段の内容を所定の数
だけ前記シリアルインターフェイスを経由して前記マイ
クロコンピュータの外部へ出力した後、前記シリアルイ
ンターフェイスを入力モードに切り換えることで、前記
マイクロコンピュータの外部から前記レジスタアドレス
設定手段に格納するレジスタアドレスを入力することを
特徴としている。
【００１８】
【実施例】以下、実施例につき詳述する。
【００１９】本発明の第１の実施例について、図１と図
２を参照しながら説明する。
【００２０】マイクロコンピュータ１００は、アドレス
バス１０３、データバス１０４でメモリ２００と接続さ
れる。マイクロコンピュータ１００の内部は、ＡＬＵ１
０５、レジスタ１０６、アドレスバッファ１０１、デー
タバッファ１０２から構成され、それぞれ内部データバ
ス１０８、レジスタアドレスバス１０７等で接続されて
いる。
【００２１】また、従来例での説明と同様、マイクロコ
ンピュータは、テンポラリレジスタ、マイクロプログラ
ムＲＯＭ、周辺回路、その他各種デコーダ、また場合に
よってはＲＯＭ、ＲＡＭ等も含まれるがここでは説明を
簡略するためにこれらのハードウェアは省略する。且つ
、従来例の説明では命令レジスタ、レジスタアドレス生
成回路等の記述があったが、これらは本実施例でも同様
であるため説明を省略し、且つ繁雑になるため図示も省
略する。
【００２２】本実施例では、上記構成に加えて、比較器
１１０，１２０、レジスタアドレス設定レジスタ１１１
，１２１、データ保持レジスタ１３０，１４０、比較器
１１０からの一致信号１１２、同様に比較器１２０から
の一致信号１２２、インターバルタイマ４００、シリア
ルインターフェイス３００、バスアービタ３０２、バス
切り換え信号３０１，チャネル選択器３０３から構成さ
れる。またシリアルインターフェイス３００からは、マ
イクロコンピュータ１００の外部に対してシリアルバス
３１０とシリアルクロック３１１が出力されている。
【００２３】また、本説明において、比較器１１０、レ
ジスタアドレス設定レジスタ１１１、データ保持レジス
タ１４０を１つのグループとして扱い、チャネル０と呼
ぶことにする。また同様に、比較器１２０、レジスタア
ドレス設定レジスタ１２１、データ保持レジスタ１３０
を別のグループとして扱い、チャネル１と呼ぶことにす
る。
【００２４】本例におけるシリアルインターフェイス３
００は、マイクロコンプータ１００に内蔵されるインタ
ーバルタイマ４００から所定のインターバルで起動要求
を受け、一連のシリアルデータをシリアルバス３１０経
由で、シリアルクロック３１１に同期させた入出力を実
行する。１回の起動でシリアル送受信する単位を１フレ
ームと呼び、１フレームの構成を図２に記す。
【００２５】１フレームは、前半出力モード、後半入力
モードとなりシリアルインターフェイス３００は、前半
チャネル０とチャネル１のデータを出力する。チャネル
のデータとは、チャネル０ならばデータ保持レジスタ１
４０の内容が、チャネル１ならばデータ保持レジスタ１
３０の内容となる。
【００２６】両チャネルの情報を出力した後、シリアル
インターフェイス３００は入力モードとなり、後半はマ
イクロコンピュータ１００外部から新たなアドレス設定
情報が入力される。アドレス設定情報はチャネル番号と
、レジスタアドレスから構成される。チャネル番号とは
、本例ではチャネル０、１だけであるため、例えばチャ
ネル０に対しては０、チャネル１に対しては１を対応さ
せる。レジスタアドレスは、マイクロコンピュータ１０
０が内蔵する複数のレジスタの内、モニタすべきレジス
タ１つだけに対応したアドレスである。
【００２７】上記のプロトコルで送受信するため、イン
ターバルタイマ４００からの最初の起動時には、まだマ
イクロコンピュータ外部からレジスタアドレスの設定が
なされていないため、出力されるデータはダミーデータ
となる。
【００２８】アドレス設定データを受信したシリアルイ
ンターフェイス３００は、最初に受信した情報がチャネ
ル情報であるため、チャネル選択器３０３へその情報を
転送する。チャネル選択器３０３は、例えばチャネル０
指定であればレジスタアドレス設定レジスタ１１１を選
択する。続いてレジスタアドレスを受信すると、シリア
ルインターフェイス３００は、バス切り換え信号３０１
をアクティブにすることでシリアルインターフェイス３
００側から、レジスタアドレス設定レジスタへのデータ
バスを接続させ、レジスタアドレスを出力する。チャネ
ル０指定であれば、レジスタアドレス設定レジスタ１１
１側が選択されているため、レジスタアドレスはレジス
タアドレス設定レジスタ１１１に格納される。
【００２９】同様に、チャネル１指定であればレジスタ
アドレス設定レジスタ１２１が選択され、レジスタアド
レスが格納される。
【００３０】マイクロコンピュータ１００の実行時には
、内蔵のレジスタ１０６へアクセスする度にレジスタア
ドレスバス１０７には対象となるレジスタのアドレスが
出力される。比較器１１０は、レジスタアドレスバス１
０７上に出力されるレジスタアドレスと、レジスタアド
レス設定レジスタ１１１の内容を絶えず比較し、一致が
とれると一致信号１１２を出力する。レジスタアドレス
バス１０７にレジスタアドレスが出力されている時、レ
ジスタへの書込み処理の場合には、内部データバス１０
８上に書込みデータが出力されるため、一致信号１１２
のタイミングでデータ保持レジスタ１４０に、内部デー
タバス１０８上のデータを取り込む。
【００３１】チャネル１の場合にも全く同様で、一致信
号１２２のタイミングでデータ保持レジスタ１３０に、
内部データバス１０８上のデータを取り込む。
【００３２】インターバルタイマ４００からの信号でシ
リアルインターフェイス３００が起動されると、シリア
ルインターフェイス３００は、バス切り換え信号３０１
をインアクティブにすることで、バスアービタ３０２を
切り換え、データ保持レジスタ１３０，１４０とシリア
ルインターフェイス３００とを接続させる。
【００３３】その後、チャネル０のレジスタデータをデ
ータ保持レジスタ１４０から読み出し、シリアルクロッ
ク３１１に同期させ、シリアルバス３１０経由でマイク
ロコンピュータ１００の外部へ出力する。続いて、チャ
ネル１のレジスタデータをデータ保持レジスタ１３０か
ら読み出し、シリアルクロック３１１に同期させ、シリ
アルバス３１０経由でマイクロコンピュータ１００の外
部へ出力する。
【００３４】チャネル０、１のレジスタデータ出力が完
了すると、シリアルインターフェイス３００は、シリア
ルバス３１０を入力モードに切り換え、外部からのレジ
スタアドレス設定を待つ。以降、前述したプロトコルで
レジスタアドレスの設定を実行する。
【００３５】本例ではチャネル０、１の２チャネルだけ
の場合を説明したが、チャネル選択器３０３の構造と、
ハードウェアを追加することによって容易にチャネル数
を追加することが可能である。
【００３６】本発明の第２の実施例について、図３、図
４を参照しながら説明する。
【００３７】マイクロコンピュータ１００、メモリ２０
０の構成は基本的に第１の実施例と同等であるため共通
部分に対する説明は省略し、異なる部分のみ説明を加え
る。
【００３８】図３におけるマイクロコンピュータ１００
には、図１におけるマイクロコンピュータ１００に内蔵
されていたインターバルタイマ４００がない。一方、一
致信号１１２によってセットされる起動要求Ｆ／Ｆ１１
３、一致信号１２２によってセットされる起動要求Ｆ／
Ｆ１２３が追加されている。また、外部からシリアルイ
ンターフェイス３００に対して起動をかけるための入力
ポート３１２が追加されている。
【００３９】本例におけるシリアルインターフェイス３
００は、起動要求Ｆ／Ｆ１１３，１２３によってシリア
ルデータ出力の起動を受け、一連のシリアルデータをシ
リアルバス３１０経由で、シリアルクロック３１１に同
期させ出力する。入出力プロトコルの構成を図４に記す
。
【００４０】第１の実施例と場合と異なり、フレームと
いう概念はない。シリアルインターフェイス３００は、
起動要求Ｆ／Ｆ１１３，１２３から起動された時には出
力モードとして、入力ポート３１２から起動された時に
は、入力モードとして機能する。
【００４１】出力モードの時、チャネルのデータとは、
チャネル０ならばチャネル０を示す識別データとデータ
保持レジスタ１４０の内容が、チャネル１ならばチャネ
ル１を示す識別データとデータ保持レジスタ１３０の内
容となる。
【００４２】入力ポート３１２からシリアルインターフ
ェイス３００に対して、入力モードの起動要求が発生し
た時には、マイクロコンピュータ１００の外部から新た
なアドレス設定情報が入力される。アドレス設定情報は
第１の実施例と同様、チャネル番号と、レジスタアドレ
スから構成される。
【００４３】アドレス設定データを受信したシリアルイ
ンターフェイス３００の動作に関しては、第１の実施例
と同等であるため説明は省略する。
【００４４】マイクロコンピュータ１００の実行時、デ
ータ保持レジスタ１３０，１４０へのレジスタデータ取
り込みに関しても第１の実施例と同等であるため説明は
省略する。
【００４５】一致信号１１２または１２２の出力タイミ
ングでセットされた起動要求Ｆ／Ｆ１１３または１２３
によってシリアルインターフェイス３００が起動される
と、シリアルインターフェイス３００は、バス切り換え
信号３０１をインアクティブにすることで、バスアービ
タ３０２を切り換え、データ保持レジスタ１３０，１４
０とシリアルインターフェイス３００とを接続させる。
【００４６】その後、起動要求Ｆ／Ｆ１１３がアクティ
ブであれば、チャネル０のレジスタデータをデータ保持
レジスタ１４０から読み出し、シリアルクロック３１１
に同期させ、シリアルバス３１０経由でマイクロコンピ
ュータ１００の外部へ出力する。出力が完了すれば起動
要求Ｆ／Ｆ１１３をリセットする。
【００４７】また、起動要求Ｆ／Ｆ１２３がアクティブ
であれば、チャネル１のレジスタデータをデータ保持レ
ジスタ１３０から読み出し、シリアルクロック３１１に
同期させ、シリアルバス３１０経由でマイクロコンピュ
ータ１００の外部へ出力する。出力が完了すれば起動要
求Ｆ／Ｆ１２３をリセットする。
【００４８】以上、マイクロコンピュータ内部の資源を
レジスタ、入出力インターフェイスをシリアルインター
フェイスとして説明をしたが、内部資源をＲＡＭ、ＲＯ
Ｍまたは周辺ハードウェア等、また入出力インターフェ
イスをパラレルのバス等としても同様に実現することが
できる。加えて、シリアルインターフェイスをクロック
同期式として説明したが、ＵＡＲＴフォーマット等の異
なったプロトコルであっても同様に実現できる。
【００４９】
【発明の効果】上述した方法で、マイクロコンピュータ
１００の外部から内蔵のレジスタアドレスを予め設定し
ておき、内部のレジスタアドレスバス１０７上に出力さ
れたレジスタアドレスとの一致タイミングで、内部デー
タバス１０８上のデータを取り込み、シリアルインター
フェイス３００の経由で外部に出力することで、マイク
ロコンピュータ１００の動作を妨げることなく、マイク
ロコンピュータ内部の閉じている情報を外部へ出力する
ことが可能になる。
【００５０】このような方法をとることによって、マイ
クロコンピュータを利用して機械を制御するようなアプ
リケーションの場合にも、マイクロコンピュータの実行
を一旦停止させることなくマイクロコンピュータ内部に
閉じている資源の情報を得ることができるため、制御の
対象となっている機械が暴走したり、故障したりするこ
とがない。且つ、マイクロコンピュータの実行を停止さ
せないので、実行時と同様、実時間での開発が可能とな
る。
【００５１】また、マイクロコンピュータ内部の資源を
ＲＡＭ、ＲＯＭまたは周辺ハードウェア等、また入出力
インターフェイスをパラレルのバス等としても同様の効
果が得られる。
【図面の簡単な説明】
【図１】本発明第１の実施例におけるマイクロコンピュ
ータのブロック図である。
【図２】第１の実施例におけるシリアルインターフェイ
スのプロトコルである。
【図３】第２の実施例におけるマイクロコンピュータの
ブロック図である。
【図４】第２の実施例におけるシリアルインターフェイ
スのプロトコルである。
【図５】従来例におけるマイクロコンピュータのブロッ
ク図。
【符号の説明】
１００　　　　マイクロコンピュータ １０１　　　　アドレスバッファ １０２　　　　データバッファ １０３　　　　アドレスバス １０４　　　　データバス １０５　　　　ＡＬＵ １０６　　　　レジスタ １０７　　　　レジスタアドレスバス １０８　　　　内部データバス １１０，１２０　　　　比較器 １１１，１２１　　　　レジスタアドレス設定レジスタ
１１２，１２２　　　　一致信号 １１３，１２３　　　　起動要求Ｆ／Ｆ１３０，１４０
　　　　データ保持レジスタ１５０　　　　命令レジス
タ １５１　　　　レジスタアドレス生成回路２００　　　
　メモリ ３００　　　　シリアルインターフェイス３０１　　　
　バス切り換え信号 ３０２　　　　バスアービタ ３０３　　　　チャネル選択器 ３１０　　　　シリアルバス ３１１　　　　シリアルクロック ３１２　　　　入力ポート ４００　　　　インターバルタイマ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　単一半導体基板上に中央処理装置、複
    数のレジスタを集積するマイクロコンピュータにおいて
    、前記マイクロコンピュータの外部に出力されておらず
    内部に閉じている資源に対し、予め指定された内蔵資源
    の内容を、所定のタイミングで取り込む保持手段を１つ
    または複数備え、前記保持手段を複数具備する場合には
    、前記複数の保持手段を識別する手段を有し、且つ前記
    マイクロコンピュータの外部に対し前記保持手段の内容
    を、所定のタイミングで出力する出力手段を有し、前記
    マイクロコンピュータが本来実行すべき動作を妨げるこ
    となく、前記保持手段の内容を前記出力手段を用いて、
    前記マイクロコンピュータの外部へ出力することを特徴
    とするマイクロコンピュータ。
  2. 【請求項２】　　前記出力手段にシリアルインターフェ
    イスを用いることを特徴とする請求項１記載のマイクロ
    コンピュータ。
  3. 【請求項３】　　前記資源がレジスタであった場合、該
    レジスタアドレスを予め設定しておくレジスタアドレス
    設定手段を１つまたは複数備え、且つ該レジスタアドレ
    ス設定手段に格納されたレジスタアドレスと、前記マイ
    クロコンピュータ内部の前記レジスタをアドレスするた
    めのアドレスバス上に流れるレジスタアドレスとの比較
    を行なう比較器を１つまたは複数有し、前記比較器の一
    致タイミングに同期して、前記マイクロコンピュータ内
    部のデータバス上に流れるデータを前記保持手段に取り
    込むことを特徴とする請求項１記載のマイクロコンピュ
    ータ。
  4. 【請求項４】　　前記出力手段にシリアルインターフェ
    イスを用いることを特徴とする請求項３記載のマイクロ
    コンピュータ。
  5. 【請求項５】　　前記出力手段にシリアルインターフェ
    イスを用いる場合、前記保持手段の内容を所定の数だけ
    前記シリアルインターフェイスを経由して前記マイクロ
    コンピュータの外部へ出力した後、前記シリアルインタ
    ーフェイスを入力モードに切り換えることで、前記マイ
    クロコンピュータの外部から前記内蔵資源を識別する識
    別データを入力することを特徴とする請求項２記載のマ
    イクロコンピュータ。
  6. 【請求項６】　　前記出力手段にシリアルインターフェ
    イスを用いる場合、前記保持手段の内容を所定の数だけ
    前記シリアルインターフェイスを経由して前記マイクロ
    コンピュータの外部へ出力した後、前記シリアルインタ
    ーフェイスを入力モードに切り換えることで、前記マイ
    クロコンピュータの外部から前記レジスタアドレス設定
    手段に格納するレジスタアドレスを入力することを特徴
    とする請求項４記載のマイクロコンピュータ。
JP3124249A 1991-05-29 1991-05-29 マイクロコンピュータ Pending JPH04350737A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3124249A JPH04350737A (ja) 1991-05-29 1991-05-29 マイクロコンピュータ
KR1019920009126A KR940011041B1 (ko) 1991-05-29 1992-05-28 마이크로컴퓨터
US08/478,670 US5872961A (en) 1991-05-29 1995-06-07 Microcomputer allowing external monitoring of internal resources

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3124249A JPH04350737A (ja) 1991-05-29 1991-05-29 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH04350737A true JPH04350737A (ja) 1992-12-04

Family

ID=14880664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3124249A Pending JPH04350737A (ja) 1991-05-29 1991-05-29 マイクロコンピュータ

Country Status (3)

Country Link
US (1) US5872961A (ja)
JP (1) JPH04350737A (ja)
KR (1) KR940011041B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334459A (ja) * 1992-05-28 1993-12-17 Nec Corp マイクロコンピュータ
JPH06348540A (ja) * 1993-06-11 1994-12-22 Nec Corp プログラムトレース回路およびプログラムトレース方法
US6421795B2 (en) 1997-07-29 2002-07-16 Nec Corporation Integrated circuit device and its control method
US7996821B2 (en) 2000-11-10 2011-08-09 Renesas Electronics Corporation Data processor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3731980B2 (ja) * 1997-08-20 2006-01-05 富士通株式会社 コンピュータネットワークシステム及び携帯型コンピュータ
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
JP4242741B2 (ja) * 2003-09-19 2009-03-25 パナソニック株式会社 デバッグ用信号処理回路
US11782813B2 (en) * 2021-12-17 2023-10-10 Intel Corporation Methods and apparatus to determine refined context for software bug detection and correction

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532296B2 (ja) * 1973-03-19 1978-01-26
US4403282A (en) * 1978-01-23 1983-09-06 Data General Corporation Data processing system using a high speed data channel for providing direct memory access for block data transfers
JPS57203161A (en) * 1981-06-08 1982-12-13 Toshiba Corp One-chip microcomputer
US4447876A (en) * 1981-07-30 1984-05-08 Tektronix, Inc. Emulator control sequencer
US4868784A (en) * 1982-02-22 1989-09-19 Texas Instruments Incorporated Microcomputer with a multi-channel serial port having a single port address
US4649476A (en) * 1983-10-31 1987-03-10 Motorola, Inc. Microcomputer having an internal address mapper
JPH0816891B2 (ja) * 1985-10-01 1996-02-21 株式会社日立製作所 チヤネルシステム
JPS62138948A (ja) * 1985-12-13 1987-06-22 Hitachi Ltd デ−タ転送装置
US5070477A (en) * 1987-04-13 1991-12-03 Unisys Coporation Port adapter system including a controller for switching channels upon encountering a wait period of data transfer
JPS6428747A (en) * 1987-07-24 1989-01-31 Nec Corp Microprocessor
AU613741B2 (en) * 1988-02-29 1991-08-08 Information Resources, Inc. Passive data collection system for market research data
US5126944A (en) * 1988-11-17 1992-06-30 Nec Corporation Data processing apparatus for producing in sequence pulses having variable width at output ports
JPH0344781A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 大規模集積回路
US5206933A (en) * 1990-03-15 1993-04-27 International Business Machines Corporation Data link controller with channels selectively allocatable to hyper channels and hyper channel data funneled through reference logical channels
US5276810A (en) * 1990-06-27 1994-01-04 Victor Company Of Japan, Ltd. Information item selection apparatus producing multi-channel output signals
US5241630A (en) * 1990-11-13 1993-08-31 Compaq Computer Corp. Device controller with a separate command path between a host and the device and a separate data path including a first in, first out memory between the host and the device
US5454092A (en) * 1991-02-04 1995-09-26 Motorola, Inc. Microcomputer having an improved internal address mapping apparatus
JP3067253B2 (ja) * 1991-04-26 2000-07-17 日本電気株式会社 データ処理装置
JPH05334459A (ja) * 1992-05-28 1993-12-17 Nec Corp マイクロコンピュータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334459A (ja) * 1992-05-28 1993-12-17 Nec Corp マイクロコンピュータ
JPH06348540A (ja) * 1993-06-11 1994-12-22 Nec Corp プログラムトレース回路およびプログラムトレース方法
US6421795B2 (en) 1997-07-29 2002-07-16 Nec Corporation Integrated circuit device and its control method
US7996821B2 (en) 2000-11-10 2011-08-09 Renesas Electronics Corporation Data processor

Also Published As

Publication number Publication date
US5872961A (en) 1999-02-16
KR920022098A (ko) 1992-12-19
KR940011041B1 (ko) 1994-11-22

Similar Documents

Publication Publication Date Title
US6502209B1 (en) Chip with debug capability
US5548794A (en) Data processor and method for providing show cycles on a fast multiplexed bus
JPH04350737A (ja) マイクロコンピュータ
KR940011594B1 (ko) 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법
JPH05334459A (ja) マイクロコンピュータ
JPH0478902A (ja) バスコントローラ
JPS6315628B2 (ja)
JP2011081834A (ja) データ処理装置
JP4409031B2 (ja) 中央演算処理装置のテスト回路装置
JP3719241B2 (ja) 演算装置
SU561964A1 (ru) Микропрограммное устройство управлени
JPH1091458A (ja) 割込み要因制御回路
JP2007272358A (ja) 情報処理装置
JP2000020340A (ja) マイクロコンピュータ及びそのテスト方法
JPH11167500A (ja) エミュレータ装置のイベント回路及びデバッグシステム
JPH06175870A (ja) イン・サーキット・エミュレータ
JPH03208151A (ja) Ｄｍａコントローラ
JPS62168231A (ja) デ−タ処理装置
JPH02291031A (ja) マイクロコンピュータ開発支援装置
JPH05134867A (ja) 制御記憶アクセスシステム
JPS6168647A (ja) データ処理装置
KR20020037166A (ko) 다중 프로세서 시스템을 위한 리셋 회로
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH02252047A (ja) マイクロプロセッサ
EP1193606A2 (en) Apparatus and method for a host port interface unit in a digital signal processing unit