JPH02252047A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサに関し、特に低速動作を
行なう周辺装置の動作制御を行なうマイクロプロセッサ
に関する。

〔従来の技術〕

従来、マイクロプロセッサに接続される周辺装置を動作
させる際のアクセスの間隔は、周辺装置毎に固定化され
ているため、マイクロプロセッサにより低速動作を行な
う周辺装置を制御する場合には、ソフトウェア上で、装
置へのアクセス間隔を長くする等の方法によって制御し
ていた。そのため、低速動作装置のアクセス時には、マ
イクロプロセッサの他の動作が事実上、停止状態となっ
ていた。

〔発明が解決しようとする課題〕

上述した、従来のマイクロプロセッサにおいては、ソフ
トウェアにより、アクセスの間隔を制御するため、ソフ
トウェア設計者が、ハードウェアのシステムの詳細を熟
知する必要があり、ソフトウェア設計者の負担が大きく
なると共にソフトウェアの開発において、長時間を要す
る欠点がある。また、低速動作の周辺装置をアクセスす
る場合には、マイクロプロセッサの他の動作が停止状態
となるため、マイクロプロセッサの処理能力に影響を与
えるという欠点がある。

〔目的〕

本発明の目的は、中央制御装置（ＣＰ　Ｕ）内部の回路
により周辺回路へのアクセス間隔を制御することにより
ソフトウェア開発時の効率と共に、マイクロプロセッサ
の処理能力の向上を可能とするマイクロプロセッサを提
供するものである。

〔課題を解決するための手段〕

本発明のマイクロプロセッサは、所定のプログラムに従
い演算を実行する手段と、該演算実行手段からの実行命
令に従い動作を行なう周辺装置と、前記実行命令を受け
、前記周辺装置へのバスサイクルを決定する手段と、前
記周辺装置へのアクセス間隔に相当するカウント値を保
持する手段と、前記実行命令に従い前記カウント値に基
づいて順次計数動作を繰り返す手段と、前記バスサイク
ル決定手段からの制御信号に従い、前記周辺装置への外
部バスを制御する手段と、該バス制御手段を介して、前
記演算実行手段に取り込まれる所定のプログラムを保持
する手段とを有し、前記演算実行手段から前記周辺装置
への実行命令が出力された際に、前記バスサイクル決定
手段は、前記カウント値保持手段のカウント値を前記計
数手段に転送させ、前記計数手段のカウント値が所定の
数値に一致した場合に前記バスサイクル決定手段は該実
行命令を前記バス制御手段へ伝達し、前記周辺装置を動
作状態とし、前記計数手段のカウント植込を前記所定の
数値に一致するまで、前記バス今イクル決定手段で前記
実行命令を待機させるとともに前記バス制御手段を介し
て、前記プログラム保持手段へ所定のプログラムを順次
格納するものである。

そのため、本発明の構成により、低速動作を行なう周辺
装置へのアクセス間隔が、バスサイクル決定手段、計数
手段およびカウント値保持手段により、ハードウェア上
で決定、保証されると共に、実行命令の待ち時間中にブ
リフェッチ等の他のバスサイクルを実行できる。

〔実施例〕

次に第１図を参照して本発明の第１の実施例を説明する
。

演算実行ユニｙ　）　１０１は、たとえば、外部のプロ
グラムメモリ（図示せず）からブリフェッチ・キューに
移入されるプログラム等を内部デー、タバス１１３，１
１４を介して読み込み、プログラムを実行する。演算実
行ユニット１０１により低速動作の周辺装置にアクセス
する命令が実行されると、次のバスサイクルを決定する
次パスサイクル決定ユニ、、　）　１０３は、バスサイ
クル要求信号１０９に従い、カウンタ１０４０カウント
値をカウンタ信号１０８により確認する。カウンタ１０
４は、低速動作の周辺装置に対するアクセスの間隔を制
御するダウンカウンタで、予め０′に初期化されている
。カウンタ１０４には、次パスサイクル決定ユニ、／　
）　１０３からのカウンタ制御信“号１０７に従い、レ
ジスタ１０５からカウント初期値が転送されるが、この
カウント初期値は、周辺装置へのアクセス間隔をカウン
ト値でレジスタ１０５に設定したものである。カウンタ
１０４０カウント値が“０”であれば、次バスサイク′
ル決定ユニツ）１０３は、周辺装置へのアクセス命令を
バスサイクル制御信号１１０としてバス制御ユニット１
０２へ出力する。バス制御ユニット１０２は外部アドレ
スバス１１１及び外部データバス１１２を介して、周辺
装置への制御信号、データの授受等を行なう。

カウンタ１０４のカウント値が１０′でない場合には、
次バスサイクル決定ユニット１０３は、カウンタ１０４
のカウンウト値が０″となるまで周辺装置へのアクセス
命令の実行を待機させる。

この間、内部データバス１１３．外部アドレスバス１１
１および外部データバス１１２を介して、たとえば外部
のプログラムメモリから、実行プログラムが読み込まれ
る。読み込まれたプログラムは、内部データバス１１３
を介してブリフェッチ・キュー１０６に順次格納され、
内部データバス１１４を介して演算実行ユニット１０１
へ読み出される。

第２図は、本発明の第２の実施例である。本実施例では
、複数のカウンタ２０４およびレジスタ２０５をもち、
各々のカウンタな１つ以上の周辺装置に割りあてるカウ
ンタ・セレクタ２１５を有している。

本構成によると、予め全てのカウンタ２０４のカウント
値を１０′に初期化し、各々のレジスタ２０５に各々の
周辺装置へのアクセスの間隔をカウント値の形で設定し
ておく。

演算実行ユニット２０１により周辺装置にアクセスする
命令が実行されると、バスサイクル要求信号２０９を受
けて次バスサイクル決定ユニット２０３は、カウンタ・
セレクタ２１５ヘ力ウンタ制御信号２０７によりその情
報を出力する。カウンタ・セレクタ２１５は、アクセス
しようとしている周辺装置に対応するカウンタ２０４を
選択し、そのカウンタ２０４のカウント値が０°である
が否かをカウンタ制御信号２０７により次バスサイクル
決定ユニット２０３にしらせる。カウンタ２０４のカウ
ント値が“０°であれば、次バス・サイクル決定ユニッ
ト２０３が、バス制御ユニット２０２にバスサイクル制
御信号２１０を出力し、その命令の実行を指示すると共
に、対応するカウンタ２０４にレジスタ２０５に設定さ
れたカウント値を転送する。対応するカウンタ２０４の
カウント値が“０′でない場合は、カウンタ２０４のカ
ウント値が“０′となるまで、内部データバス２１３等
を介してブリフェッチなどの他のバスサイクルを実行す
る。

本実施例では、周辺装置毎にカウンタが設けられている
ため、バスサイクルの異なる別々の周辺装置にアクセス
する際には、演算実行ユニット２０１が実行を待つ時間
が短いという長所がある。

〔発明の効果〕

以上説明したように本発明は、ＣＰＵ内部に計時回路を
もつことで、周辺装置にアクセスする際の最低時間間隔
を保証するとともに、命令待ち時間に、ブリフェッチな
どを行なうため、マイクロプロセッサの実行速度を高め
られる効果がある。

・・・カウンタ、１０５，２０５・・・・・・レジスタ
、１０６゜２０６・・・・・・ブリフェッチ・キュー　
１０７，２０７・・・・・・カウンタ制御信号、１０８
・・・・・・カウンタ制御信号、１０９，２０９・・・
・・・バスサイクル要求信号、１１０．２１０・・・・
・・バスサイクル制御８号、１１１　。

２１１・・・・・・外部アドレスバス、１１２，２１２
・・・・・・外部データバス、１１３，１１４，２１３
゜２１４・・・・・・内部データバス、２０８・・・・
・・個別カウンタ制御信号、２１５・・・・・・カウン
タ・セレクタ。

代理人　弁理士　　内　原　　　晋

【図面の簡単な説明】

第１図は、本発明の第１の実施例を示すブロック図、第
２図は第２の実施例を示すブロック図である。 １０１．２０１・・・・・・演算実行ユニツ）、１０２
゜２０２・・・・・・バス制御ユニツ）、１０３，２０
３・・・・・・次パスサイクル決定ユニッ）、１０４，
２０４・・・第１ 図 第 図

Claims (1)

【特許請求の範囲】
1. 所定のプログラムに従い演算を実行する手段と、該演算
   実行手段からの実行命令に従い動作を行なう周辺装置と
   、前記実行命令を受け、前記周辺装置へのバスサイクル
   を決定する手段と、前記周辺装置へのアクセス間隔に相
   当するカウント値を保持する手段と、前記実行命令に従
   い前記カウント値に基づいて順次計数動作を繰り返す手
   段と、前記バスサイクル決定手段からの制御信号に従い
   、前記周辺装置への外部バスを制御する手段と、該バス
   制御手段を介して、前記演算実行手段に取り込まれる所
   定のプログラムを保持する手段とを有し、前記演算実行
   手段から前記周辺装置への実行命令が出力された際に、
   前記バスサイクル決定手段は、前記カウント値保持手段
   のカウント値を前記計数手段に転送させ、前記計数手段
   のカウント値が所定の数値に一致した場合に前記バスサ
   イクル決定手段は該実行命令を前記バス制御手段へ伝達
   し、前記周辺装置を動作状態とし、前記計数手段のカウ
   ント値が前記所定の数値に一致するまで、前記バスサイ
   クル決定手段で前記実行命令を待機させるとともに前記
   バス制御手段を介して、前記プログラム保持手段へ所定
   のプログラムを順次格納することを特徴とするマイクロ
   プロセッサ。