JPH02263256A - マイクロコンピュータ及びコントローラ - Google Patents
マイクロコンピュータ及びコントローラInfo
- Publication number
- JPH02263256A JPH02263256A JP8500789A JP8500789A JPH02263256A JP H02263256 A JPH02263256 A JP H02263256A JP 8500789 A JP8500789 A JP 8500789A JP 8500789 A JP8500789 A JP 8500789A JP H02263256 A JPH02263256 A JP H02263256A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- input
- address
- microcomputer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータの割も込み受け付け動
作に関するものである。
作に関するものである。
第３図は従来、マイクロコンピュータで複数要因の割り
込みの処理を行う割り込み処理システムのブロック図、
第４図は第３図のシステムの割り込み受け付け時の各部
信号のタイミングチャートである。図において（ＩＪは
ベクトル割り込み機能を持つマイクロコンピュータ、（
２）は割り込みコントローラ、（３）はマイクロコンピ
ュータ（１）が実行すべきプログラムと割り込みベクト
ルテーブルが書き込まねたメモリであり、マイクロコン
ピュータ（１）、割り込みコントローラ（２）、メモリ
（３）はデータバス（４１及びアドレスバス（５）を通
じて接続されている。
込みの処理を行う割り込み処理システムのブロック図、
第４図は第３図のシステムの割り込み受け付け時の各部
信号のタイミングチャートである。図において（ＩＪは
ベクトル割り込み機能を持つマイクロコンピュータ、（
２）は割り込みコントローラ、（３）はマイクロコンピ
ュータ（１）が実行すべきプログラムと割り込みベクト
ルテーブルが書き込まねたメモリであり、マイクロコン
ピュータ（１）、割り込みコントローラ（２）、メモリ
（３）はデータバス（４１及びアドレスバス（５）を通
じて接続されている。
また、マイクロコンピュータ（１３と割り込みコントロ
ーラ（２）の間には割り込みコントローラ（２１の割り
込み要求信号出力端子からマイクロコンピュータ（υの
割り込み要求信号入力端子に向かって割り込み要求線（
６）と、マイクロコンピュータ（１）の割り込み受け付
け信号出力端子から割り込みコントローラ＋２１の割り
込み受け付け信号入力端子に向かって割り込み受け付け
線（７）が接続されている。また割り込みコントローラ
（２］には図示しない外部の複数の割り込み要因から割
り込み要求信号（２ａ）〜（２１）が入力されている。
ーラ（２）の間には割り込みコントローラ（２１の割り
込み要求信号出力端子からマイクロコンピュータ（υの
割り込み要求信号入力端子に向かって割り込み要求線（
６）と、マイクロコンピュータ（１）の割り込み受け付
け信号出力端子から割り込みコントローラ＋２１の割り
込み受け付け信号入力端子に向かって割り込み受け付け
線（７）が接続されている。また割り込みコントローラ
（２］には図示しない外部の複数の割り込み要因から割
り込み要求信号（２ａ）〜（２１）が入力されている。
次に動作について説明する。割り込み要求がない状態で
はマイクロコンピュータ（１３はアドレスバス（５）に
命令のアドレスを出力し、メモリ（３）がデータバス（
４）に出力する命令コードを解釈し、実行する。外部か
らの割り込み要求信号（２ａ）〜（２１）の１つに割り
込み要求が発生すると、割り込みコントローラ（２）は
割り込み要求信号（２ａ）〜（２１）の中での優先順位
、及び割り込み許可状態に従ってマイクロコンピュータ
（１）に対し、割り込み要求線（６）を通じて割り込み
要求を発生し、割り込み受け付け処理を起動する。第４
図はこのときのタイミングチャートを示したもので、上
からアドレスバス（５）、データバス【４）、割り込み
要求線（６）割り込み受け付け線（７）の状態の変化を
横軸を時間として示したものである。まず割り込みコン
トローラ＋２１が割り込ミ要求１１（６１を１１′にす
ると、マイクロコンピュータ（１］はそのとき実行中で
ある命令の実行を完了させた後、割り込み受け付け線（
７）を月′にする。次に割り込みコントローラ（２）は
割り込み受け付け線（７）が１１′になったことを認識
し、データバスに受は付けるべき割り込み要因の割り込
みベクトルが格納されているメモリ（３）の番地、すな
わち割り込みベクトルテーブルアドレスを出力する。こ
のときアドレスバス（５）には無効のアドレスが出力さ
れている。次にマイクロコンピュータ（１３は前のサイ
クルでデータバス（４）から入力した割り込みテーブル
アドレスをアドレスバス（５）に出力する。メモリ（３
）はこの割り込みテーブルアドレスで示される割り込み
ベクトル下位をデータバス（４）に出力し、マイクロコ
ンピュータ（１）はこれを入力する。次にマイクロコン
ピュータ（１３は割り込みベクトルテーブルアドレス″
１′を加えたアドレスをアドレスバス（５）に出力し、
メモリ（３）は割り込みベクトル上位をデータバス（４
）に出力し、マイクロコンピュータ（ＩＪがこれを受は
取る。割り込みベクトルを上位、下位に２回に分けて受
は取るのはデータバス（４）のビット幅がアドレスバス
（５）のビット幅より狭く、−回で転送できないからで
ある。次にマイクロコンピュータ（１］は割り込みベク
トルをアドレスバス（５）に出力し、メモリから割り込
み処理ルーチンの命令を受は取り、実行する。
はマイクロコンピュータ（１３はアドレスバス（５）に
命令のアドレスを出力し、メモリ（３）がデータバス（
４）に出力する命令コードを解釈し、実行する。外部か
らの割り込み要求信号（２ａ）〜（２１）の１つに割り
込み要求が発生すると、割り込みコントローラ（２）は
割り込み要求信号（２ａ）〜（２１）の中での優先順位
、及び割り込み許可状態に従ってマイクロコンピュータ
（１）に対し、割り込み要求線（６）を通じて割り込み
要求を発生し、割り込み受け付け処理を起動する。第４
図はこのときのタイミングチャートを示したもので、上
からアドレスバス（５）、データバス【４）、割り込み
要求線（６）割り込み受け付け線（７）の状態の変化を
横軸を時間として示したものである。まず割り込みコン
トローラ＋２１が割り込ミ要求１１（６１を１１′にす
ると、マイクロコンピュータ（１］はそのとき実行中で
ある命令の実行を完了させた後、割り込み受け付け線（
７）を月′にする。次に割り込みコントローラ（２）は
割り込み受け付け線（７）が１１′になったことを認識
し、データバスに受は付けるべき割り込み要因の割り込
みベクトルが格納されているメモリ（３）の番地、すな
わち割り込みベクトルテーブルアドレスを出力する。こ
のときアドレスバス（５）には無効のアドレスが出力さ
れている。次にマイクロコンピュータ（１３は前のサイ
クルでデータバス（４）から入力した割り込みテーブル
アドレスをアドレスバス（５）に出力する。メモリ（３
）はこの割り込みテーブルアドレスで示される割り込み
ベクトル下位をデータバス（４）に出力し、マイクロコ
ンピュータ（１）はこれを入力する。次にマイクロコン
ピュータ（１３は割り込みベクトルテーブルアドレス″
１′を加えたアドレスをアドレスバス（５）に出力し、
メモリ（３）は割り込みベクトル上位をデータバス（４
）に出力し、マイクロコンピュータ（ＩＪがこれを受は
取る。割り込みベクトルを上位、下位に２回に分けて受
は取るのはデータバス（４）のビット幅がアドレスバス
（５）のビット幅より狭く、−回で転送できないからで
ある。次にマイクロコンピュータ（１］は割り込みベク
トルをアドレスバス（５）に出力し、メモリから割り込
み処理ルーチンの命令を受は取り、実行する。
従来のマイクロコンピュータ及び割り込みコントローラ
は以上のように構成されているので、割り込みベクトル
のフェッチにバスサイクルを多く必要とし、割り込み要
求の発生から割り込み処理ルーチンの命令の実行開始ま
での時間が長く掛かるという問題点があった。
は以上のように構成されているので、割り込みベクトル
のフェッチにバスサイクルを多く必要とし、割り込み要
求の発生から割り込み処理ルーチンの命令の実行開始ま
での時間が長く掛かるという問題点があった。
この発明は以上のような問題点を解決するためなされた
もので、割り込みコントローラに割り込みベクトルを持
たせ、アドレスバスに割り込みベクトルを出力する端子
を設けると共に、マイクロコンピュータにプログラムカ
ウンタの値をアドレスバスから取り込むことを可能とし
たものである。
もので、割り込みコントローラに割り込みベクトルを持
たせ、アドレスバスに割り込みベクトルを出力する端子
を設けると共に、マイクロコンピュータにプログラムカ
ウンタの値をアドレスバスから取り込むことを可能とし
たものである。
この発明によるマイクロコンピュータは、割り込み要求
信号を受は取ると割り込み受け付け信号を出力すると同
時に、アドレスバスの値をプログラムカウンタに取り込
み、その番地から命令の実行を開始する。また、この発
明による割り込みコントローラは割り込み要求′信号を
出力し、割り込み受け付け信号を受は取るとアドレスバ
スに割り込みベクトルを出力する。
信号を受は取ると割り込み受け付け信号を出力すると同
時に、アドレスバスの値をプログラムカウンタに取り込
み、その番地から命令の実行を開始する。また、この発
明による割り込みコントローラは割り込み要求′信号を
出力し、割り込み受け付け信号を受は取るとアドレスバ
スに割り込みベクトルを出力する。
以下、この発明の一実施例を図について説明する。
第１図は割り込み処理システムのブロック図１、第２図
は第１図のシステムの割り付は受け付け時の各部信号の
タイミングチャートである。図において、（２ｍ）〜（
２ｉ）、 （４１〜（７）は第３図の従来例に示したも
のと同等であるので説明を省略する。（８）はマイクロ
コンピュータで、第３図のマイクロコンピュータ（ＩＪ
に比べ、アドレス端子を出力端子とせず、アドレスバス
【５）からプログラムカウンタに値を取り込むことが可
能な入出力端子となっている点が異なる。（９）は割り
込みコントローラであり、第３図の割り込みコントロー
ラ（２）に比べ、自身の中に割り込みベクトルテーブル
を持ち、アドレスバス（５］に対して割り込みベクトル
を出力する端子を設けた点が異なっている。αＧはメモ
リであり、第３図のメモリ（３）に比べ割り込みベクト
ルテーブルを持っていない点が異なる。
は第１図のシステムの割り付は受け付け時の各部信号の
タイミングチャートである。図において、（２ｍ）〜（
２ｉ）、 （４１〜（７）は第３図の従来例に示したも
のと同等であるので説明を省略する。（８）はマイクロ
コンピュータで、第３図のマイクロコンピュータ（ＩＪ
に比べ、アドレス端子を出力端子とせず、アドレスバス
【５）からプログラムカウンタに値を取り込むことが可
能な入出力端子となっている点が異なる。（９）は割り
込みコントローラであり、第３図の割り込みコントロー
ラ（２）に比べ、自身の中に割り込みベクトルテーブル
を持ち、アドレスバス（５］に対して割り込みベクトル
を出力する端子を設けた点が異なっている。αＧはメモ
リであり、第３図のメモリ（３）に比べ割り込みベクト
ルテーブルを持っていない点が異なる。
次に動作について説明する。マイクロコンピュータ（８
）は、まずメモリ■に書き込まれた割り込みコントロー
ラ（９）の初期設定のためのプログラムを実行し、割り
込みコントローラ（９）に内蔵された割り込みベクトル
テーブルをデータバス（４）を通じて書き込み、初期設
定を行った後、従来と同じ通常のプログラムを実行する
。外部からの割り込み要求信号（２ａ）〜（２１）の１
つに割り込み要求が発生すると、割り込みコントローラ
（９）は割り込み要求信号（２ａ）〜（２１）の中での
優先順位及び割り込み許可状態に従って、マイクロコン
ピュータ（８）に対し割り込み要求線（６）を通じて割
り込み要求を発生し、割り込み受け付け処理を起動する
。第２図はこのときのタイミングチャートを示したもの
である。
）は、まずメモリ■に書き込まれた割り込みコントロー
ラ（９）の初期設定のためのプログラムを実行し、割り
込みコントローラ（９）に内蔵された割り込みベクトル
テーブルをデータバス（４）を通じて書き込み、初期設
定を行った後、従来と同じ通常のプログラムを実行する
。外部からの割り込み要求信号（２ａ）〜（２１）の１
つに割り込み要求が発生すると、割り込みコントローラ
（９）は割り込み要求信号（２ａ）〜（２１）の中での
優先順位及び割り込み許可状態に従って、マイクロコン
ピュータ（８）に対し割り込み要求線（６）を通じて割
り込み要求を発生し、割り込み受け付け処理を起動する
。第２図はこのときのタイミングチャートを示したもの
である。
まず割り込みコントローラ（９）が割り込み要求線（６
）を″１′にするとマイクロコンピュータ（８）は、そ
のとき実行中である命令の実行を完了させた後、割り込
み受付線（７）を町′にする。次に割り込みコントロー
ラ（９）は割り込み受け付け線（７）が１１′になった
ことを認識するとアドレスバス（５）に割り込みベクト
ルを出力する。またメモリαＧは割り込みベクトルで示
されるアドレスの命令、すなわち割り込み処理ルーチン
の最初の命令コー′ドをデータバス（４）に出力する。
）を″１′にするとマイクロコンピュータ（８）は、そ
のとき実行中である命令の実行を完了させた後、割り込
み受付線（７）を町′にする。次に割り込みコントロー
ラ（９）は割り込み受け付け線（７）が１１′になった
ことを認識するとアドレスバス（５）に割り込みベクト
ルを出力する。またメモリαＧは割り込みベクトルで示
されるアドレスの命令、すなわち割り込み処理ルーチン
の最初の命令コー′ドをデータバス（４）に出力する。
マイクロコンピュータ〔８）はこの命令コードを解釈、
実行すると共に、アドレスバス（５）の値をプログラム
カウンタに取り込み、次々と割り込み処理ルーチンの命
令を実行する。
実行すると共に、アドレスバス（５）の値をプログラム
カウンタに取り込み、次々と割り込み処理ルーチンの命
令を実行する。
なお、上記実施例では割り込みコントローラに内蔵する
割り込みベクトルテーブルは、データバスから書き込む
ことにより初期設定を行うものを示したが、ハードウェ
アにより最初から値が固定されていても良い。
割り込みベクトルテーブルは、データバスから書き込む
ことにより初期設定を行うものを示したが、ハードウェ
アにより最初から値が固定されていても良い。
以上のように、この発明によれば割り込みコントローラ
に割り込みベクトルテーブルを内蔵させ、アドレスバス
に出力する端子を設けると共に、マイクロコンピュータ
をアドレスバスから割す込みベクトルを取り込むように
構成したので、割り込みベクトルのフェッチのためのバ
スサイクルを削減し、高速な割り込み処理を行える効果
がある。
に割り込みベクトルテーブルを内蔵させ、アドレスバス
に出力する端子を設けると共に、マイクロコンピュータ
をアドレスバスから割す込みベクトルを取り込むように
構成したので、割り込みベクトルのフェッチのためのバ
スサイクルを削減し、高速な割り込み処理を行える効果
がある。
第１図はこの発明に係るマイクロコンピュータの一実施
例による割り込み処理システムのブロック図、第２図は
第１図の割り込み処理システムの割り込み受け付け時の
タイミングチャート、第３図は従来の割り込み処理シス
テムのブロック図、第４図は第３図の割り込み処理シス
テムの割り込み受け付け時のタイミングチャートである
。 図において（２１）〜（２１）は割り込み要求信号、（
４）はデータバス、（５）はアドレスバス、（６）は割
り込み要求線、（７）は割り込み受け付け線、（８）は
マイクロコンピュータ、（９）は割り込みコントローラ
、αＯはメモリである。 なお図中、同一符号は同一、又は相当部分を示す。
例による割り込み処理システムのブロック図、第２図は
第１図の割り込み処理システムの割り込み受け付け時の
タイミングチャート、第３図は従来の割り込み処理シス
テムのブロック図、第４図は第３図の割り込み処理シス
テムの割り込み受け付け時のタイミングチャートである
。 図において（２１）〜（２１）は割り込み要求信号、（
４）はデータバス、（５）はアドレスバス、（６）は割
り込み要求線、（７）は割り込み受け付け線、（８）は
マイクロコンピュータ、（９）は割り込みコントローラ
、αＯはメモリである。 なお図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）アドレス入出力端子、データ入出力端子、割り込
み要求信号入力端子、割り込み受け付け信号出力端子を
持ち、割り込み要求が無い状態では命令のアドレスをア
ドレス入出力端子に出力し、データ入出力端子に入力さ
れる命令コードを解釈、実行すると共に、割り込み要求
信号が発生すると、現在実行中の命令の実行完了後、割
り込み受け付け信号を出力し、アドレス入出力端子に入
力される割り込みベクトルをプログラムカウンタに取り
込み、データ入出力端子に入力される命令コードを解釈
、実行することを特徴とするマイクロコンピュータ。 - （２）マイクロコンピュータのアドレスバス、データバ
スに接続されるアドレス端子、データ端子、複数の要因
の割り込み要求信号入力端子、１つの割り込み要求信号
出力端子と割り込み受け付け信号入力端子を持ち、少な
くとも１つの要因の割り込み要求入力があつた場合に定
められた割り込み優先順位及び割り込み許可状態に従つ
て割り込み要求信号を出力し、割り込み受け付け信号入
力に従つて対応する割り込みベクトルをアドレス端子に
出力する割り込みコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500789A JPH02263256A (ja) | 1989-04-03 | 1989-04-03 | マイクロコンピュータ及びコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500789A JPH02263256A (ja) | 1989-04-03 | 1989-04-03 | マイクロコンピュータ及びコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263256A true JPH02263256A (ja) | 1990-10-26 |
Family
ID=13846688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8500789A Pending JPH02263256A (ja) | 1989-04-03 | 1989-04-03 | マイクロコンピュータ及びコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101778A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | データ処理装置 |
| US5928348A (en) * | 1997-03-19 | 1999-07-27 | Mitsubishi Denki Kabushiki Kaisha | Method of processing interrupt requests and information processing apparatus using the method |
-
1989
- 1989-04-03 JP JP8500789A patent/JPH02263256A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101778A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | データ処理装置 |
| US5928348A (en) * | 1997-03-19 | 1999-07-27 | Mitsubishi Denki Kabushiki Kaisha | Method of processing interrupt requests and information processing apparatus using the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| CA1193744A (en) | Microprocessor peripheral control circuit | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPS6218932B2 (ja) | ||
| JPS62174832A (ja) | 情報処理装置 | |
| JPS6379162A (ja) | コプロセツサデ−タ転送制御方式 | |
| JPH0578864B2 (ja) | ||
| JPS63191258A (ja) | チヤネル装置 | |
| JPH1195812A (ja) | プログラマブルコントローラ | |
| JPH01121937A (ja) | マイクロコンピュータ | |
| JPH02252047A (ja) | マイクロプロセッサ | |
| JPH04291441A (ja) | プログラム制御回路 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH0287254A (ja) | 外部メモリアクセスシステム | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS6148746B2 (ja) | ||
| JPH04101263A (ja) | クロック装置 | |
| JPH01255037A (ja) | 電子計算機 | |
| JPH03278133A (ja) | 中央演算処理装置 | |
| JPS6156820B2 (ja) | ||
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 |