JPS63191258A

JPS63191258A - チヤネル装置

Info

Publication number: JPS63191258A
Application number: JP2339487A
Authority: JP
Inventors: Kosuke Nishimura; 西村　幸介
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-02-03
Filing date: 1987-02-03
Publication date: 1988-08-08
Also published as: JPH0520780B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作（ｉ）データ転送動作（ｉｉ　）ギャップ検出動作 ■、実施例のまとめ ■１発明の変形様態発明の効果〔概　要〕チャネル装置であっ゛て、ディスク装置から読み出した
データを転送する場合、転送バッファにデータを一時格
納し、更にその中がら転送単位ごとのデータを転送レジ
スタに格納する。ギャップ検出手段によって、ディスク
装置からのデータの入力間隔が所定時間以上であること
を検出し、そのときの転送レジスタに格納されたデータ
の有無を調べて転送指示を出力することにより、ディス
ク装置からのデータ転送終了を知らせるための終了ステ
ータス信号を待たずにデータ転送を終わらせることがで
き、その後のチャネル制御語（ＣｈａｎｎｅｌＣｏｍｍ
ａｎｄ　Ｗｏｒｄ、　　ＣＣＷ）のフｚ７チ時間を短縮
して、ディスク装置のオーバーランを防ぐことができる
。

〔産業上の利用分野〕

本発明は、チャネル装置に関し、特に、ディスク装置か
らの終了ステータス信号を待たずにデータ転送を終わら
せるようにしたチャネル装置に関するものである。

〔従来の技術〕近年、中央演算装置や主記憶装置など計算機本体の処理
速度は、回路素子や記憶素子の高速化に伴って著しく向
上しつつある。これに対して、外部記憶装置（ディスク
装置等）や入出力装置の速度は改善されたとはいえ、計
算機本体の処理速度に比べて遅く、その差は非常に大き
い。従って、それらの速度差を考慮して効率よく入出力
を行なうために、チャネル装置を介するのが普通である
。

第６図は、チャネル装置を用いて入出力制御を行なうコ
ンピュータシステムの全体構成図である。

中央演算装置６９１は、メモリ制御部６゛９５を介して
主記憶装置６９３からプログラムやデータを読み出して
処理を行なう。そして、入出力装置６８３　（例えばデ
ィスク装置）からのデータを読み出して主記憶装置６９
３に書き込むときは、中央演算装置６９１からチャネル
装置６１１に指示を送る。チャネル装置６１１では指示
を受は取ると、最初に、指示に対応した動作を行なうた
めに、主記憶装置６９３に格納されたチャネル制御語を
読み出す（チャネル制御語のフェッチ）。次に、チャネ
ル制御語の中のコマンド（入出力装置６８３に対する動
作要求信号）を入出力制御装置６８１に送る。入出力制
御装置６８１ではコマンドを受は取ると、入出力装置６
８３からデータを読み出し、チャネル装置６１１は、そ
のデータをメモリ制御部６９５を介して主記憶装置６９
３に書き込む。

中央演算装置６９１が入出力動作指示をチャネル装置６
１１に送った後は、プログラムの実行やデータの演算等
の処理をチャネル装置６１１による入出力動作と並行し
て行なうことができる。

第７図は、チャネル装置６１１及び入出力制御装置６８
１の動作タイミング図である。入出力装置６８３からデ
ータを読み出した後に、続けてデータを読み出す場合を
考える。

チャネル装置６１１は、最初に、入出力装置６８３から
データを読み出すためにチャネル制御語Ａ（図中ＣＣＷ
−Ａ）をフェッチする。そして、その中のコマンドを入
出力制御装置６８１に送る。

入出力制御装置６８１ではコマンドを受は取ると、入出
力装置６８３からデータを読み出してチャネル装置６１
１に送出する。

チャネル装置６１１では、所定容量（例えば３２バイト
）のレジスタを持っており、入出力制御装置６８１から
送られてくるデータがそのレジスタを満たしたときに、
レジスタの内容を主記憶装置６９３に転送して書き込む
。

入出力制御装置６８１は、所望のデータを全て入出力装
置６８３から読み出してチャネル装置６１１に送出する
と、次に、送出したデ〒りをチェックして、データ送出
が終了して所定時間（例えば１０μｓ）の後に終了ステ
ータス（チェック結果）をチャネル装置６１１に送る。

チャネル装置６１１では、入出力制御装置６８１から受
は取ったデータがレジスタの途中までを満たした状態で
入出力制御装置６８１からのデータ送出が終了してしま
うと、入出力制御装置６８１からの終了ステータスを受
は取った後に、レジスタのデータを主記憶装置６９３に
転送して書き込む。

次に、入出力装置６８３からデータを読み出すためにチ
ャネル制御語Ｂ（図中ＣＣＷ−Ｂ）をフェッチし、入出
力制御装置６８１にコマンドを送って、以後チャネル制
御語Ａに対してと同様の入出力動作を行なう。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、チャネル装置
６１１は、入出力制御装置６８１からのデータ送出が終
了して所定時間の後に送られてくる終了ステータスを受
は取ってから、レジスタのデータを転送し、その後に次
のチャネル制御語のフェッチを行なっていた。そのため
、チャネル制御語のフェッチに時間がかかるという問題
点があった。特に、ディスク装置から連続してデータを
読み出す場合、チャネル制御語のフェッチに時間がかか
るとディスク装置のオーバーランを生じるという問題点
があった。

本発明は、このような点にかんがみて創作されたもので
あり、チャネル制御語のフェッチ時間を短縮して、ディ
スク装置のオーバーランを防ぐようにしたチャネル装置
を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明のチャネル装置の原理ブロック図であ
る。

図において、転送バッファ１３１は、ディスク装置から
読み出したデータを一時格納する。

転送レジスタ１４１は、転送バッファ１３１に格納され
たデータが導入され、転送単位ごとのデータを保持する
。

ギャップ検出手段１１１は、ディスク装置からのデータ
の人力間隔が所定時間以上であることを検出して、その
検出信号１１５を出力する。

転送指示手段１２１は、ギャップ検出手段１１１からの
検出信号１１５が導入され、転送レジスタ１４１に格納
されたデータの有無を調べて転送指示１５１を出力する
。

従って、全体として、ギャップ検出手段１１１からの検
出信号を基にして、転送指示１５１を出力するように構
成されている。

〔作　用〕

転送バッファ１３１は、ディスク装置から読み出したデ
ータを格納し、転送レジスタ１４１は、その中から転送
単位のデータを保持する。

ギャップ検出手段１１１では、ディスク装置からのデー
タの入力間隔が所定時間以上のときに検出信号１１５を
出力し、転送指示手段１２１はそれを受けて、転送レジ
スタ１４１のデータの有無を調べて転送指示１５１を出
力する。

本発明にありでは、ディスク装置からのデータの入力間
隔が所定時間以上のときに転送指示手段１２１から転送
指示１５１を出力して、終了ステータス信号を待たずに
データ転送を終わらせることができ、その後のチャネル
制御語のフェッチ時間を短縮して、ディスク装置のオー
バーランを防ぐことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例によるチャネル装置を含む
コンピュータシステムの構成を示す。

■、　　　　と　１”との、・　− ここで、本発明の実施例と第１図との対応関係を示して
おく。

ギャップ検出手段１１１は、入出力インターフェース制
御部２１１．ギャップ検出部２１３．タイマ２１５に相
当する。

転送指示手段１２１は、転送バッファ制御部２２１、状
態レジスタ２２３．要求レジスタ２２５に相当する。

転送バッファ１３１は、転送バッファ２３１に相当する
。

転送レジスタ１４１は、転送レジスタ２４１に相当する
。

検出信号１１５は、ギャップ検出信号２１７に相当する
。

転送指示１５１は、入出力インターフェース制御部２１
１から転送バッフ１制御部２２１への指示信号に相当す
る。

↓−丈立撚坐盪底以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

第２図において、主記憶装置２６３はメモリ制御部２６
５と接続され、メモリ制御部２６５と中央演算装置２６
１及びチャネル装置２００の一方はシステムバスでつな
がれている。また、チャネル装置２００の他方は入出力
制御部２８１を介してディスク装置２８３と接続されて
いる。

更に、チャネル゛装置２００は、システムバスとのデー
タの入出力を制御するシステムバス制御部２５５、主記
憶装置２６３との間の転送単位のデータを保持する転送
レジスタ２４１．転送データを一時格納する転送バッフ
ァ２３１．転送レジスタ２４１及び転送バッファ２３１
を制御する転送バッフプ制御部２２１．入出力制御部２
８１との間のデータを一時保持するバスレジスタ２５３
゜パスレジスタ２５３を制御する入出力インターフェー
ス制御部２１１．システムバス制御部２５５と転送バッ
ファ制御部２２１を制御する格納制御演算部２５９．入
出力インターフェース制御部２１１と転送バッファ制御
部２２１を制御する入出力制御演算部２５７から成って
いる。

転送レジスタ２４１及びシステムバス制御部２５５は、
共にシステムバスと接続されている。転送レジスタ２４
１は、システムバス制御部２５５゜転送バッファ制御部
２２１．転送バッファ２３１と接続されている。パスレ
ジスタ２５３は、転送バッファ２３１．入出力インター
フェース制御部２１１及び外部の入出力制御部２８１と
接続されている。また、格納制御演算部２５９は、シス
テムバス制御部２５５．転送バッファ制御部２２１゜入
出力制御演算部２５７と接続されている。入出力制御演
算部２５７は、転送バッファ制御部２２１、入出力イン
ターフェース制御部２１１と接続されている。転送バッ
ファ制御部２２１は、転送バッファ２３１．入出力イン
ターフェース制御部２１１と接続されている。

更に、転送バッファ制御部２２１の内部には、転送レジ
スタ２４１に保持されるデータの状態を格納する状態レ
ジスタ２２３．チャネル装置２００からメモリ制御部２
６５に対してデータの入出力要求を行なうための要求レ
ジスタ２２５が含まれている。入出力インターフェース
制御部２１１の内部には、入出力制御部２８１からチャ
ネル装置２００に入力されるデータの間隔が所定時間以
上であることを検出するギャップ検出部２１３゜ギャッ
プ検出部２１３に所定間隔のパルスを入力するタイマ２
１５が含まれている。

第３図にギャップ検出部２１３の詳細な構成を示す。

図において、アンドゲート３０１の入力１にはリード信
号（チャネル装置２００から入出力制御部２８１に、デ
ィスク装置２８３のデータの読出しコマンドを送ったと
きは′１１、それ以外のときは、“０゛）が、入力２に
はデータ信号（入出力制御部２８１からパスレジスタ２
５３にデータが送られてきたときは′″１′″、それ以
外のときは“Ｏ“）が、入力３にはチェインコマンドフ
ラグ（図中及び以１ｃｃＦＬＧとする）の値（入出力イ
ンターフェース制御部２１１内部にあり構成は省略する
。現在実行中の入出力動作に続けて次の入出力動作のた
めのチャネル制御語（以後ＣＣＷとする）のフェッチが
必要なときは“１”、それ以外のときは“０”）が入力
される。

アンドゲート３０１の出力は、Ｒ−Ｓフリップフロップ
３０３の入力「Ｓ」、インバータ３１１及びオアゲート
３０９の入力２に入力される。インバータ３１１の出力
は、アンドゲート３１３の入力１に入力される。

終了ステータス信号はインバータ３０７及びオアゲート
３０９の入力１に入力される。インバータ３０７の出力
は、Ｒ−Ｓフリップフロップ３０３の入力ｒＲＪに負論
理で入力されるとともにアンドゲート３１３の入力２に
入力される。

アンドゲート３１３の入力３には、２ビツトカウンタ３
１５の出力が“１１″のときに“１”が、それ以外のと
きは“０”が入力される。アンドゲート３１３の出力は
、オアゲート３０９の入力３に入力され、オアゲート３
０９の出力は、２ビツトカウンタ３１５のリセット端子
ｒＲＪに入力される。

Ｒ−Ｓフリップフロップ３０３の出力は、アンドゲート
３０５の入力１に入力される。また、タイマ２１５から
の所定間隔のパルスは、アンドゲート３０５の入力２に
入力される。アンドゲート３０５の出力は、２ビツトカ
ウンタ３１５のセット端子ｒｓＪに入力される。

ｌ−叉舅■■髪在第４図は、実施例のチャネル装置におけるデータ転送の
動作説明図である。

いま、チャネル装置２００では、ＣＣＷ−Ａに対するコ
マンド（ディスク装置２８３のデータの読出し指示）を
入出力制御部２８１に送ってデータ転送を行なった後に
、続けてＣＣＷ−Ｂをフェッチするものとする。

ディスク装置２８３から読み出したデータを主記憶装置
２６３に格納するためのデータ転送動作説明と、入出力
制御部２８１からのデータの入力間隔が所定時間以上で
あることを検出するギャップ検出の詳細な説明とを分け
て考える。

以下、第２図〜第５図を参照する。

（ｉ）データー゛中央演算装置２６１は、ディスク装置２８３に格納され
たデータを読み出す必要が生じると、システムバス制御
部２５５．格納制御演算部２５９を介して入出力制御演
算部２５７に指示を送る。

入出力制御演算部２５７では、デ・イスク装置２８３か
らデータを読み出すためのＣＣＷフェッチを行なう。

入出力制御演算部２５７は、格納制御演算部２５９、シ
ステムバス制御部２５５．メモリ制御部２６５を介して
、主記憶装置２６３に格納されたＣＣＷの中から、ディ
スク装置２８３からデータを読み出すためのＣＣＷを読
み出し、その中のリードコマンドを入出力インターフェ
ース制御部２１１、パスレジスタ２５３を介して入出力
制御部２８１に送る。入出力制御部２８１は、リードコ
マンドを受は取ると、ディスク装置２８３からデータを
読み出して、パスレジスタ２５３に送る。

チャネル装置２００では、入出力制御部２８１から送ら
れてきたデータを受は取り、パスレジスタ２５３に保持
する（ステップ４１１）。

パスレジスタ２５３に保持されたデータは、順次転送バ
ッファ２３１に格納され、更に、転送バッファ２３１に
格納されたデータは、転送レジスタ２４１に転送される
。転送レジスタ２４１の容量は所定の大きさく例えば３
２バイト、１６進数で“２０”）を持っており、どのア
ドレスにデータを格納しているかを転送バッファ制御部
２２°１内の状態レジスタ２２３に格納しておく。例え
ば、最初のデータを転送レジスタ２４１のアドレス“０
９″に格納したとすると、要求レジスタ２２５には０９
”というアドレス番号を格納する。また、次々に送られ
てくるデータはアドレスを更新して格納されるので、デ
ータが送られてくるごとに状態レジスタ２２３のアドレ
ス番号に１を加算する。

転送バッファ制御部２２１では、状態レジスタ２２３の
値が“ＩＦ”であるか否かの判定を行なう（ステップ４
１２）。最初のデータが、転送レジスタ２４１のアドレ
ス“０９゛に格納されたとすると否定判断して、次に、
ＣＣＦＬＧＯ値が“１″であるか否かの判定を行なう（
ステップ４１５）。

現在の転送動作に続けて別のＣＣＷをフェッチするとき
は、ＣＣＦＬＧＯ値がｌ”であるのでステップ４１５で
肯定判断して、次に、ギャップ検出部２１３がギャップ
を検出したか否かの判定を行なう　（ステップ４２０）
。

通常は、ディスク装置２８３から読み出されたデータが
、次々にパスレジスタ２５３．転送バッファ２３１を介
して送られてくるのでステップ４２０で否定判断して、
ステップ４１１のデータ受付は以降を繰り返す。

転送バッファ２３１から転送レジスタ２４１ヘデータが
送られて状態レジスタ２２３の値が“ＩＦ”になると、
転送バッファ制御部２２１はステップ４１２で肯定判断
して、次に、データ転送をメモリ制御部２６５に指示す
るためのコードを要求レジスタ２２５に格納する（ステ
ップ４１３）。

格納制御演算部２５９は、転送バッファ制御部２２１内
の要求レジスタ２２５の値を監視しており、ステップ４
１３でデータ転送をメモリ制御部２６５に指示するため
のコードが格納されると、システムバス制御部２５５を
介してメモリ制御部２６５に指示を送る。そして、メモ
リ制御部２６５は、転送レジスタ２４１のデータを読み
出して主記憶装置２６３に転送する（ステップ４１４）
。

主記憶装置２６３へのデータ転送が終わるとステップ４
１１のデータ受付は以降を繰り返す。

尚、主記憶装置２６３へのデータの転送が終わると、次
に入出力制御部２８１から受は取ったデータは、転送レ
ジスタ２４１の最初のアドレスに格納し、それに対応し
て状態レジスタ２２３の値も“００″にリセットする。

入出力制御部２８１からのデータが途切れると、ギャッ
プ検出部２１３から“１１″のデータが出力され、入出
力インターフェース制御部２１１ではそれを受けて、ギ
ャップ検出信号２１７を転送バッファ制御部２２１に出
力する。

転送バッファ制御部２２１では、入出力インターフェー
ス制御部２１１からのギャップ検出信号２１７を受は取
ると、ステップ４２０のギャップ検出か否かの判定で肯
定判断して、次に、転送レジスタ２４１に転送するデー
タがあるか否かの判定を行なう（ステップ４２１）。転
送レジスタ２４１に転送するデータがあるときは肯定判
断して、要求レジスタ２２５のセット（ステップ４１３
）及びデータ転送（ステップ４１４）を行ない、更に、
ステップ４１１のデータ受付は以降を繰り返す。

転送レジスタ２４１に転送するデータがないときはステ
ップ４２１で否定判断して、次に、入出力制御部２８１
から終了ステータスを受は取ったか否かの判定を行なう
（ステップ４２２）。終了ステータスを受は取ると肯定
判断して、そのＣＣＷに対するリード動作を終了する。

入出力制御部２８１から終了ステータスが送られてこな
いときはステップ４２２で否定判断して、ステップ４１
１のデータ受付は以降を繰り返す。

本実施例では、ＣＣＦＬＧが“１”のときを考えたが、
続けてＣＣＷのフェッチを行なわないときはステップ４
１５で否定判断して、次に、入出力制御部２８１からの
終了ステータスを受は取ったか否かの判定を行なう（ス
テップ４１６）。

終了ステータスを受は取っていないときはステップ４１
６で否定判断して、ステップ４１１のデータ受付は以降
を繰り返す。終了ステータスを受は取るとステップ４１
６で肯定判断して、次に、転送レジスタ２４１に転送す
るデータがあるか否かの判定を行なう　（ステップ４１
７）。

転送レジスタ２４１に転送するデータがあるときは肯定
判断して、要求レジスタ２２５のセット（ステップ４１
８）及びデータ転送（ステップ４１９）を行なって、処
理を終了する。

転送レジスタ２４１に転送するデータがないときは、ス
テップ４１７で否定判断して処理を終了する。

（ｉｉ　）ギヤ・ブ入出力制御演算部２５７が入出力インターフェース制御
部２１１．パスレジスタ２５３を介して、入出力制御部
２８１にリードコマンドを送ると、ギャップ検出部２１
３のアンドゲート３０１の入力１に１”が入力される。

また、ＣＣＦＬＧＯ値が入力３に入力されるので、続け
てＣＣＷをフェッチするときのみ“１”が入力される。

アンドゲート３０１の入力１と入力３に“１″が入力さ
れているときに、入出力制御部２８１からパスレジスタ
２５３にデータの入力があると、データの入力毎にアン
ドゲート３０１の入力２に“１”が入力される。

上述のように、アンドゲート３０１の３つの入力力ぴ１
”のときに“１”が出力され、それを受けてＲ−Ｓフリ
ップフロップ３０３の出力が“１”になる。

また、アンドゲート３０１の出力“１″は、オアゲート
３０９にも入力され、オアゲート３０９から２ピントカ
ウンタ３１５のリセット端子ｒＲＪに入力される。従っ
て、２ビツトカウンタ３１５は、入出力制御部２８１か
らデータが入力されるたびに、リセットされる。

入出力制御部２８１からのデータの入力が途絶えると、
アンドゲート３０１の出力は０”になるので、２ビツト
カウンタ３１５のリセットは行なわない。そして、Ｒ−
Ｓフリップフロップ３０３の出力“１”がアンドゲート
３０５の入力１に入力され、アンドゲート３０５の入力
２にはタイマ２１５から所定間隔（例えば間隔を１．５
ｐａとし、最初のパルスは入出力制御部２８１からデー
タの入力があってから１．５ｐｓ後とする）で“１”が
入力される。従って、アンドゲート３０５からも１．５
μ３おきに“１”が出力されて２ビツトカウンタ３１５
のセット端子「Ｓ」に入力される。

２ビツトカウンタ３１５では、“ｌ”の入力のたびにカ
ウントアツプを行ない、その値を出力する。入出力イン
ターフェース制御部２１１では、２ビツトカウンタ３１
５からの出力が“１１　（＝３）”のときにギャップを
検出したとして、ギャップ検出信号２１７を転送バッフ
ァ制御部２２１に出力する。

２ビフトカウンタ３１５から“１１″が出力されたとき
に、アンドゲート３１３の入力３に“ｌ”が入力される
。このとき、アンドゲート３１３の入力１には、アンド
ゲート３０１の出力“０”　（ギャップ検出時は“０”
）をインバータ３１１で否定した“１”が入力されてい
る。また、インバータ３０７には入出力制御部２８１か
らのデータの出力が終わったことを知らせる終了ステー
タスを受は取った時に“１”が入力される。通常は“０
”が入力され、それをインバータ３０７で否定した“１
゛がアンドゲート３１３の入力２に入力される。

従って、２ビツトカウンタ３１５の出力が“１１”にな
ったときに、アンドゲート３１３から“１”が出力され
、それによってオアゲート３０９から“ｌ”が出力され
、２ビツトカウンタ３１５をリセットする。

また、入出力制御部２８１から終了ステータスを受は取
ったときに、オアゲート３０９の入力１にｌ″が入力さ
れ、オアゲート３０９からは“１”が出力され、２ビツ
トカウンタ３１５をリセットする。

■、　　　　のまとめ第５図は、データ転送の動作タイミング図である。図に
示すように、入出力制御部２８１からパスレジスタ２５
３へのデータ送出が終了して、４５ｐＳ後に転送レジス
タ２４１に残っているデータの転送が行なわれる。

従って、終了ステータス信号を待たずにデータ転送を終
わらせることができ、その後のＣＣＷフェッチ時間を短
縮して、ディスク装置のオーバーランを防ぐことができ
る。

■　、　　　　　Ｂ　の　　・　ノ　讐　。

なお、上述した本発明の実施例にあっては、データ転送
が終了して１０ＪＩｓ後に終了ステータスが送られてく
るものとしたが、データ転送終了から終了ステータスが
送られてくる時間は、チャネル制御語の内容（動作の種
類）や入出力制御部２８１の処理能力により異なる。

また、実施例では、人出力制御部２８１からのデータの
入力間隔が４．５＃Ｓ以上のときに、入出力インターフ
ェース制御部２１１からギャップ検出信号２１７を出力
するようにしたが、この時間についてはタイマ２１５あ
るいは２ビツトカウンタ３１５を変更して変えることが
できる。

更に、「■、実施例と第１図との対応関係」において、
第１図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変　　。

形態様があることは当業者であれば容易に推考できるで
あろう。

〔発明の効果〕

上述したように、本発明によれば、ギャップ検出手段に
よりディスク装置からのデータの入力間隔が所定時間以
上であることを検出し、転送指示手段はそのときの転送
レジスタに格納されたデータの有無を調べて転送指示を
出力することができるので、実用的には極めて有用であ
る。

【図面の簡単な説明】

第１図は本発明のチャネル装置の原理ブロック図、第２
図は本発明の一実施例によるチャネル装置を用いたコン
ピュータシステムの全体構成図、第３図は実施例のギャ
ップ検出回路図、第４図は実施例のチャネル装置の動作
説明図、第５図は実施例のチャネル装置及び入出力制御
装置の動作タイミング図、第６図はチャネル装置を用いたコンピュータシステムの
全体構成図、第７図は従来のチャネル装置及び入出力制御装置の動作
タイミング図である。図において、１１１はギャップ検出手段、１１５は検出信号、１２１は転送指示手段、１３１は転送バッファ、１４１は転送レジスタ、１５１は転送指示、２００はチャネル装置、２１１は入出力インターフェース制御部、２１３はギャ
ップ検出部、２１５はタイマ、２１７はギャップ検出信号、２２１は転送バッファ制御部、２２３は状態レジスタ、２２５は要求レジスタ、２３１は転送バッファ、２４１は転送レジスタ、２５３はパスレジスタ、２５５はシステムバス制御部、２５７は入出力制御演算部、２５９は格納制御演算部、２６１は中央演算装置、２６３は主記憶装置、２６５はメモリ制御部、２８１は入出力制御部、２８３はディスク装置、３０１．３０５．３１３はアンドゲート、３０３はＲ−
Ｓフリップフロップ、３０７．３１１はインバータ、３０９はオアゲート、３１５は２ビフトカウンタである。う本発明偽原理フ゛叱、り臼第１図実す鯰イ引のギヤ７フＯ本か土部め構戊囚第３図艶＆仰１のｂ作説Ｂｌｑ国第４図

Claims

【特許請求の範囲】ディスク装置から読み出したデータを一時格納する転送
バッファ（１３１）と、転送バッファ（１３１）に格納された前記データが導入
され、転送単位ごとのデータを保持する転送レジスタ（
１４１）と、ディスク装置からの前記データの入力間隔が所定時間以
上であることを検出して、その検出信号（１１５）を出
力するギャップ検出手段（１１１）と、ギャップ検出手段（１１１）からの検出信号（１１５）
が導入され、転送レジスタ（１４１）に格納されたデー
タの有無を調べて転送指示（１５１）を出力する転送指
示手段（１２１）と、を備えるように構成したことを特
徴とするチャネル装置。