JPS6361357A

JPS6361357A - デ−タ処理装置

Info

Publication number: JPS6361357A
Application number: JP20640686A
Authority: JP
Inventors: Sayuri Saitou; 齊藤　さゆり; Kazutoshi Yoshizawa; 吉澤　和俊
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-09-01
Filing date: 1986-09-01
Publication date: 1988-03-17
Anticipated expiration: 2012-02-12
Also published as: JP2581041B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ処理装置に関し、特にクロックライン
とデータラインとを有し、シリアルクロックに同期して
データの送受信を行うシリアル処理装置に関する。

〔従来の技術〕

複数の半導体処理装置（以下ＬＳＩと略す）間でのデー
タ転送手段として８ビツトパラレルのデータバスを利用
する方法と、データを１ビツトずつ転送するシリアル転
送方法があるが、後者はＬＳＩ相互間を接続する信号線
が少なくて済むことからＬＳＩ間の簡易なデータ転送手
段として広く使用されている。

シリアルデータ転送では、１つのデータ（例えば８ビツ
ト）は連続してビット直列に転送するもデータとデータ
との間には受信確認をするための期間が必要である。も
し、受信側がデータ受信不可能であれば、これが可能に
なるまでまたなければならない。受信不可能な場合は、
ビジー信号を出して送信側に通知していた。送信側はこ
のビジー信号をチェックしてデータ転送可能か否かの判
断を行ない、転送可能になってから転送スタート信号を
発生する準備を行なう。このスタート信号はシリアルデ
ータ転送に必要なシリアルク胃ツクの制御もしくは転送
されるデータのビット数を計数するカウンタをクリアす
るのに必要とされる。

〔本発明が解決しようとする問題点〕

しかしながら従来のシリアルデータ処理装置では、受信
側の処理装置がビジー状態であるか否かをチェックして
、ビジーが解除されてから初めて次のデータ転送のスタ
ート信号を発生するように設計されていた。従って、ビ
ジー状態が長時間に及ぶ場合は、ビジー状態チェックの
ための無駄な待ち時間が大きくなり、データ処理全体の
効率が低下すると言う欠点を有していた。特に、割込処
理でビジー状態をチェックするのがシリアルデータ処理
装置では最も簡便な方法であるが、このチェック中に他
の割込みが発生した場合、多重側シ込み制御が出来ない
データ処理装置においては、その割込み処理はビジー状
態解除後メイ二ノプログラムに戻ってからでないと実行
できないため、割込みの応答速度が極端に遅くなってし
まうという問題がある。又、ビジー状態が解除されるま
で装置をウェイト状態に維持するためのプログラムが必
要となり、本来のデータ処理のためのプログラムエリア
がそれによって制限されると言う欠点もある。

〔問題点を解決するための手段〕

本発明に基づくデータ処理装置は、所定のデータ長のデ
ータをクロックに同期して転送するデータ転送部と、転
送データの処理を行うデータ処理部と、所定の端子から
入力される転送禁止信号（ビジー信号）の状態を検出す
る検出回路と、前記データ処理部が発生する転送スター
ト信号を一時記憶する記憶回路（スタートフラグ）と、
前記検出回路が転送禁止状態を検出しているときには前
記スタートフラグの出力を保留し、禁止状態の解除を検
出したときにその出力を有効にする制御回路とを具備す
ることを特徴としている。

〔第１の実施例〕第４図は、本発明の第１の実施例に↓るシリアルデータ
処理装置を用いた転送システムの構成図で、送信側であ
る第１のシリアルデータ処理装置と、受信側である第２
のシリアルデータ処理装置を含む。

先ず、送信側である第１のシリアルデータ処理装置１０
０について説明する。第１のシリアルデータ処理装置１
００は、シフトレジスタ３０１、シリアルクロック制御
回路３０２、ビジー検出回路１７０、スタート制御回路
１７１、スタート記憶フリップ・７０ツブ１７２、内部
データバス３０５、データ処理部２０６、シリアルデー
タ出力端子３３０１シリアルクロツク端子３３２．ＢＵ
ＳＹ入力端子３３３を含んでいる。このうち、シフトレ
ジスタ３０１、シリアルデータ出力端子３３０、シリア
ルクロック端子３３２、ビジー入力端子３３３、内部デ
ータバス３０５、データ処理部３０６の機能は従来と同
一でよいので、詳細な説明は省略する。

スタート記憶クリップ◆フロップ１７２は、スタート命
令を実行したことを記憶するフリップ・フロップである
。データ処理部３１６が転送スタート命令を実行するこ
とによって発生される転送スタート信号３５０によって
セットされ、スタート記憶信号１５４にハイレベルを出
力する。ビジー検出回路１７０は、ビジー入力端子３３
３からのビジー信号を入力し、そのビジー信号の状態を
検知する回路である。入力信号がロウレベルの時、即ち
ビジー状態であるときはビジー検出信号１５５としてハ
イレベルを出力し、入力信号がハイレベルの時、即ちビ
ジー状態でないときはロウレベルを出力する。スタート
制御回路１７１ば、ビジー状態時にシリアル転送のスタ
ートを禁止する回路である。スタート制御回路１７１は
、ビジー検出信号１５５とスタート記憶信号１５４とを
入力とし、ビジー検出信号１５５がロウレベルで、且つ
、スタート記憶信号１５４がハイレベルの場合に、スタ
ートトリガ信号１５３としてワンショットハルスを出力
する。ビジー検出信号１５５がロウレベルであれば、ス
タート記憶信号１５４がハイレベルになった直後にスタ
ートトリガ信号１５３を出力する。

ビジー検出回路１７０が、ビジー入力端子３３３から入
力したビジー信号の状態を検出してビジー検出信号１５
５としてハイレベルを出力しているときには、スタート
記憶信号１５４としてハイレベルを出力しても、シリア
ルクロック制御回路３０２ヘワンシ冒ツトのスタートト
リガ信号１５３は出力されず、従ってシリアルクロック
制御回路３０２はシリアルクロックを発生しない。即ち
、シリアル転送のスタートが保留される。スタート記憶
フリップ会７０ツブ１７２は、スタート記憶信号１５４
がハイレベルであって、その後ビジー検出回路１７０が
ビジー状態の解除を検出してロウレベルを出力したとき
に、スタートトリガ信号１５３を出力し、スタート保留
を解除する。スタートトリガ信号１５３を出力したとき
、スタート記憶クリップ争フロップ１７２はクリアされ
、スタート記憶信号１５４はロウレベルとなる。

シリアルクロック制御回路３０２は、スタートトリガ信
号１５３を入力すると、シリアルクロックをシリアルク
ロック端子３３２、及びシフトレジスタ３０１に出力し
、シフトレジスタ３０１はシフト動作を開始する。

受信側でちる第２のシリアルデータ処理装置３１０は、
従来のシリアルデータ処理装置と同一の構成でよくビジ
ー信号の出力回路３１４を有する以外は第１のシリアル
データ処理装置と同じ構成でよい。

次に、第２図のタイムチャートを参照して第１のシリア
ルデータ処理装置１００から第２のシリアルデータ処理
装置３１０へ８ビツトデータを転送する際の動作を説明
する。第２図はシリアルデータライン３２０上のシリア
ルデータと、シリアルクロックライン３２２上のシリア
ルクロックと、ビジー信号ライン３２３上のビジー信号
との間の同期関係を示すタイムチャートである。尚、第
１のシリアルデータ処理装置１００から第２のシリアル
データ処理装置３１０への８ピツトデータの転送動作は
、Ａｌ、Ａ３．Ａ、・・・・・・Ａ１５のクロック立下
９に同期してデータをビット毎に送信し、Ａ２．　Ａ４
・・・・・・Ａｌｇのクロック立上りに同期してこれら
をシリアルに受信する。

第２のシリアルデータ処理装置３１０は、８ビツトシリ
アルデータの受信を終了すると、ｔ１６のタイミングで
シリアル割込みを発生し、データ処理部３１６はシフト
レジスタ３１１の内容を内部データバス３１５を経由し
て読み出し、必要なデータ処理を実行する。ビジー出力
回路３１４は、割込み処理により、ｔ１７のタイミング
でビジー信号ライン３２３上にロウレベルを出力して、
送信側である第１のシリアルデータ処理装置１００に対
してビジー状態であることを知らせる。

送信側である第１のシリアルデータ処理装置１００は、
ビジー検出回路１７０でビジー状態を検知している。ビ
ジー検出回路１７０は、ｔ１７のタイミングでビジー入
力端子３３３より入力されるビジー信号の状態を検出し
、信号があれば、ビジー検出信号１５５をハイレベルに
する。データ処理部３０６は、次のシリアルデータに対
する処理を終了した時に、次のシリアルデータ転送を行
うために、ｔ１８のタイミングで転送スタート命令を実
行し、転送スタート信号３５０を出力する。これはビジ
ー検出とは独立に実行される。そしてシリアル割込みプ
ログラムからメインプログラムに戻り、本来のデータ処
理動作を行う。転送スタート信号３５０によジスタート
記憶フリップ拳フロップ１７２はセットされ、スタート
記憶信号１５４はハイレベルとなる。

スタート制御回路１７１は、スタート記憶信号１５４の
ハイレベル入力によシ転送スタート命令実行を検出する
が、ｔ１９までの期間は、ビジー検出信号１５５のハイ
レベル入力によジスタートトリガ信号１５３を出力しな
い。即ち、第２のシリアルデータ処理装置３１０がビジ
ー信号を出力している間はスタートトリガ信号１５３を
出力せず、従ってシリアルクロック制御回路３０２はシ
リアルクロックが発生されない。よってこの状態ではシ
リアル転送動作の開始が保留される。

受信側である第２のシリアルデータ処理装置３１０のデ
ータ処理が終了し、ｔ１９のタイミングで、ビジー状態
を解除しビジー信号ライン３２３がロウレベルからハイ
レベルになると、ビジー検出信号１５５はロウレベルと
なる。このビジー検出信号１５５がロウレベルとなり、
スタート記憶１号１５４がハイレベルである時、即ち、
第２のシリアルデータ処理装置３１０の非ビジー状態と
、スタート命令実行の両条件が成立すると、ワンショッ
トのスタートトリガ信号１５３が出力される。

スタート制御回路１７１が、スタートトリガ信号１５３
を出力することにより、シリアルクロック制御回路３０
２はシリアルクロックを発生し、次に転送されるべき８
ビツトデータがセットされているシフトレジスタ３０１
のシフト動作が開始され、８ビツトのデータが１ビツト
づつ３１０に送出される。スタートトリガ信号１５３の
出力によジスタート記憶フリップ−フロップ１７２はク
リアされ、スタート記憶信号１５４はロウレベルとなる
。

このように、シリアルデータの転送スタート指示があっ
たことをスタート記憶７リツプ・フロップで記憶してい
るので、データ処理部はビジー信号が出力されている間
中ウェイトすることなく、シリアル割込みプログラムか
らすぐにメインプログラムに戻り、本来のデータ処理動
作を行うことが可能である。

〔第２の実施例〕第３図は、本発明の第２の実施例によるシリアルデータ
処理装置を有するシステム構成図であ）、送信側である
第１のシリアルデータ処理装置と、受信側である第２の
シリアルデータ処理装置とを有する。この実施例ではシ
リアルデータ転送ラインを用いてビジー信号を転送する
ことによってビジー信号線が省略されてお）、２つのデ
ータ処理装置は２本の信号線（データラインとクロック
ライン）のみで接続されている。本実施例において第１
の実施例と異なる点は、受信側のビジー状態を、シリア
ルデータ入出力端子を介して、送信側に伝達する構成と
なっていることである。

先ず、送信側である第１のシリアルデータ処理装置２０
０について説明する。第１のシリアルデータ処理装置２
００は、シフトレジスタ３０１、シリアルクロック制御
回路３０２、ビジー検出回路１７０、スタート制御回路
１７１、スタート記憶フリップ・フロップ１７２．内部
データバス３０５、データ処理部３０６、シフトレジス
タ出力バッ７ア２８１、シリアルデータ入出力端子２３
５、シリアルクロック端子３３２を含んでいる。このう
ち、シフトレジスタ３０１、スタート制御回路１７１、
スタート記憶フリップ舎フロップ１７２、内部７−タパ
ス３０５、データ処理部３０６、シリアルクロック端子
３３２０機能は第１の実施例で示したものと同一であり
、詳細な説明は省略する。

シフトレジスタ３０１は、シフトレジスタ出力バッファ
２８１を介してシリアルデータ入出力端子２３５にシリ
アルデータを出力する。シフトレジスタ出力バッファ２
８１は、シフトレジスタ３０１の出力が１１１の時に出
力がハイインピーダンスとな）、シフトレジスタ３０１
の出力が１０′のときにロウレベルを出力するバッファ
である。

シリアルデータ送受信ライン２２４は、プルアップ抵抗
２８０により所定の電源電圧にプルアップされる。シフ
トレジスタ３０１が１１１を出力した場合には、シフト
レジスタ出力バッファ２８１の出力はハイインピーダン
スとなるが、シリアルデータ送受信ライン２２４は、プ
ルアップ抵抗２８０によりハイレベルと々る。シフトレ
ジスタ３０１の出力は、８ビツトのシリアルデータ転送
終了後はハイレベルを保つように制御される。ビジー検
出回路１７０は、シリアルデータ送受信ライン２２４上
のビジー信号をシリアルデータ入出力端子２３５を介し
て検知する。

次に、受信側である第２のシリアルデータ処理装置２１
０について説明する。第２のシリアルデータ処理装置２
１０は、シフトレジスタ３１１、シリアルクロック制御
回路３１２、ビジー出力回路３１４、内部データバス３
１５、データ処理部３１６、ビジー出力バッファ２９２
、シリアルデータ入出力端子２４５、シリアルクロック
端子３４２を有している。尚、シフトレジスタ３１１、
シリアルクロック制御回路３１２、ビジー出力回路３１
４、内部データバス３１５、データ処理部３１６、シリ
アルクロック端子３４２の各機能は第１図のものと同一
であり、詳細な説明は省略する。ただし、ビジー出力回
路３１４の出力は、ビジー出力パッファ２９２、シリア
ルデータ入出力端子２４５を介して、シリアルデータ送
受信ライン２２４から第１のシリアルデータ処理装置２
００に伝達される。ビジー出力バッ７ア２９２は、ビジ
ー出力回路３１４の出力が１１＠のときに出力がハイイ
ンピーダンスとなり、ビジー出力回路３１４の出力がＩ
　□　ｌのときは、ロウレベルを出力するバッファであ
る。

第１のシリアルデータ処理装置２００のシフトレジスタ
３０１の出力が１１″で、シフトレジスタ出力バッファ
２８１の出力はノーイインピーダンスとなるが、シリア
ルデータ送受信ライン２２４はプルアップ抵抗２８０に
よジノ）イレベルにプルアップしているときに、第２の
シリアルデータ処理装置２１０のビジー出力回路３１４
がビジー出力バッファ２９２を介してロウレベルを出力
すると、シリアルデータ送受信ライン２２４はロウレベ
ルとなり、第１のシリアルデータ処理装置２００のビジ
ー検出回路１７０は、シリアルデータ入出力端子２３５
を介してロウレベルを検出する。

次に、第４図のタイムチャートを参照して第１のシリア
ルデータ処理装置２００から第２のシリアルデータ処理
装置２１０へ８ビツトデータを転送する際の同期関係を
示す。第４図はシリアルデータ送受信ライン２２４上の
シリアルデータと、シリアルクロックライン３２２上の
シリアルクロックと、シリアルデータ送受信ライン２２
４上のビジー信号との間の同期関係を示すタイムチャー
トである。尚、第１のシリアルデータ処理装置２００か
ら第２のシリアルデータ処理装置２１０への８ビツトデ
一タシフト動作は、第１図のものと同様に行われるため
、詳細な説明は省略する。

但し、シフトレジスタ３０１の出力は、８ビツトシリア
ルデータ転送終了後ｔ１７のタイミングでハイレベルと
なり、受信側のビジー信号を受信する準備を行う。

第２のシリアルデータ処理装置２１０は、８ビツトシリ
アルデータの受信を終了すると、ｔ１６のタイミングで
シリアル割込みを発生し、データ処理部３１６はシフト
レジスタ３１１の内容を内部データバス３１５を経由し
て読み出し、必要なデータ処理を実行する。

ビジー出力回路３１４は、割込み処理によシ、ｔ１７の
タイミングでビジー出カッ（ツファ２９２を介してシリ
アルデータ送受信ライン２２４上にロウレベルを出力し
て、送信側である第１のシリアルデータ処理装置２００
に対してビジー状態であることを知らせる。

送信側である第１のシリアルデータ処理装置２００は、
ビジー検出回路１７０でビジー状態を検知している。従
って、ｔ１７のタイミングでビジー入力端子３３３よシ
入力されるビジー信号を検出し、ビジー検出信号１５５
を）−イレベルにする０データ処理部３０６は、次のシリアルデータに対する処
理を終了した時に、そのシリアルデータを転送するため
に、１１８のタイミングでシフトレジスタ３１１に転送
すべきシリアルデータを書込み、転送スタート命令を実
行する。この結果、ビジーとは無関係に転送スタート信
号３５０が発生される。その後、データ処理部３０６は
シリアル割込みプログラムからメインプログラムに戻シ
、本来のデータ処理動作を行う。

転送スタート信号３５０によりスタート記憶クリップ・
フロップ１７２がセットされ、スタート記憶信号１５４
はハイレベルとなる。

スタート制御回路１７１は、ノ）イレベルのスタート記
憶信号１５４をうけた時に転送スタート命令が実行され
たことを検出するが、ｔ１９ｔでの期間はビジー検出信
号１５５が／Ｓイレベルであるからスタートトリガ信号
１５３を出力しない。即ち、第２のシリアルデータ処理
装置２１０がビジー信号を出力している間はスタートト
リガ信号１５３を出力せず、従ってシリアルクロック制
御回路３０２はシリアルクロックを発生しないため、シ
リアル転送動作の開始が保留される。

受信側である第２のシリアルデータ処理装置２１０のデ
ータ処理が終了し、ｔ１９のタイミングでビジー状態が
解除されシリアルデータ送受信ライン２２４がロウレベ
ルからハイレベルになると、ビジー検出信号１５５はロ
ウレベルとなる。

この状態で、スタート記憶信号１５４がハイレベルであ
る時は、第２のシリアルデータ処理装置２１０の非ビジ
ー状態と、スタート命令実行の両条件が成立するため、
スタートトリガ信号１５３が出力される。スタート制御
回路１７１が、スタートトリガ信号１５３を出力するこ
とによシ、シリアルクロック制御回路３０２はシリアル
クロックを発生し、次の８ビツトシフトレジスタ３０１
のシフト動作を開始する。スタートトリガ信号１５３に
よジスタート記憶スリップ・７０ツブ１７２はクリアさ
れ、スタート記憶信号１５４はロウレベルとなる。

以上説明した通υ、第１の実施例と同様の効果を１本の
信号線を用いてデータとビジー信号とを転送する装置で
達成することができる。

〔発明の効果〕

以上説明した通り、本発明に基づくシリアルデータ処理
装置は、ビジー中のスタート信号保留機能を有している
ので、受信側がビジー信号を出力している間中ウェイト
することなく、シリアル割込みプログラムからすぐにメ
インプログラムに戻り、本来のデータ処理を再開するこ
とができる。

従って、データ処理能力が大幅に向上する。

例えば、複数バイトの８ビツトシリアルデータの転送を
行う例をとシ、第５図に基づいて説明する。第５図は、
本発明に基づくシリアルデータ処理装置と、従来のシリ
アルデータ処理装置のデータ処理動作のタイミングチャ
ートである。

本実施例においては、１ビツトのデータ転送に１０μｓ
かかるので、８ビツトデータ転送に８０μｓかかる。転
送後の割込み処理に、従来のシリアルデータ処理装置で
は６０μｓかかっておシ、全体で１４０μｓかかってい
た。割込み処理６０μｓのうちわけは、シリアルデータ
処理に２０μＳ１受信側のビジー状態解除待ちに４０μ
ｓである。即ち、従来は、メインプログラム実行時間は
全体の１４０μｓのうち、８０μｓであり、データ処理
効率は５７チであった。しかし、本発明に基づくシリア
ルデータ処理装置では、シリアルデータ処理後、次のシ
リアルデータ転送開始までの４０μｓの期間も、本来の
データ処理を実行できるため、メインプログラム実行時
間は全体の１４０μｓのうち、８ビツトデータ転送の８
０μｓとを合せた１２０μｓであり、データ処理効率は
８６％となり、従来と比較して１．５倍となる。

また、シリアル割込み処理が終了すれば、シリアル割込
みプログラムからメインプログラムに戻ることが出来る
ので、ビジー中に発生した他の割込みの処理を実行する
ことができる。従って、特に多重割り込みが出来ないデ
ータ処理装置においては割込みの応答速度が飛躍的に改
善され、リアルタイムの処理に応用する場合には、その
効果は大きい。

さらに、受信側のビジー状態が解除されるまでウェイト
するためのプログラムが不必要となるので、その分のプ
ログラムエリアにはデータ処理の為のプログラムを記憶
できる。従って、限られたメモリを効率よく利用できる
。

従来のシリアルデータ処理装置に比較して、ビジー信号
の検出回路、スタート記憶フリップ・フロップ、及びス
タート保留回路の極めて少量のハードウェア追加で実現
できるため、シリアルデータ処理装置としての応用効果
は非常に高い。

なお、本発明はパラレルデータ転送におけるビジー処理
にも適用できる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例のシリアルデータ処理
装置ブロック図、第２図は第１の実施例のシリアルデー
タ処理装置により送受信されるシリアルデータのタイミ
ングチャート、第３図は、本発明の第２の実施例のシリ
アルデータ処理装置ブロック図、第４図は、第２の実施
例のシリアルデータ処理装置によシ送受信されるシリア
ルデータのタイミングチャート、第５図は、本発明に基
づくシリアルデータ処理装置と、従来のシリアルデータ
処理装置のデータ処理動作の比較を示すタイミングチャ
ートである。１００．２００・・・・・・第１のシリアルデータ処理
装置、２１０，３１０・・・・・・第２のシリアルデー
タ処理装置、３０１，３１１・・・・・・シフトレジス
タ、３０２゜３１２・・・・・・シリアルクロック制御
回路、３０３・・・・・・リードバッファ、３１４・・
・・・・ビジー出力回路、３０５．３１５・・・・・・
内部データバス、３０６，３１６・・・・・・データ処
理部、１７０・・・・・・ビジー検出回路、１７１・・
・・・・スタート制御回路、１７２・・・・・・スター
ト記憶フリップ・７０ツブ、２８０・・・・・・プルア
ップ抵抗、２８１・・・・・・シフトレジスタ出力バッ
ファ、２９２・・・・・・ビジー出力バッファ、３２０
・・・・・・シリアルデータ送信ライン、３２２・・・
・・・シリアルクロックライン、３２３・・・・・・ビ
ジー信号ライン、２２４・・・・・・シリアルデータ送
受信ライン、３３０・・・・・・シリアルデータ出力端
子、３４１・・・・・・シリアルデータ入力端子、３３
２，３４２・・・・・・シリアルクロック端子、３３３
・・・・・・ビジー入力端子、３４４・・・・・・ビジ
ー出力端子、２３５，２４５・・・・・・シリアルデー
タ入出力端子、３５０・・・・・・転送スタート信号、
３５１゜３６１・・・・・・シリアル割込み信号、１５
３・・・・・・スタートトリガ信号、１５４・・・・・
・スタート記憶信号、１５５・・・・・・ビジー検出信
号。

Claims

【特許請求の範囲】

所定のデータ長のデータをクロックに同期して転送する
データ転送部と、転送データの処理を行う処理部とを有
するデータ処理装置において、所定の端子から入力され
る転送禁止信号を検出する検出回路と、前記データ処理
部の出力する転送スタート信号を一時記憶する記憶回路
と、前記検出回路が転送禁止信号の入力を検出している
ときには前記記憶回路に前記スタート信号を保留し、前
記転送禁止信号が解除された時に記憶中のスタート信号
を出力する制御回路とを具備することを特徴とするデー
タ処理装置。