JPH0520780B2 - - Google Patents

Description

【発明の詳細な説明】 〔目的〕 概 要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作 用 実施例 施例と第１図との対応関係 実施例の構成 実施例の動作 (i) データ転送動作 (ii) ギヤツプ検出動作 実施例のまとめ 発明の変形様態 発明の効果 〔概要〕 チヤネル装置であつて、入出力装置例えばデイ
スク装置から読み出したデータを転送する場合、
転送バツフアにデータを一時格納し、更にその中
から転送単位ごとのデータを転送レジスタに格納
する。ギヤツプ検出手段によつて、デイスク装置
からのデータの入力間隔が所定時間以上であるこ
とを検出し、そのときの転送レジスタに格納され
たデータの有無を調べて転送指示を出力すること
により、デイスク装置からのデータ転送終了を知
らせるための終了ステータス信号を待たずにデー
タ転送を終わらせることができ、その後のチヤネ
ル制御語（Channel Command Word，CCW）
のフエツチ時間を短縮して、デイスク装置のオー
バーランを防ぐことができる。

〔産業上の利用分野〕

本発明は、チヤネル装置に関し、特に、入出力
制御装置からの終了ステータス信号を待たずにデ
ータ転送を終わらせるようにしたチヤネル装置に
関するものである。

〔従来の技術〕

近年、中央演算装置や主記憶装置など計算機本
体の処理速度は、回路素子や記憶素子の高速化に
伴つて著しく向上しつつある。これに対して、外
部記憶装置（デイスク装置等）や入出力装置の速
度は改善されたとはいえ、計算機本体の処理速度
に比べて遅く、その差は非常に大きい。従つて、
それらの速度差を考慮して効率よく入出力を行な
うために、チヤネル装置を介するのが普通であ
る。

第６図は、チヤネル装置を用いて入出力制御を
行なうコンピユータシステムの全体構成図であ
る。

中央演算装置６９１は、メモリ制御部６９５を
介して主記憶装置６９３からプログラムやデータ
を読み出して処理を行なう。そして、入出力装置
６８３（例えばデイスク装置）からのデータを読
み出して主記憶装置６９３に書き込むときは、中
央演算装置６９１からチヤネル装置６１１に指示
を送る。チヤネル装置６１１では指示を受け取る
と、最初に、指示に対応した動作を行なうため
に、主記憶装置６９３に格納されたチヤネル制御
語を読み出す（チヤネル制御語のフエツチ）。次
に、チヤネル制御語の中のコマンド（入出力装置
６８３に対する動作要求信号）を入出力制御装置
６８１に送る。入出力制御装置６８１ではコマン
ドを受け取ると、入出力装置６８３からデータを
読み出し、チヤネル装置６１１は、そのデータを
メモリ制御部６９５を介して主記憶装置６９３に
書き込む。

中央演算装置６９１が入出力動作指示をチヤネ
ル装置６１１に送つた後は、プログラムの実行や
データの演算等の処理をチヤネル装置６１１によ
る入出力動作と並行して行なうことができる。

第７図は、チヤネル装置６１１及び入出力制御
装置６８１の動作タイミング図である。入出力装
置６８３からデータを読み出した後に、続けてデ
ータを読み出す場合を考える。

チヤネル装置６１１は、最初に、入出力装置６
８３からデータを読み出すためにチヤネル制御語
Ａ（図中CCW−Ａ）をフエツチする。そして、そ
の中のコマンドを入出力制御装置６８１に送る。
入出力制御装置６８１ではコマンドを受け取る
と、入出力装置６８３からデータを読み出してチ
ヤネル装置６１１に送出する。

チヤネル装置６１１では、所定容量（例えば32
バイト）のレジスタを持つており、入出力制御装
置６８１から送られてくるデータがそのレジスタ
を満たしたときに、レジスタの内容を主記憶装置
６９３に転送して書き込む。

入出力制御装置６８１は、所望のデータを全て
入出力装置６８３から読み出してチヤネル装置６
１１に送出すると、次に、送出したデータをチエ
ツクして、データ送出が終了して所定時間（例え
ば10μs）の後に終了ステータス（チエツク結果）
をチヤネル装置６１１に送る。

チヤネル装置６１１では、入出力制御装置６８
１から受け取つたデータがレジスタの途中までを
満たした状態で入出力制御装置６８１からのデー
タ送出が終了してしまうと転送レジスタへ途中ま
でデータが入つた状態で、入出力制御装置からの
データ送出が終了するから、チヤネル装置は主記
憶装置へのデータ転送を行わない。そのためチヤ
ネル装置は入出力制御装置が終了ステータスを発
行するのを待つてから、転送レジスタに格納され
ているデータを主記憶装置へ転送する。このチヤ
ネル装置から主記憶装置へのデータ送出が終了し
て後、入出力制御装置からの転送要求が途絶えた
状態を本明細書では「ギヤツプ」と称する。換言
すれば入出力装置がデイスク装置であつて、デイ
スク内のデータを一つのチヤネルプログラムで連
続的に転送するとき、データ間に設けた〓間を
「ギヤツプ」と称している。入出力制御装置６８
１からの終了ステータスを受け取つた後に、レジ
スタのデータを主記憶装置６９３に転送して書き
込む。

次に、入出力装置６８３からデータを読み出す
ためにチヤネル制御語Ｂ（図中CCW−Ｂ）をフエ
ツチし、入出力制御装置６８１にコマンドを送つ
て、以後チヤネル制御語Ａに対してと同様の入出
力動作を行なう。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあつては、チヤ
ネル装置６１１は、入出力制御装置６８１からの
データ送出が終了して所定時間の後に送られてく
る終了ステータスを受け取つてから、レジスタの
データを転送し、その後に次のチヤネル制御語の
フエツチを行なつていた。そのため、チヤネル制
御語のフエツチに時間がかかるという問題点があ
つた。特に、デイスク装置から連続してデータを
読み出す場合、チヤネル制御語のフエツチに時間
がかかるとデイスク装置のオーバーランを生じる
という問題点があつた。

本発明は、このような点にかんがみて創作され
たものであり、チヤネル制御語のフエツチ時間を
短縮して、デイスク装置のオーバーランを防ぐよ
うにしたチヤネル装置を提供することを目的とし
ている。

〔問題点を解決するための手段〕

第１図は、本発明のチヤネル装置の原理ブロツ
ク図である。

図において、転送バツフア１３１は、入出力制
御装置から読み出したデータを一時格納する。

転送レジスタ１４１は、転送バツフア１３１に
格納されたデータが導入され、主記憶装置１７１
へ転送するための転送単位ごとのデータを保持す
る。

ギヤツプ検出手段１１１は、入出力制御装置か
ら前記転送バツフアのデータの入力間隔が所定時
間以上であることを検出して、その検出信号１１
５を出力する。

転送指示手段１２１は、ギヤツプ検出手段１１
１からの検出信号１１５と、前記転送バツフア１
４１にデータの有ることを調べた信号と、の両者
が肯定であるとき、転送指示１５１を出力する。

従つて、全体として、ギヤツプ検出手段１１１
からの検出信号を基にして、転送指示１５１を出
力するように構成されている。

〔作用〕

転送バツフア１３１は、入出力制御装置から読
み出したデータを格納し、転送レジスタ１４１
は、その中から転送単位のデータを保持する。

ギヤツプ検出手段１１１では、入出力制御装置
からのデータの入力間隔が所定時間以上のときに
検出信号１１５を出力し、転送指示手段１２１は
それを受けて、転送レジスタ１４１にデータの有
ること、を調べて転送指示１５１を出力する。

本発明にあつては、入出力制御装置からのデー
タの入力間隔が所定時間以上のときに転送指示手
段１２１から転送指示１５１を出力して、転送レ
ジスタに格納されていたデータを終了ステータス
信号を待たずに主記憶装置１７１へデータ転送を
終わらせることができ、その後のチヤネル制御語
のフエツチ時間を短縮して、入出力制御装置のオ
ーバーランを防ぐことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について
詳細に説明する。

第２図は、本発明の一実施例によるチヤネル装
置を含むコンピユータシステムの構成を示す。

実施例と第１図との対応関係 ここで、本発明の実施例と第１図との対応関係
を示しておく。

ギヤツプ検出手段１１１は、入出力インターフ
エース制御部２１１、ギヤツプ検出部２１３、タ
イマ２１５に相当する。

転送指示手段１２１は、転送バツフア制御部２
２１、状態レジスタ２２３、要求レジスタ２２５
に相当する。

転送バツフア１３１は、転送バツフア２３１に
相当する。

転送レジスタ１４１は、転送レジスタ２４１に
相当する。

検出信号１１５は、ギヤツプ検出信号２１７に
相当する。

転送指示１５１は、入出力インターフエース制
御部２１１から転送バツフア制御部２２１への指
示信号に相当する。

実施例の構成 以上のような対応関係があるものとして、以下
本発明の実施例について説明する。

第２図において、主記憶装置２６３はメモリ制
御部２６５と接続され、メモリ制御部２６５と中
央演算装置２６１及びチヤネル装置２００の一方
はシステムバスだつながれている。また、チヤネ
ル装置２００の他方は入出力制御部２８１を介し
てデイスク装置２８３と接続されている。

更に、チヤネル装置２００は、システムバスと
のデータの入出力を制御するシステムバス制御部
２５５、主記憶装置２６３との間の転送単位のデ
ータを保持する転送レジスタ２４１、転送データ
を一時格納する転送バツフア２３１、転送レジス
タ２４１及び転送バツフア２３１を制御する転送
バツフア制御部２２１、入出力制御部２８１との
間のデータを一時保持するバスレジスタ２５３、
バスレジスタ２５３を制御する入出力インターフ
エース制御部２１１、システムバス制御部２５５
と転送バツフア制御部２２１を制御する格納制御
演算部２５９、入出力インターフエース制御部２
１１と転送バツフア制御部２２１を制御する入出
力制御演算部２５７から成つている。

転送レジスタ２４１及びシステムバス制御部２
５５は、共にシステムバスと接続されている。転
送レジスタ２４１は、システムバス制御部２５
５、転送バツフア制御部２２１、転送バツフア２
３１と接続されている。バスレジスタ２５３は、
転送バツフア２３１、入出力インターフエース制
御部２１１及び外部の入出力制御部２８１と接続
されている。また、格納制御演算部２５９は、シ
ステムバス制御部２５５、転送バツフア制御部２
２１、入出力制御演算部２５７と接続されてい
る。入出力制御演算部２５７は、転送バツフア制
御部２２１、入出力インターフエース制御部２１
１と接続されている。転送バツフア制御部２２１
は、転送バツフア２３１、入出力インターフエー
ス制御部２１１と接続されている。

更に、転送バツフア制御部２２１の内部には、
転送レジスタ２４１に保持されるデータの状態を
格納する状態レジスタ２２３、チヤネル装置２０
０からメモリ制御部２６５に対してデータの入出
力要求を行なうための要求レジスタ２２５が含ま
れている。入出力インターフエース制御部２１１
の内部には、入出力制御部２８１からチヤネル装
置２００に入力されるデータの間隔が所定時間以
上であることを検出するギヤツプ検出部２１３、
ギヤツプ検出部２１３に所定間隔のパルスを入力
するタイマ２１５が含まれている。

第３図にギヤツプ検出部２１３の詳細な構成を
示す。

図において、アンドゲート３０１の入力１には
リード信号（チヤネル装置２００から入出力制御
部２８１に、デイスク装置２８３のデータの読出
しコマンドを送つたときは“１”、それ以外のと
きは“０”）が、入力２にはデータ信号（入出力
制御部２８１からバスレジスタ２５３にデータが
送られてきたときは“１”、それ以外のときは
“０”）が、入力３にはチエインコマンドフラグ
（図中及び以後CCFLGとする）の値（入出力イン
ターフエース制御部２１１内部にあり構成は省略
する、現在実行中の入出力動作に続けて次の入出
力動作のためのチヤネル制御語（以後CCWとす
る）のフエツチが必要なときは“１”、それ以外
のときは“０”）が入力される。

アンドゲート３０１の出力は、Ｒ−Ｓフリツプ
フロツプ３０３の入力「Ｓ」、インバータ３１１
及びオアゲート３０９の入力２に入力される。イ
ンバータ３１１の出力は、アンドゲート３１３の
入力１に入力される。

終了ステータス信号はインバータ３０７及びオ
アゲート３０９の入力１に入力される。インバー
タ３０７の出力は、Ｒ−Ｓフリツプフロツプ３０
３の入力「Ｒ」に負論理で入力されるとともにア
ンドゲート３１３の入力２に入力される。

アンドゲート３１３の入力３には、２ビツトカ
ウンタ３１５の出力が“11”のときに“１”が、
それ以外のときは“０”が入力される。アンドゲ
ート３１３の出力は、オアゲート３０９の入力３
に入力され、オアゲート３０９の出力は、２ビツ
トカウンタ３１５のリセツト端子「Ｒ」に入力さ
れる。

Ｒ−Ｓフリツプフロツプ３０３の出力は、アン
ドゲート３０５の入力１に入力される。また、タ
イマ２１５からの所定間隔のパルスは、アンドゲ
ート３０５の入力２に入力される。アンドゲート
３０５の出力は、２ビツトカウンタ３１５のセツ
ト端子「Ｓ」に入力される。

実施例の動作 第４図は、実施例のチヤネル装置におけるデー
タ転送の動作説明図である。

いま、チヤネル装置２００では、CCW−Ａに
対するコマンド（デイスク装置２８３のデータの
読出し指示）を入出力制御部２８１に送つてデー
タ転送を行なつた時に、続けてCCW−Ｂをフエ
ツチするものとする。

デイスク装置２８３から読み出したデータを主
記憶装置２６３に格納するためのデータ転送動作
説明と、入出力制御部２８１からのデータの入力
間隔が所定時間以上であることを検出するギヤツ
プ検出の詳細な説明とを分けて考える。

以下、第２図〜第５図を参照する。

(i) データ転送動作 中央演算装置２６１は、デイスク装置２８３に
格納されたデータを読み出す必要が生じると、シ
ステムバス制御部２５５、格納制御演算部２５９
を介して入出力制御演算部２５７に指示を送る。
入出力制御演算部２５７では、デイスク装置２８
３からデータを読み出すためのCCWフエツチを
行なう。

入出力制御演算部２５７は、格納制御演算部２
５９、システムバス制御部２５５、メモリ制御部
２６５を介して、主記憶装置２６３に格納された
CCWの中から、デイスク装置２８３からデータ
を読み出すためのCCWを読み出し、その中のリ
ードコマンドを入出力インターフエース制御部２
１１、バスレジスタ２５３を介して入出力制御部
２８１に送る。入出力制御部２８１は、リードコ
マンドを受け取ると、デイスク装置２８３からデ
ータを読み出して、バスレジスタ２５３に送る。

チヤネル装置２００では、入出力制御部２８１
から送られてきたデータを受け取り、バスレジス
タ２５３に保持する（ステツプ411）。

バスレジスタ２５３に保持されたデータは、順
次転送バツフア２３１に格納され、更に、転送バ
ツフア２３１に格納されたデータは、転送レジス
タ２４１に転送される。転送レジスタ２４１の容
量は所定の大きさ（例えば32バイト、16進数で
“20”）を持つており、どのアドレスにデータを格
納しているかを転送バツフア制御部２２１内の状
態レジスタ２２３に格納しておく。例えば、最初
のデータを転送レジスタ２４１のアドレス“09”
に格納したとすると、要求レジスタ２２５には
“09”というアドレス番号を格納する。また、
次々に送られてくるデータはアドレスを更新して
格納されるので、データが送られてくるごとに状
態レジスタ２２３のアドレス番号に１を加算す
る。

転送バツフア制御部２２１では、状態レジスタ
２２３の値が“1F”であるか否かの判定を行な
う（ステツプ412）。最初のデータが、転送レジス
タ２４１のアドレス“09”に格納されたとすると
否定判断して、次に、CCFLGの値が“１”であ
るか否かの判定を行なう（ステツプ415）。

現在の転送動作に続けて別のCCWをフエツチ
するときは、CCFLGの値が“１”であるのでス
テツプ415で肯定判断して、次に、ギヤツプ検出
部２１３がギヤツプを検出したか否かの判定を行
なう（ステツプ420）。

通常は、デイスク装置２８３から読み出された
データが、次々にバスレジスタ２５３、転送バツ
フア２３１を介して送られてくるのでステツプ
420で否定判断して、ステツプ411のデータ受付け
以降を繰り返す。

転送バツフア２３１から転送レジスタ２４１へ
データが送られて状態レジスタ２２３の値が
“1F”になると、転送バツフア制御部２２１はス
テツプ412で肯定判断して、次に、データ転送を
メモリ制御部２６５に指示するためのコードを要
求レジスタ２２５に格納する（ステツプ413）。

格納制御演算部２５９は、転送バツフア制御部
２２１内の要求レジスタ２２５の値を監視してお
り、ステツプ413でデータ転送をメモリ制御部２
６５に指示するためのコードが格納されると、シ
ステムバス制御部２５５を介してメモリ制御部２
６５に指示を送る。そして、メモリ制御部２６５
は、転送レジスタ２４１のデータを読み出して主
記憶装置２６３に転送する（ステツプ414）。主記
憶装置２６３へのデータ転送が終わるとステツプ
411のデータ受付け以降を繰り返す。

尚、主記憶装置２６３へのデータの転送が終わ
ると、次に入出力制御部２８１から受け取つたデ
ータは、転送レジスタ２４１の最初のアドレスに
格納し、それに対応して状態レジスタ２２３の値
も“00”にリセツトする。

入出力制御部２８１からのデータが途切れる
と、ギヤツプ検出部２１３から“11”のデータが
出力され、入出力インターフエース制御部２１１
ではそれを受けて、ギヤツプ検出信号２１７を転
送バツフア制御部２２１に出力する。

転送バツフア制御部２２１では、入出力インタ
ーフエース制御部２１１からのギヤツプ検出信号
２１７を受け取ると、ステツプ420のギヤツプ検
出か否かの判定で肯定判断して、次に、転送レジ
スタ２４１に転送するデータがあるか否かの判定
を行なう（ステツプ421）。転送レジスタ２４１に
転送するデータがあるときは肯定判断して、要求
レジスタ２２５のセツト（ステツプ413）及びデ
ータ転送（ステツプ414）を行ない、更に、ステ
ツプ411のデータ受付け以降を繰り返す。

転送レジスタ２４１に転送するデータがないと
きはステツプ421で否定判断して、次に、入出力
制御部２８１から終了ステータスを受け取つたか
否かの判定を行なう（ステツプ422）。終了ステー
タスを受け取ると肯定判断して、そのCCWに対
するリード動作を終了する。

入出力制御部２８１から終了ステータスが送ら
れてこないときはステツプ422で否定判断して、
ステツプ411のデータ受付け以降を繰り返す。

本実施例では、CCFLGが“１”のときを考え
たが、続けてCCWのフエツチを行なわないとき
はステツプ415で否定判断して、次に、入出力制
御部２８１からの終了ステータスを受け取つたか
否かの判定を行なう（ステツプ416）。

終了ステータスを受け取つていないときはステ
ツプ416で否定判断して、ステツプ411のデータ受
付け以降を繰り返す。終了ステータスを受け取る
とステツプ416で肯定判断して、次に、転送レジ
スタ２４１に転送するデータがあるか否かの判定
を行なう（ステツプ417）。

転送レジスタ２４１に転送するデータがあると
きは肯定判断して、要求レジスタ２２５のセツト
（ステツプ418）及びデータ転送（ステツプ419）
を行なつて、処理を終了する。

転送レジスタ２４１に転送するデータがないと
きは、ステツプ417で否定判断して処理を終了す
る。

(ii) ギヤツプ検出動作 入出力制御演算部２５７が入出力インターフエ
ース制御部２１１、バスレジスタ２５３を介し
て、入出力制御部２８１にリードコマンドを送る
と、ギヤツプ検出部２１３のアンドゲート３０１
の入力１に“１”が入力される。

また、CCFLGの値が入力３に入力されるので、
続けてCCWをフエツチするときのみ“１”が入
力される。

アンドゲート３０１の入力１と入力３に“１”
が入力されているときに、入出力制御部２８１か
らバスレジスタ２５３にデータの入力があると、
データの入力毎にアンドゲート３０１の入力２に
“１”が入力される。

上述のように、アンドゲート３０１の３つの入
力が“１”のときに“１”が出力され、それを受
けてＲ−Ｓフリツプフロツプ３０３の出力が
“１”になる。

また、アンドゲート３０１の出力“１”は、オ
アゲート３０９にも入力され、オアゲート３０９
から２ビツトカウンタ３１５のリセツト端子
「Ｒ」に入力される。従つて、２ビツトカウンタ
３１５は、入出力制御部２８１からデータが入力
されるたびに、リセツトされる。

入出力制御部２８１からのデータの入力が途絶
えると、アンドゲート３０１の出力は“０”にな
るので、２ビツトカウンタ３１５のリセツトは行
なわない。そして、Ｒ−Ｓフリツプフロツプ３０
３の出力“１”がアンドゲート３０５の入力１に
入力され、アンドゲート３０５の入力２にはタイ
マ２１５から所定間隔（例えば間隔を1.5μsとし、
最初のパルスは入出力制御部２８１からデータの
入力があつてから1.5μs後とする）で“１”が入
力される。従つて、アンドゲート３０５からも
1.5μsおきに“１”が出力されて２ビツトカウン
タ３１５のセツト端子「Ｓ」に入力される。

２ビツトカウンタ３１５では、“１”の入力の
たびにカウントアツプを行ない、その値を出力す
る。入出力インターフエース制御部２１１では、
２ビツトカウンタ３１５からの出力が“11（＝
３）”のときにギヤツプを検出したとして、ギヤ
ツプ検出信号２１７を転送バツフア制御部２２１
に出力する。

２ビツトカウンタ３１５から“11”が出力され
たときに、アンドゲート３１３の入力３に“１”
が入力される。このとき、アンドゲート３１３の
入力１には、アンドゲート３０１の出力“０”
（ギヤツプ検出時は“０”）をインバータ３１１で
否定した“１”が入力されている。また、インバ
ータ３０７には入出力制御部２８１からのデータ
の出力が終わつたことを知らせる終了ステータス
を受け取つた時に“１”が入力される。通常は
“０”が入力され、それをインバータ３０７で否
定した“１”がアンドゲート３１３の入力２に入
力される。

従つて、２ビツトカウンタ３１５の出力が
“11”になつたときに、アンドゲート３１３から
“１”が出力され、それによつてオアゲート３０
９から“１”が出力され、２ビツトカウンタ３１
５をリセツトする。

また、入出力制御部２８１から終了ステータス
を受け取つたときに、オアゲート３０９の入力１
に“１”が入力され、オアゲート３０９からは
“１”が出力され、２ビツトカウンタ３１５をリ
セツトする。

実施例のまとめ 第５図は、データ転送の動作タイミング図であ
る。図に示すように、入出力制御部２８１からバ
スレジスタ２５３へのデータ送出が終了して、
4.5μs後に転送レジスタ２４１に残つているデー
タの転送が行なわれる。

従つて、終了ステータス信号を待たずにデータ
転送を終わらせることができ、その後のCCWフ
エツチ時間を短縮して、デイスク装置のオーバー
ランを防ぐことができる。

発明の変形態様 なお、上述した本発明の実施例にあつては、デ
ータ転送が終了して10μs後に終了ステータスが送
られてくるものとしたが、データ転送終了から終
了ステータスが送られてくる時間は、チヤネル制
御語の内容（動作の種類）や入出力制御部２８１
の処理能力により異なる。

また、実施例では、入出力制御部２８１からの
データの入力間隔が4.5μs以上のときに、入出力
インターフエース制御部２１１からギヤツプ検出
信号２１７を出力するようにしたが、この時間に
ついてはタイマ２１５あるいは２ビツトカウンタ
３１５を変更して変えることができる。

更に、「．実施例と第１図との対応関係」に
おいて、第１図と本発明との対応関係を説明して
おいたが、これに限られることはなく、各種の変
形態様があることは当業者であれば容易に推考で
きるであろう。

〔発明の効果〕

上述したように、本発明によれば、ギヤツプ検
出手段によりデイスク装置からのデータの入力間
隔が所定時間以上であることを検出し、転送指示
手段はそのときの転送レジスタに格納されたデー
タの有無を調べて転送指示を出力するので、入出
力制御装置からの終了ステータス信号を持つこと
なくデータ転送が全て終了する。したがつてチヤ
ネル制御語のフエツチ時間を短縮して、入出力制
御装置のオーバーランを防ぐことが出来るので、
実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のチヤネル装置の原理ブロツク
図、第２図は本発明の一実施例によるチヤネル装
置を用いたコンピユータシステムの全体構成図、
第３図は実施例のギヤツプ検出回路図、第４図は
実施例のチヤネル装置の動作説明図、第５図は実
施例のチヤネル装置及び入出力制御装置の動作タ
イミング図、第６図はチヤネル装置を用いたコン
ピユータシステムの全体構成図、第７図は従来の
チヤネル装置及び入出力制御装置の動作タイミン
グ図である。 図において、１１１はギヤツプ検出手段、１１
５は検出信号、１２１は転送指示手段、１３１は
転送バツフア、１４１は転送レジスタ、１５１は
転送指示、２００はチヤネル装置、２１１は入出
力インターフエース制御部、２１３はギヤツプ検
出部、２１５はタイマ、２１７はギヤツプ検出信
号、２２１は転送バツフア制御部、２２３は状態
レジスタ、２２５は要求レジスタ、２３１は転送
バツフア、２４１は転送レジスタ、２５３はバス
レジスタ、２５５はシステムバス制御部、２５７
は入出力制御演算部、２５９は格納制御演算部、
２６１は中央演算装置、２６３は主記憶装置、２
６５はメモリ制御部、２８１は入出力制御部、２
８３はデイスク装置、３０１，３０５，３１３は
アンドゲート、３０３はＲ−Ｓフリツプフロツ
プ、３０７，３１１はインバータ、３０９はオア
ゲート、３１５は２ビツトカウンタである。

Claims (1)

1. 【特許請求の範囲】 １ 入出力制御装置１６１を介して入出力装置か
   らデータを読出して、一旦データを格納してから
   主記憶装置１７１へ転送するように制御するチヤ
   ネル装置において、 前記入出力制御装置１６１を介して入出力装置
   から読み出したデータを一時格納する転送バツフ
   ア１３１と、 該転送バツフア１３１に格納された前記データ
   が導入され、主記憶装置１７１へ転送するための
   転送単位ごとのデータを保持する転送レジスタ１
   ４１と、 該入出力制御装置１６１から前記転送バツフア
   １３１への前記データの入力間隔が所定時間以上
   であることを検出して、その検出信号１１５を出
   力するギヤツプ検出手段１１１と、 該ギヤツプ検出手段１１１からの検出信号１１
   ５と、前記転送レジスタ１４１にデータの有るこ
   とを調べた信号と、の両者が肯定であるとき転送
   指示１５１を出力する転送指示手段１２１と、を
   具備し、 該転送指示手段１２１から出力された転送指示
   １５１により、転送レジスタ１４１は保持してい
   たデータを主記憶装置１７１へ転送することを特
   徴とするチヤネル装置。