JPH01184569A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、パーソナルコンピュータによるデータ伝送
時の負荷を軽減するデータ伝送装置に関する。

（従来の技術） 従来、パーソナルコンピュータによるデータ伝送は、夏
１０バスを介して実行されるが、この場合の送信動作は
！１０ポートを介して８ビツト毎にＯＵＴ命令を実行し
、受信動作は８ビツト毎に割込みが発生し、その都度Ｉ
Ｎ命令を実行するようにしている。したがって、従来の
データ伝送装置を使用した伝送処理では、伝送要求が発
生するたびに、中央処理装置（ＣＰＵ）が伝送処理に占
有されるため、ＣＰＵの負荷増大の原因になるこのよう
に従来のデータ伝送装置による伝送処理によると、伝送
要求が発生するたびにホストＣＰＵが伝送処理に占有さ
れるようになるため、ＣＰＵの負荷増大につながる傾向
にあった。

そこで、この発明の目的とするところは、ホス）ＣＰＵ
でのデータ受渡し時間の短縮とその処理の簡単化を図り
、伝送処理による負荷の軽減を可能にしたデータ伝送装
置を提供するにある。

この発明はランダム側をホストＣＰＵ、シリアル側を伝
送サブＣＰＵでアクセスされるようなデュアルポートメ
モリを有していて、伝送サブｃ　ｐ　ｔｙ　ｒｉより信
号伝送処理を行なうとともに、受信があればデュアルポ
ートメモリに書込み、デュアルポートメモリの送信エリ
アにデータがあれば送信を行なうようになっている。

（作用） ホストＣＰＵであるパーソナルコンピュータの送信要求
発生により、デュアルポートメモリに送信データを書込
み、Ｉｌｏを介してサブＣＰＵであるマイクロプロセッ
サに割込みを発生する。

マイクロプロセッサは送信割込みルーチンにしたがって
デュアルポートメモリ上の送信データを取出し送信する
。一方、データが送られてきた場合は、マイクロプロセ
ッサに割込みを発生する。マイクロプロセッサは受信割
込みルーチンにしたがってデータを受信し、１つのテキ
ストの受信が終了するとＩｌｏを介して受信データをパ
ーソナルコンピュータに伝え、データをデュアルポート
メモリに移す。これによりパーソナルコンピュータは、
数少ないＩ１０処理と割込み処理を行ないデュアルポー
トメモリ上のデータ操作を行なうだけで実際の伝送処理
はマイクロプロセッサにより行なうことができる。

（実施例） 以下、この発明の一実施例を図面にしたがい説明する。

第１図は同実施例の回路構成を示すものである。

図において、１はコントロールバスで、このコントロー
ルバス１には、伝送用サブＣＰＵとなるマイクロプロセ
ッサ２、デュアルポートメモリ３、ｌ１０４、ＲＯＭお
よびＲＡＭ５、通信用ＬＳＩ６が接続される。そして、
デュアルポートメモリ３、ｌ１０４は、ホストＣＰＵと
なるパーソナルコンピュータ７に同パソコン７のコント
ロールバス８を介して接続される。

この場合、デュアルポートメモリ３は、ランダム側をパ
ーソナルコンピュータ７で、シリアル側をマイクロプロ
セッサ２でアクセスできるようになっていて、パーソナ
ルコンピュータ７と共有され、送受信データの受渡しに
用いられるものである。したがって、デュアルポートメ
モリ３はパーソナルコンピュータ７のメモリ空間の一部
とし、でも使用される。ｌ１０４はパーソナルコンピュ
ータ７とのコミュニケーション用として使用される。

ＲＯＭおよびＲＡＭ５はマイクロプロセッサ２のための
プログラムを格納している。通信用ＬＳＩ６はデータ伝
送を行なうためのものである。

次に、このように構成した実施例の動作を説明する。

まず、パーソナルコンピュータ７のプログラムに送信の
要求が発生すると、伝送処理ルーチンが呼出される。す
ると、この伝送処理ルーチンによりコミニケーション用
１１０４が読まれ、現在のステータスが送信可能であ−
れば、デュアルポートメモリ３の送信データエリアに送
信データが移され、コミニケーション用１１０４に対し
て送信要求が出される。この送信要求は、マイクロプロ
セッサ２が要求受付のｌ１０４を確認するまで続けられ
る。

その後、マイクロプロセッサ２により要求受付のＩｌｏ
が出力されるとともに、デュアルポートメモリ３のデー
タが取出される。この時点で、パーソナルコンピュータ
７は送信要求をリセットし、伝送処理ルーチンより抜け
て要求発生のプログラムまたはスケジューラに制御を移
す。

この状態で、マイクロプロセッサ２により伝送プロコン
にしたがったデータ送信が通信用ＬＳＩ６を介しで実行
される。そして、全てのデータ送信が終了すると、要求
受付がリセットされ、次の要求受付の準備が行なわれる
。

次に、受信要求が通信用ＬＳＩ６を介してマイクロプロ
セッサ２に割込みとして与えられた場合には、ＲＯＭ５
に記憶された受信割込みルーチンへと制御が移行される
。つまり、この受信割込みルーチンによりデータが受信
され、１テキスト受信が完了した時点で１１０４がチエ
ツクされる。

そして、このチエツクによりパーソナルコンピュータ７
側が受付可能であれば、データがデュアルポートメモリ
３の受信データ受渡しエリアに移されるとともに、受信
発生がｌ１０４に出力される。

この状態は、パーソナルコンピュータ７での受信受付が
セットされるまで保持され、セットされ次第、リセット
される。これによりパーソナルコンピュータ７はｌ１０
４の受信発生を割込みとして扱い、受信割込みルーチン
でこれを処理するようになる。

したがって、このようにすれば１キヤラクタ毎の送受信
動作は、伝送用サブＣＰＵのマイクロプロセッサが行な
い、ホストＣＰＵのパーソナルコンピュータは数の少な
いＩ　１０．割込み処理と１テキスト毎のデータ移動を
行なうだけでよいので、パーソナルコンピュータとのデ
ータ受渡し時間を短縮できるとともに、その処理を簡単
にでき、伝送処理によるＣＰＵの負荷を大幅に軽減する
ことができる。

なお、この発明は上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。

［発明の効果］ この発明によればランダム側をホストＣＰＵ。

シリアル側を伝送サブＣＰＵとするデュアルポートメモ
リを有していて、伝送サブＣＰＵにより信号伝送処理を
行なうとともに、受信があればデュアルポートメモリに
書込み、デュアルポートメモリの送信エリアにデータが
あれば送信を行なうようになっている。これによりパー
ソナルコンピュータでのデータ受渡し時間の短縮とその
処理の簡単化を図ることができ、伝送処理による負荷を
軽減することができる。

【図面の簡単な説明】

第１図はの発明の一実施例を示す回路構成図である。 １・・・コントロールバス、２・・・マイクロプロセッ
サ、３・・・デュアルポートメモリ、４・・・Ｉｌｏ、
５・・・ＲＯＭおよびＲＡＭ、６・・・通信用ＬＳＩ。 ７・・・パーソナルコンピュータ。 出願人代理人　　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. ランダム側をホストＣＰＵ、シリアル側を伝送サブＣＰ
   Ｕによりアクセスされるようなデュアルポートメモリを
   有し、伝送サブＣＰＵにより信号伝送処理を行なうとと
   もに、受信があればデュアルポートメモリに書込み、デ
   ュアルポートメモリの送信エリアにデータがあれば送信
   を行なうようにしたことを特徴とするデータ伝送装置。