JPS60235263A - 割り込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はデータ通信システムにおいて、情報処理装置と
通信回線との間に位置して、通信回線を経由して行なわ
れる端末機とのデータ転送を統括する通信制（１４１装
置の制御に関するもので、通信回線１１１ｔｌからの割
り込みの処理に係るものである。

（２）従来技術と問題点 第１図はデータ通信システムの構成図であって、１は情
報処理装置Ｗ１２は通信制御装置、３は交換機、４ｔｉ
変復１凋；（瞳、５はＮＣＵ、６はデータ宅内装置を表
わ（〜でいる。

第１図において、通信制御装置２ね、情報処理装ｗ、１
からのデータ（並列ウータ）を直列データに変換して回
線側に送出したり、回線を経由して送られてくる各デー
タ宅内装置からの直列データ會蓄積して並列データに変
換して情報処理装置に転送する等の処理を行なっている
。

第２図は通信制御装置のブロック図であって、７は基本
部、８はラインアダプタ（１’、Ａ　）、９はプロセッ
サ、１０は制御メモリ、１１はデータメモリ、１２．１
２′はレジスタ、１３．１３′ハシフトレジスタ、１４
は送信回線、１５は受信回線、１６は情報処理装置との
インタフェースを表わしている。

第２図において、送信データはレジスタ１２に格納され
た後シフトレジスタ１３に移さ枳１ビットづつ回線に送
出される。受信データは直列データとして回線を経由し
て送られてくるのでそれらが１ビツトづつシフトレジス
タ１３′に格納され、１バイトに達するとレジスタ１２
′に移されて並列データとして基本部７によって情報処
理装置に転送される。これらの処理に際して、送信デー
タがレジスタ１２からシフトレジスタ１３に移されたと
き、および、受信データがシフトレジスタ１３′からレ
ジスタ１２′に移されたとき、次の送信データのレジス
タ１２への格納やレジスタ１２′に格納された受信デー
タの引取シを依頼するため、プロセッサ９に割シ込む。

回線からのデータの引き取シ等は、それを待たせること
は出来ないので、前記割υ込みの処理の優先度は丸い処
理レベル（割込み１ノベル）が与えられる。

第３図は受信データの処理に係る割り込みの制御を説明
する図で、Ｓ’ｌ”Ｘ、　ＥＴＸは制御符号、Ａ−Ｃ，
Ａ’、Ｂ′はそれぞれデータを示している。ｉＲＱレベ
ル、ＣＰＵレベルなどの表示は割υ込みレベルを表わｌ
−ている。

例えば第３図に示すように８回線から制御符号ＳＴＸが
１ビ、トづつ送られて来て第２図のシフトレジスタ１３
′に蓄積され該シフ）・レジスタからレジスタ１２′に
移されたときＩＲＱレベルの割り込みを発生してこれの
処理が行なわれる。その後、ＣＰＵレベルの処理に復帰
１／、１）回線からの制御符号ＳＴＸを受信し終ると再
びｉ　ＲＱ　１／ベルの割り込みを発生して処理を行々
う。このように、受信データがシフトレジスタに蓄積さ
れて１ノ（イトのデータが生成されるたびにｉＲＱレベ
／ｌ−の割シ込みが発生して、これに係る処理が行なわ
れる。送信データの処理に関しても同様である。

これらの割り込みの処理には通常１ＲＱレベルの割り込
みが発生してからＩＲＱ割り込み処理部に制御が渡され
るまでに１２マシンサイクル程度が必要であり、また、
ＩＲＱ割シ込み処理部からＣＰＵレベルにり帰するのに
１０マシンサイクル程度の時間を必要とする。

この様な従来の方式による制御では、回線とのデータの
送受信に係る処理を必要とする都度ＩＲＱ割り込みを発
生しているので核ＩＲＱ割り込みの処理に要する時間が
大となシ通信制御装置のプロセッサの処理能力を圧迫す
るから、高速回線の収容可能数が少ないと言う欠応があ
り、オたｉＲＱ割り込みの処理ＪｅＪ外の処理の応答速
度が遅いと言う欠点があった。

（３）発明の［１的 本発明は上記従来の欠点に鑑み、ｉＲＱ割シ込みを効率
的に処理することが可能で、通信制御装置のプロセッサ
の負担を軽くすることの出来る制御方式を提供するとと
を１−１的としている。

（４）発明の構成 そして、この目的は本発明によれば、特許請求の範囲に
記載のとおり、通信回線を経由して接続された複数のデ
ータ宅内装置との間のデータの転送を制御する通信制御
装置ｄにおいて、対応する回線ごとに設けられたバッフ
ァレジスタへの送信データの格納あるいｔよバッファレ
ジスタに格納された受信データの引き取シを含む優先度
の最も高い割部込みに係る処理に際１〜、当該処理の終
了後、自らに該割り込み以前の処理に復帰することなく
、同じ優先度の他の割部込みで保留さねでいるものが有
るか否かを訓べて、保留されでいる割シ込みがあれば、
それ以前の割り込み状捜のまま、該保留され′〔いる割
り込みに係る処：Ｑｌを実行することを特徴とする割り
込み制御方式によシ達成される。

（５）発明の実施例 第４図は本発明の１実施例の制御を示す流れ図であって
、ｉＲＱレベルの割り込みが発生したときの制御を表わ
している。以下第４図に基づいて説明する。

ｉＲＱレベルの割り込みが発生したとき通信制御装置の
プロセッサは実行中の命令があればその終了を待ち、そ
れが終了したときにマスクを調べる。若しマスクがＯＮ
であれば、現在実行中のプログラムを継続して実行する
（マスクがＯＮであるプログラムはｉＲＱレベルのプロ
グラムである）。マスクがＯＦＦであるときには、現在
逸走行中であったプログラムのために使用していたプロ
グラムカウンタと内部レジスタの内容をメモリの特定の
領域に退避する。そして、他のプログラムに割り込まれ
ないためにマスクをＯＮにした後、プログラムカウンタ
の内容をジャンプ命令によって入れ替えてｉＲＱレベル
の割り込み処理に入る。該割り込みが回線側からの割り
込みである場合は、該割り込みを発生（７た１回線の種
類に応じた回線処理部に１辰り分はで処理する（回線に
接続されているデータ宅内装置等のデータ伝送速度や伝
送制御手順等の別に回線処理部が設けらｈ５ている）。

前記割り込みがタイマ割り込みである場合は、タイマの
処理を行なう。また該割り込みが回線、タイマのいずれ
でもない場合ｔ」、通常の処理（ＣＰＴＪレベル）に復
帰−ノーる。前＆！　ｆｉ：ｊｌ線処理部またはタイマ
処理部での処理が終了したとへ１□１通常の処理に復帰
することなく次のＩ　Ｉｔ　Ｑ　Ｌ／ベベル割り込みの
発生の有無を調べて、該割り込ミが保留（マスクにより
−［）されていれば直ちにその処理に入る。

この様な制御によって、割ｐ込みの処理に伴うレジスタ
の退避々どの煩雑な処理の重複を防ぐことにより処理速
度の向上を図ることが出来る。

（６）発明の効果 以上詳細に説明したように、本発明の方式によれば、ｉ
ＲＱ割シ込みの発生が輻輳した場合であっても、これを
迅速に処理するととが出来るから、通信制御装置の処理
能力が高遣るので回線の収容可能数を増すことが可能で
あり、効果は大である。

【図面の簡単な説明】

第１図はデータ通信システムの構成図、第２図は通信制
御装置のブロック図、第３図は受信データの処理に係る
割シ込みの制御を説明する図、第４図は本発明の１実施
例の制御を示す流れ図である１、

Claims (1)

【特許請求の範囲】
1. 通信回線を経由して接続された複数のデータ宅内装置と
   の間のデータの転送を制御する通信制御装置において、
   対応する回線ごとに設けられたバッファレジスタへの送
   信データの格納あるいはバッファレジスタに格納された
   受信データの引き取シを含む慶先度の最も高い割シ込み
   に係る処理に際し、当該処理の終了後、直ちに該割シ込
   み以前の処理に復帰することなく、同じ優先度の他の割
   シ込みで保留されているものが有るか否かを調べて、保
   留されている割シ込みがあれば、それ以前の割シ込み状
   態のまま、該保留されている割シ込みに係る処理を実行
   することを特徴とする割シ込み制御方式。