JPH02170253A - データ処理装置の入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブロックマルチプレクサチャネルの下に接続
され複数デバイスを制御する入出力制御部を有するデー
タ処理装置に係り、特に複数デバイスを効率良く制御す
る入出力制御方式に関する。

〔従来の技術〕

従来から、チャネルには、複数のデバイスをバイト毎に
インターリーブしながら制御することのできるバイトマ
ルチプレクサチャネルと１回の結合で複数バイト（ブロ
ック）ごとにインターリーブするブロックマルチプレク
サチャネル等がある。

ブロックマルチプレクサチャネル（以下ＢＬＭＰＸと称
す）の特徴としてはチャネルの使用効率向上ということ
があげられる。

ＢＬＭＰＸにおいては、チェインコマンドが連続して指
定された場合で、デバイスとチャネル間でのデータ転送
が終了したことを意味するチャネルエンドとデバイスに
おいて入出力動作が完了したことを意味するデバイスエ
ンドがいっしょに報告された場合、ＢＬＭＰＸは、チャ
ネルをフリーにせず、連続して同じデバイスのコマンド
を実行。

する。このような状態が長時間続いた場合、１つのデバ
イスがチャネルを占有し、他のデバイスのデータ転送が
待たされるという問題が発生する。

この様な場合、同一デバイスにおける連続入出力処理回
数をカウントする手段を設け、ある所定回数に達すると
、−旦チャネルを開放し、他デバイスのデータ転送を行
うようにしていた。

この種のＨ？ｔとして関連するものには、例えば特開昭
６２−１５４１５９号公報等がある。

〔発明が解決しようとする課題〕

上記従来技術は、同一デバイスにおける入出力処Ｊ！１
回数が所定回数になるまでチャネルを開放しないため、
１回のデータ転送バイトカウント数が非常に大きい場合
、１つのデバイスがチャネルを占有する時間が長くなる
という点について、配慮がされておらず、たとえばチャ
ネルの下に接続される入出力制御部が、一定時間内に複
数回線を制御しなければならない回線制御部であった場
合、１つの回線がチャネルを長時間占有してしまうと、
他回線のサービスが行われず、オーバラン、アンダラン
等の障害を引き起こすという問題がある。

本発明の目的は、１つのデバイスが連続してチャネルを
占有する時間をある一定時間以上を超えないようなマル
チプレクサを実現することにより、一定時間内にデータ
転送サービスが要求される複数デバイスを効率的に制御
することにある。

〔課題を解決するための手段〕

上記目的は、入出力制御部に同一デバイスのチャネル占
有時間を監視する手段を設け、チェインコマンド実行中
に同一デバイスのチャネル占有時間が所定Ｕ、ν間以上
経過した場合、チャネルを開放することにより達成され
る。

〔作用〕

入出力制御部は、あるデバイスのデバイスエンドを報告
したときに、動作中のデバイスに対し、コマンドチエイ
ンが指示されると、次の起動シーケンスにおいて、上記
同一デバイスのチャネル占有時間を監視する手段を起動
する。入出力制御部は、コマンドチエインが連続する場
合、毎回上記同一デバイスのチャネル占有時間を監視す
る手段をチエツクし、所定時間以上経過していた場合、
次の起動シーケンスにおいて、デバイスがコマンドを受
けつけらＩする状態であっても、リトライステータス（
デバイスがコマンド再試行の準備がまだできていないこ
とを意味する）を報告する。このり１ヘライステータス
を受は取ったブロックマルチプレクサチャネルは、チャ
ネルをフリーにして、他のデバイスのコマンドを実行す
る。中断したデバイスのデータ転送は一定［＋、？間後
に、デバイスエンドを報告することにより再試行される
。

これにより、１回のデータ転送バイトカウントが大きな
データ転送を連続して指示しても、１つのデバイスの連
続的なチャネル占有時間は、自動的に制限されるため、
その他のデバイスのデータ転送が長時間待たされること
がなくなり、一定時間内にデータ転送処理を行わなけれ
ば、オーバーラン、アンダーランの障害を起こすような
複数のデバイスを効率良く制御できる。

〔実施例〕

以下１本発明の一実施例について説明する。第２図は、
本発明の一実施例に係る通信制御装置のブロックもが成
図である。同図において、ｌはプロセッサ、２は、メイ
ンメモリ、３０．３１は、ブロックマルチプレクサチャ
ネル（ＢＬＭＰＸ）、４は、回線制御部、４１〜４ｎは
、通信回線、５は、チャネルアダプタ、５αはホストコ
ンピュータに接続されるＩＯインタフェースケーブル、
６は、データバス、７は制御バスである。

メインメモリ２上には、制御プログラムが格納されてお
り、プロセッサ１は、データバス６を介して制御プログ
ラムを読み出し実行する。プロセッサ１は、回線制御部
４に対して、送受信動作を指示する場合、メインメモリ
２に、ＣＣＷ　（チャネル制御語）、ＣＡＷ　（チャネ
ルアドレス語）等を書き込んだ後、ＢＬＭＰＸ３０に対
し１人出力起動を指示するスタートｉｏ命令を発行する
。ここでは、１回線が１つのサブチャネルに対応してい
る。入出力起動を指示されたＩ３ＬＭＰＸ３０は、メイ
ンメモリ２上のＣＣＷ、回線番号等を読み出し、解読し
て回線制御部４を起動する。回線制御部４は、指示され
たコマンドが送信であった場合、ＢＬＭＰＸ３０を介し
てメインメモリ２の送信データを読み出し、指示された
回線に送出する。また、指示されたコマンドが受信であ
った場合、対応する回線からデータを受信し、Ｂ　Ｌ　
Ｍ　Ｐ　Ｘ　３０を介して、メインメモリ２に転送する
。ＢＬＭＰＸ３０は、１回のコマンドで指示されたデー
タ転送が終了すると、制御バス７を介して、プロセッサ
１に割込む。

プロセッサ１は、この割込みを契機として１次のデータ
の送受信動作を指示する。プロセッサ１は、ホストコン
ピュータとの間のデータ転送を行いたい場合、同様にチ
ャネルアダプタ５を制御しているＢＬＭＰＸ３１に対し
スタートＬｏ命令を発行する。スタートＬｏ命令を受け
たＢＬＭＰＸ３１はホストコンピュータとのチャネルイ
ンターフェースを制御するチャネルアダプタ５を起動す
る。

Ｉ３ＬＭＰＸ３１により起動されたチャネルアダプタ５
は、ＩＯインタフェースケーブル５代を介し、ホストコ
ンピュータとメインメモリ２との間のデータ転送を制御
する。ＢＬＭＰＸ３１は、１回のコマンドで指示された
データ転送が終了すると、制御バス７を介して、プロセ
ッサ１に割込む。

プロセッサ１は、この割込みを契機に次のデータ転送を
指示する。

第２図に示す装置におけるデータの流れは次の通りであ
る。回線４１〜４ｎから回線制御部４に受信されたデー
タは、ＢＬＭＰＸ３０を介してメインメモリ２に一旦格
納される。メインメモリ２上のデータは、チャネルアダ
プタ５によりＢＬＭＰＸ３１を介して読み出され、１０
インタフェースケーブル５代を介して、ホス１へコンピ
ュータに転送される。

逆にＩＯインタフェースケーブル５代を介してホストコ
ンピュータからチャネルアダプタ５に転送されたデータ
は、ＢＬＭＰＸ３１を介してメインメモリ２に一旦格納
される。メインメモリ２上のデータは、回線制御部４に
よりＢＬＭＰＸ３０、を介して読み出され、回線４α〜
４ｎに送信される。

第１図は、第２図に示した回線制御部４の内部構成であ
る。第１図において、１１はマイクロプロセッサ、１２
は回線制御部４のコントロールウェアを格納するコン１
−ロールメモリ、１３は連続チャネル占有時間を監視す
るタイマ、１４は第２図におけるＢＬＭＰＸ３０との間
のインタフェースを制御するチャネルインタフェース制
御部、１５は送受信データを格納するバッファメモリ、
１６は回線走査部、７１〜７　ｎは回線対応部、４１〜
４ｎは通信回線、９は内部バス、１０は第２図における
１３　Ｌ　Ｍ　Ｐ　Ｘ　３０と回８　Ｉ１１御部４を接
続するデータバスである。回線対応部７１〜７　ｒｌは
、回線インタフェースのレベル変換、受イａデータのキ
ャラクタへの組立ておよび送信データのキャラクタ分解
等を行う。回線走査部１６は、マイクロプロセッサ１１
からの指示により、回線対応部７１〜７ｎを順次スキャ
ンし、受信データをバッファメモリ１５に格納したり、
送信データをバフｎへ受渡ししたりする。またチャネル
インタフェース制御部１４は、第２図におけるＢＬＭＩ
’Ｘ３０（以下上位と称す）からの起動シーケンスを検
出してマイクロプロセッサ１１に報告したり、マイクロ
プロセッサ１１からの指示を受けて、データバス１ｏを
介して上位からの送信データをバッファメモリ１５に格
納したり、バッファメモリ１５上の受（ｆｉデデーを上
位に転送したり、またはステータスを上位に転送したり
する。チャネルインタフェース制御部１４にある１４ｏ
、は上位からの制御パターンを取り込むコントロールレ
ジスタ、１４ｂは上位からのコマンドパターンを取込む
コマンドレジスタ、１４ｃはコマンドの対象となる回線
番号を取込む回線番号レジスタである。以下、これら３
つのレジスタをインタノエースレジスタと称す。

１例として、１つの回線にコマンドが連続した場合の回
線制御部４の動作について、第３図および第４図のフロ
ーチャー１〜を用いて説明する。まず上位から最初の起
動がかかったとする。上位が回線制御部４を起動するに
は、チャネルインタフェース制御部１４のインタフェー
スレジスタ１４α、１４ｂ、１４ｃに起動を意味する制
御パターン、コマンド及び回線番号をそれぞれ書き込む
。チャネルインタフェース制御部１４は、コン１〜ロー
ルレジスタ１４αの書き込みを契機にマイクロプロセッ
サ１１に割込む。割込ま九たマイクロプロセッサ１１は
、起動割込みを検出すると、第３図に示すフローチャー
トに従った動作をする。

まず、インタフェースレジスタ１４α、１４ｂ。

１４ｃを読み込み、コマンド解析を行ったのち、コマン
ドが受付けられる状態であるかチエツクする（Ｓｌ−Ｓ
３）。もし、コマンドが受けつけられない状態（たとえ
ば送信バッファビジー、受信データなし等）であった場
合、リトライステータスを生成し、チャネルインタフェ
ース制御部１４を介してステータスを上位に報告する。

逆にコマンドが受けつけられる状態であった場合連続チ
ャネル占有時間を監視するタイマ１３（以下これを同一
回線の連続入出力時間の制限値は、回線制御部が制御し
ている回線数とそれらの回線速度から決定されている。

ここでは、最初の起動であるからタイマチエツクはＯＫ
となりＳ５へ分枝する。マイクロプロセッサ１１はＳ５
において今回の起動がチェインコマンド指示のあるもの
かチエツクする。もし、チェインコマンド指示のあるも
のであればイニシャルステータス（コマンド受付応答を
意味する）を生成し、チャネルインタフェース制御部１
４を介して上位にステータスを報告する（Ｓ６．Ｓ７）
。

逆に今回の起動がチェインコマンドでなかった場合、タ
イマ１３を起動してからイニシャルステータスを生成し
、チャネルインタフェース制御部１４を介して上位にス
テータスを報告する（Ｓ１０、Ｓ６．Ｓ７）。ここでは
、最初の起動であるからタイマ１３は起動さ九る。マイ
クロプロセッサ１１は、ステータス報告が完了するとチ
ャネルインタフェース制御部１４に対し、データ転送起
動指示を行いアイドル状態となり、割込み待ちとなる（
Ｓ８）。データ転送開始指示を受けたチャネルインタフ
ェース制御部１４は、所定のデータ転送を行い、このデ
ータ伝送が終了するとマイクロプロセッサ１１に対して
割込む。割込まれたマイクロプロセッサ１１は、チャネ
ルインタフェース制御部１４からのデータ転送終了割込
みを検出すると第４図のフローに従った動作をする。ま
ず、ファイナルステータスを生成し、チャネルインタフ
ェース制御部１４を介して上位にステータスを報告する
。ここではチャネルエンドとデバイスエンドが同時に報
告されるものとする。上位は、ファイナルステータスの
受は取り応答といっしょに次にチェインコマンドが指示
されているかどうかを意味するパターンをコントロール
レジスタ１４αに書き込む。マイクロプロセッサ１１は
、ステータス転送が完了すると、コン１〜ロールレジス
タ１４αを読み込み次にチェインコマンドが指示されて
いるかどうかをチエツクする（Ｓ２３）。

もしチェインコマンド指示があった場合何もせずかった
場合、タイマ１３をス１〜ツブしたのち、アイドル状態
となる。ここでは、次のコマンドチエインが指示されて
いるものとしているから、タイマ１３はストップされず
にマイクロプロセッサ１はアイドル状態となる。次に上
位から２回目の起動がかかったとする。１回目の起動と
同様に、マイクロプロセッサ１１は、ＳＬ、Ｓ２．Ｓ３
゜Ｓ４．のステップを経てＳ５に至る。Ｓ５においては
、今回のコマンドはチェインコマンド指示のあるもので
あるからタイマ１３は起動せずにＳ６゜Ｓ７．Ｓ８のス
テップを実行する。ステップＳ８でデータ転送開始指示
を受けたチャネルインタフス制御部１４は、前回同様所
定の入出力動作を行った後、マイクロプロセッサ１１に
対して、データ転送終了割込みを行う。割込まれたマイ
クロプロセッサ１１は、チャネルインタフェース制御部
１４からのデータ転送終了割込みを検出すると前回同様
に第４図におけるステップＳ２０゜Ｓ２１．Ｓ２２．Ｓ
２３を順次実行し、上位にファイナルステータスを報告
する。

以下、上位から回線制御部４に対する３回口の起動、４
回口の起動・・・・・・と続いた場合、回線制御部４は
、２回口の起動と同様の処理を行う。

ここである回数の起動でタイマ１３の値が前記制限値を
超えたとする。マイクロプロセッサ１１は、第３図のス
テップＳ４においてタイムオーバーを検出すると、タイ
マ１３をリセットしてリトライステータスを生成し、チ
ャネルインタフェース制御部１４を介して上位にステー
タス報告する。

リトライステータスを受は取った上位（ＢＬＭＰＸ）は
、チャネルを開放する。チャネルが開放されると他回線
のサービスが可能となる。ここで−旦中断した回線のコ
マンドは、一定時間後に上位にデバイスエンドステータ
スを報告することにより再１３Ｈされる。

以上述べたように、本実施例によれば、１つの回線がチ
ャネルを長時間占有することがなくなり、複数の回線を
効率良く制御できる。また本装置を動作させる制御プロ
グラムのプログラミングにおいて、チェインコマンドの
チエイン数制限をなくすることができる。

〔発明の効果〕

本発明によれば、１回のデータ転送バイｊ・カラン１〜
が非常に大きなデータ転送をチェインコマンドで連続し
て指示しても、１つのデバイスの連続的なチャネル占有
時間が自動的に制限されるため、その他のデータ転送が
長時間待たされることがなくなり、一定時間内にデータ
転送処理を行わなければオーバーランやアンダーランの
障害を引き起こすような複数のデバイスを効率良く判断
できる。

その他プログラミング時におけるチェインコマンドのチ
エイン数制限をなくすことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す構成図、第２図は、
本発明の一実施例に係る通信制御′！Ａ置の図、第３図
は１回線制御部マイクロプロセッサの起動割込み後の動
作を示すフローチャー１・、第４図は、同じくデータ転
送終了割込み後の動作を示すフローチャートである。 ４・・・回線制御部。 １・・・マイクロプロセッサ、 ３・・・タイマ。 ４・・・チャネルインタフェース制御部、４α・・コン
Ｉ−ロールレジスタ、 ４、　ｂ・・・コマンドレジスタ、 ４ｃ　・回線番号レジスタ、 ５・・・バッファメモリ。 ６　回線走査部。 第７０ 晃２凶 寿５ｖ１

Claims (1)

【特許請求の範囲】
1. １、ブロックマルチプレクサチャネルと該ブロックマル
   チプレクサチャネルの下に接続され、複数デバイスを制
   御する入出力制御部を有するデータ処理装置において、
   該入出力制御部に同一デバイスのチャネル占有時間を監
   視する手段を設け、チェインコマンド実行中に同一デバ
   イスのチャネル占有時間が所定時間以上経過した場合、
   次のデータ転送起動シーケンスでデバイスがコマンドを
   受けつけられる状態であっても、リトライスステータス
   （デバイスがコマンド再試行の準備がまだできていない
   ことを意味する）を報告することにより、チャネルを一
   旦開放するように構成されていることを特徴とするデー
   タ処理装置の入出力制御方式。