JPH0142415B2

JPH0142415B2 -

Info

Publication number: JPH0142415B2
Application number: JP58048066A
Authority: JP
Inventors: Kasuteru Rene; Karuigunatsuku Jannruisu; Doratsupaa Uirubaan
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-03-24
Filing date: 1983-03-24
Publication date: 1989-09-12
Also published as: EP0089440B1; EP0089440A1; DE3272517D1; JPS58207144A; CA1196729A; US4593352A

Description

【発明の詳細な説明】

〔本発明の技術分野〕本発明は、通信制御装置において中央制御装置
と通信回線アダプタとの間で情報を交換する方式
に関する。概して、通信制御装置は、ネツトワーク制御プ
ログラムを記憶した記憶機構、及び入出力母線へ
接続された入出力インターフエイスに関連づけら
れた中央制御装置を含む。通信制御装置によつて
制御される端末装置は回線アダプタへ接続され、
回線アダプタは入出力母線へ接続される。更に、
１つまたはそれ以上の中央演算処理装置が入出力
母線へ接続され、通信制御装置は、端末装置と中
央演算処理装置との間のデータ交換を保証しかつ
それを管理する仕事を有する。〔本発明の要約〕本発明の目的は、入出力動作の種類の数を減少
させるようにそれら種類を選択することができ
る、中央制御装置と通信回線との間の情報交換方
式を提供することである。本発明は、記憶機構に関連づけられた中央制御
装置を含み、記憶機構の１部にはネツトワーク制
御プログラムが記憶されている通信制御装置で使
用される情報交換方式に関する。中央制御装置
は、入出力インターフエイスを介して入出力母線
へ接続される。入出力母線は、一方でマイクロプ
ロセツサ及び記憶機構を含む通信回線アダプタへ
接続されるとともに、他方で、少なくとも１つの
中央演算処理装置へ接続される。中央制御装置は
サイクル・スチール転送動作及び入出力動作によ
つて、アダプタと通信する。本発明の方式は次のようなステツプを利用す
る。(1)第１の出力動作によつて、制御装置記憶機
構の所与のアドレスに回線ベクトル・テーブルを
設定するステツプ。このテーブルは各通信回線ご
とに第１及び第２のアドレス位置を有する。それ
ぞれのアドレス位置は、各通信回線の送信及び受
信インターフエイスに関する制御情報（パラメー
タ／状況）を記憶した記憶域のアドレスを記憶す
る。(2)第２の「回線初期化スタート」出力動作に
よつて、選択されるべき回線アダプタのアドレ
ス、及び出力動作の種類を指定する第１のコード
を送るステツプ。(3)そのアドレスを認識した回線
アダプタによつて肯定応答信号を発生させ、かつ
回線アダプタの中に第１のコードを記憶するステ
ツプ。(4)中央制御装置によつて、選択された回線
のインターフエイスのアドレス、及び選択された
インターフエイスへ向けられる指令を示す第２の
コードを送るステツプ。(5)アダプタのマイクロプ
ロセツサによつて、選択された回線のインターフ
エイスに対応するテーブル内のアドレスを、上記
第１及び第２のコードの関数として計算し、サイ
クル・スチール動作によつて、これらのアドレス
に含まれた情報を、上記回線のインターフエイス
へ割当てられたマイクロプロセツサ記憶機構ロケ
ーシヨンの関連した制御ブロツクへ転送するステ
ツプ。(6)制御装置と回線アダプタとの間で、選択
されたインターフエイスへ割当てられたパラメー
タ域の情報を、対応するデータとともにサイク
ル・スチール・モードで交換するステツプ。更に、本発明の方式は、通常の交換モードで次
のようなステツプを利用する。(1)第３の「回線ス
タート」出力動作によつて、選択されるべき回線
アダプタのアドレス、及び出力動作の種類を表わ
す第１のコードを、中央制御装置から送出するス
テツプ。(2)そのアドレスを認識した回線アダプタ
から肯定応答信号を発生するステツプ。(3)インタ
ーフエイスへ割当てられたパラメータ／状況域の
アドレス、及びインターフエイスに対する指令を
含む制御ブロツクを決定するため、選択された回
線アダプタによつて使用される回線インターフエ
イスのアドレスを表わす第２のコードを送出する
ステツプ。(4)上記のようにして決定された中央制
御装置記憶機構の制御ブロツクに含まれるアドレ
スに置かれたパラメータ域から、マイクロプロセ
ツサ記憶機構のインターフエイスへ割当てられた
パラメータ域へ、情報をサイクル・スチール・モ
ードで転送するステツプ。本発明の実施例において、各アダプタは、中央
制御装置によつて入出力母線へ送られたアドレス
を表わすコードを認識する回路を備えている。上
記のコードは、１つまたは２つのアダプタを含む
ボード（board）の位置を示す第１のフイールド
と（上記ボードは2k個のインターフエイスへ接
続される。）、ボードの種類を示す第２のフイール
ドを有する。〔実施例の説明〕第１図は本発明が利用されてよい通信制御装置
のブロツク図である。通信制御装置は、通信回線
へ接続された端末装置と、少なくとも１個の中央
演算処理装置（CPU）１との間で、データの交
換を制御する。CPU１はIBMシステム／370コン
ピユータであつてよい。端末装置からCPU１へ情報を転送する場合、
通信制御装置は通信回線を走査し、これら回線上
のデータを多重化し、結果のデータ・ストリーム
を、高速チヤネルを介して中央演算処理装置へ転
送する。中央演算処理装置は端末装置へ情報を転送する
場合、通信制御装置は、中央演算処理装置から高
速チヤネルを介して、転送されるべく多重化され
たデータを受取り、データの多重化を解き、結果
のデータをアドレス指定によつて選択された端末
装置へ転送する。第１図に示されるように、通信制御装置は、例
えばIBM3705通信制御装置のような中央制御装
置（CCU）２を含む。中央制御装置２は、異つ
た割込レベルを有するネツトワーク制御プログラ
ムの制御の下で動作するプロセツサである。割込
事象が生じると、プログラムの所与のレベルへ割
込みが生じ、事象処理コードが処理される。中央
制御装置２は、主記憶機構３及び入出力制御
（IOC）インターフエイス４を有する。入出力（IO）母線５は、インターフエイス４
に接続される。CPU１は、チヤネル・アダプタ
（CA）６によつて母線５へ接続される。第１図において、通信回線は多数の回線ボード
LAB−０，LAB−３，LAB−７に接続される。
最大64個の送信または受信インターフエイスが各
ボードに取付けられるので、送信及び受信インタ
ーフエイスを有する全２重通信回線は32本とな
る。各回線ボードは、回線アダプタを含む。各回線
アダプタは、走査プロセツサ（SP）及び回線走
査装置（Ｓ）を有する。走査プロセツサは、中央
制御装置２のある種の機能（主として、回線上の
データ処理に関する機能）を軽減するマイプロセ
ツサである。回線走査装置は、受信されまたは送
信されるべきデータを記憶する記憶機構を含む。
ネツトワークの構成において、回線ボードは１つ
または２つの回線アダプタを含むことができる。第１図には、３つの回線ボードLAB−０，
LAB−３，LAB−７が示される。ボードLAB−
３は、２つの走査プロセツサSP１−３及びSP２
−３を含むものと仮定する。他のボードのSP及
びＳは、それぞれSP−０，Ｓ−０及びSP−７，
Ｓ−７と示される。ボードは入出力母線５へ接続される。第２図は中央制御装置２のデータ・フローを示
す。装置２は、IBM3705通信制御装置の51個の
命令、及び後に説明する２種の追加命令より成る
命令セツトを実行する回路及びデータ通路を含
む。更に、これらの回路及びデータ通路は、記憶
機構のアドレス指定、論理及び算術データの処
理、中央制御装置２へ接続された回線アダプタの
制御などを実行する。中央制御装置２は局所記憶機構（LS）２０を
含む。LS２０の所与のアドレス位置には、命令
を実行しかつデータを処理するため制御プログラ
ムによつて使用される40個の汎用レジスタが限定
される。これらのレジスタは、それぞれ８個のレ
ジスタを含む５つの群に分けられる。それぞれの
群は、５つのプログラム・レベルの１つへ割当て
られる。従つて、所与のレベルで走つているプロ
グラムは、レジスタの内容を保存する必要なし
に、他のレベルへの割込みを受けることができ
る。更に、中央制御装置２は、制御プログラムとハ
ードウエアとの間の通信に必要な情報を記憶する
ための外部レジスタを含む。これらの外部レジス
タは、ハードウエア及び／またはプログラムに関
する情報を含む。入力命令を使用することによつ
て、制御プログラムは外部レジスタの内容を汎用
レジスタにロードすることができる。制御プログ
ラムは、汎用レジスタの中でデータを処理する。
出力命令は、命令によつて決定された汎用レジス
タの内容を外部レジスタにロードするため使用さ
れる。外部レジスタには次のようなものがある。 (1) 遅延アドレス・レジスタ（LAR）２１。こ
のレジスタは、現在実行されている命令の前に
実行された最後の命令のアドレスを含む。この
レジスタは、各命令の実行開始時に命令アドレ
ス・レジスタ（IAR）２２からロードされる。
増分器２３は、IARを次のアドレスへ指定する
値へ増加させる。 (2) 動作レジスタ（OP）２４。このレジスタは、
実行中の命令の最初の16ビツト（ハーフワー
ド）を記憶するために使用される。このレジス
タは、４個の事前動作レジスタ（POP）２５
からロードされる。POP２５は、制御装置へ
接続された主記憶機構から命令を事前に取出さ
せる。主記憶機構の１部は、制御プログラムを
記憶するため予約されている。中央制御装置２は、記憶アドレス・レジスタ
（SAR）２７（22ビツト及び３個のパリテイ・ビ
ツトを含む）、アドレス増分器を有する事前取出
命令アドレス・レジスタ（PFAR）２８、記憶デ
ータ書込レジスタ（WSDR）３０を含む。演算
論理装置３１は、プログラムによつて制御される
算術及び論理動作を実行する。この装置は作業レ
ジスタ（WKR）３２と関連している。Ｚレジス
タ（ZR）は母線Ｚ上のデータを記憶する。 IOCインターフエイス４は２つのレジスタを含
む。レジスタＤ（16個のデータ・ビツト及び２個
のパリテイ・ビツトを含む）は、回線アダプタと
の間でアドレス、指令、及びデータを交換するた
め、入出力母線と接続される。レジスタＡは25ビ
ツトのレジスタである（22個のデータ・ビツト及
び３個のパリテイ・ビツト）。その使用法は後に
説明する。読取専用記憶機構（ROS）３４は、制御装置
によつて実行される動作を制御するために必要な
制御ワード（CW）を含む。中央制御装置２は、IBM3705通信制御装置と
同じであるから、これ以上詳細に説明しない。 IBM3705通信制御装置の命令セツトへ加えら
れる２個の命令は次のとおりである。第１の命令はRR（レジスタ対レジスタ）型の
入出力命令（IOH）であつて、次のような形式
を有する。この命令は、フイールドＲ１によつて決定され
たレジスタの内容を、フイールドＲ２の内容によ
つて決定されたチヤネルまたは回線アダプタへ
（または、その逆方向へ）転送する。Ｒ１によつ
て決定されたレジスタの内容は、レジスタＡへロ
ードされる。この命令は、プログラム・レベル
１、２、３、４でのみ実行されることができる。
レベル５でそれを実行しようとする試みは、レベ
ル１への割込みリクエストを生じる。もしプロセ
ツサが所定時間内に有効な応答を受取ることがで
きないと、「アダプタ応答なし」の「レベル１」
割込が起る。Ｘ“50”は、命令の第２バイトが16
進表示の「50」を含むことを意味する。第２の命令はRA型の即値入出力命令（IOHI）
であつて、次のような形式を有する。この命令は、Ｒ１によつて決定されるレジスタ
の内容を外部レジスタへ（または、その逆方向
へ）転送する。外部レジスタは、第２ハーフワー
ドの即値（Ｉフイールド）によつて決定される。
この命令は、チヤネルまたは回線アダプタをアド
レスするために使用されてよい。中央制御装置２と回線アダプタとの間の交換
は、２種類の動作を使用する。１つはプログラム
によつて起動される動作（PIO）であり、他の１
つの回線アダプタによつて起動される動作
（AIO）である。これらはサイクル・スチール・
モードの情報交換に相当する。IOH及びIOHIの
入出力命令は、PIO命令を実行させることができ
る。入出力母線５は、２種の動作を実行するのに必
要な線を含む通常型の母線である。データ・ビツトの交換は18本の線を必要とする
（ハーフワードはバイト０：B0及びバイト１：
B1へ分割され、かつバイトごとに１個のパリテ
イ・ビツトがある）。タグ及び指令の交換は15本
の線を必要とする。次の表は、これらの線及び関連する信号を示
す。

【表】第３図は記憶機構３５及び局所記憶機構（LS）
３６に関連ずけられた走査プロセツサ（SP）を
含む回線アダプタを示す。走査プロセツサの指令
マイクロコードは記憶機構３５に記憶され、局所
記憶機構３６は走査プロセツサの汎用レジスタ及
び外部レジスタを含む。走査プロセツサは走査装
置へ接続される。走査装置は、送信インターフエ
イス（Ｔ）、受信インターフエイス（Ｒ）、モデム
を介して端末装置と交換されるデータ及び指令を
一時的に記憶する記憶装置と論理回路とを含む。中央制御装置２との間の交換は、２個のインタ
ーフエイス・レジスタ３７及び３８を介して、後
に説明するプロトコルによつて制御される。イン
ターフエイス・レジスタ３７及び３８は、中央制
御装置２から回線アダプタへの動作については入
出力母線５からの情報を記憶し、回線アダプタか
ら中央制御装置２への動作については記憶機構３
５からの情報を記憶する。論理回路３９は、入出力母線５との間でタグ信
号を送受信する。回路３９は、適当な時点でTA
信号及びTD信号を発生して、ゲートＧ１，Ｇ
２，Ｇ３，Ｇ４を駆動し、動作の種類に応じて所
望のロケーシヨンへ情報を流すためである。アダ
プタ選択信号は、後に説明する論理回路によつて
発生される。更に、回路３９は走査プロセツサに
よつて発生される制御信号を受取る。制御信号と
しては、例えばパリテイ標識信号があり、この信
号は、装置２へ送られる適当なタグ信号を発生す
るために使用される。インターフエイス・レジスタ３７及び３８の
各々は、16個のデータ・ビツト位置を有する。そ
れらレジスタは走査プロセツサによつてアドレス
されることができる。次に前述した第１の命令IOHまたは第２の命
令IOHIから生じる動作について説明する。IOH
またはIOHIがデコードされる時、入出力制御
（IOC）インターフエイス４（第１図）がテスト
される。もしそれが遊び状態にあれば、Ｒ２によ
つて限定されたフイールド（命令IOHの場合）
またはＩフイールド（命令IOHIの場合）がレジ
スタＤにロードされ、書込動作の場合、Ｒ１によ
つて限定されたフイールド（データ・フイール
ド）がレジスタＡへロードされる。次に動作が開
始され、IOCインターフエイス４が「使用中」で
ある旨の信号が出される。 IOCインターフエイス４は、IO信号及びＲ／Ｗ
信号を上昇させることによつてプログラム起動型
の動作（PIO）を開始する。母線５へ接続された
全ての回線アダプタはIRR信号を上昇させるとと
もにVH信号を下降させねばならない。 IOCインターフエイス４はレジスタＤの内容を
データ母線へ送る。これがVH信号の終りを認識
し、かつ内部処理時間が経過した後、TA信号が
上昇され、ゲートＧ１がオンであれば、データ母
線からレジスタ３７へ情報が流れる。 TA信号を受取つた全てのアダプタは、どのア
ダプタがアドレスされたかを決定するためアドレ
ス・ビツトをテストする。選択されたアダプタ
は、VH信号を送ることによつて応答する。IOC
インターフエイス４がVH信号を受取つた時、そ
れはTA信号を終了させ、データ母線からレジス
タＤの内容を除去する。TA信号の終了を認識し
た後、アダプタはVH信号を終了させる。動作シーケンスのこの時点で、動作型式（即
ち、入力動作か出力動作か）によつて、異つた手
順がとられる。 CCUからアダプタへの動作（出力動作）の場
合、IOCインターフエイス４はＲ１によつて限定
されたレジスタのデータ（ハーフワード）をデー
タ母線へ送り、適当な時点にレジスタ３８に転送
するようにする。内部処理時間が経過した後、
IOCインターフエイス４はTD信号を上昇させる。
アダプタは、このTD信号を認識すると、VH信
号を上昇させる。IOCインターフエイス４がVH
信号を認識すると、それはTD、IO、Ｒ／Ｗの各
信号を終了させ、データ母線からデータを除去す
る。アダプタがTD信号の終りを認識すると、そ
れはVH信号を終了させる。アダプタからCCUへの動作（入力動作）の場
合、IOCインターフエイス４はＲ／Ｗ信号を終了
させ、TD信号を上昇させる。アダプタがTD信
号を認識した時、それは、レジスタ３８を介し
て、リクエストされたデータをデータ母線へ送
る。データが正しいパリテイと共に送られた時、
アダプタはPV信号及びVH信号を上昇させる。
VH信号の認識に続く内部処理時間の経過の後
（有効パリテイ線が付勢されていなければ、パリ
テイが発生される。）IOCインターフエイス４は
データをレジスタＤへロードし、CCUの論理手
段（ROS３４）はデータをＲ１で指定されたレ
ジスタへロードする。データがレジスタＤへロードされた時、IOCイ
ンターフエイス４はTD信号を終了させる。アダプタがTD信号の終りを確認した時、それ
はVH信号及びPV信号を終了させ、かつ母線か
らデータを除去する。IOCインターフエイスが
VH信号の終りを認識した時、それはIO信号を終
了させる。 IO信号が終了すると、前に選択されたアダプ
タはその選択を解除される。その結果、係属中の
割込リクエストを有するアダプタの全ては、それ
らのリクエストを送り、それらのIRR信号を終了
させる。割込リクエストが継続していないアダプ
タは、IO信号の終了を認識した時にIRR信号を
終了させる。 IOCインターフエイス４は、IRR信号がもはや
上昇しておらず、かつVH信号が上昇しているこ
とを認識すると、IOCインターフエイス４が「使
用中」である旨の信号をリセツトする。次に、「アダプタ起動」の動作（AIO）につい
て説明する。この動作は、アダプタによつてデータ転送が開
始されるとともに制御され、かつ動作中にいくつ
かのデータが転送され得る点で、前記の「プログ
ラム起動」の動作（PIO）と異なる。アダプタは、CSR信号を上昇させることによ
つて、AIOを開始する。IOCインターフエイス４
は、CSR信号を受取ると、それが「使用中」状
態でなければ、入出力制御動作を開始する。それ
は、「使用中」状態情報を送信し、かつIO信号を
上昇させる。全てのアダプタはPIOの場合と同じ
ように応答する。IO信号を受取つたアダプタは
IRR信号を上昇させ、前に割込リクエストをデー
タ母線上に置いたアダプタはそれを除去するとと
もに、VH信号を終了させる。VH信号は、割込
リクエストがなかつた時にも終了する。全てのアダプタがVH信号を除去したことを、
IOCインターフエイス４が認識すると、それは
CSG信号を上昇させる。サイクル・スチール許
容（CSG）線は優先順位に従つて、１つのアダ
プタから他のアダプタへと連鎖されている。もし
２つのアダプタが同時にサイクル・スチール動作
を要求すると、連鎖中の最初のアダプタがCSG
信号を捕捉し、連鎖の下方へCSG信号が伝播す
るのを妨害する。もしサイクル・スチールを要求したアダプタが
CSG信号を受取ると、それはサイクル・スチー
ル制御ワード（CSCW）をデータ母線上に置き、
VH信号及びPV信号を上昇させる。更に、それ
はCSR信号を終了させる。次のVH信号が認識された後、内部処理時間が
経過すると、IOCインターフエイス４は、CSCW
のパリテイを調べ、もしパリテイが正しくなけれ
ば、HALT信号を送ることによつてAIOを終了
させる。動作シーケンスのこの時点で、IOCインターフ
エイス４は、CSCWの値に基いて異つたアクシヨ
ンをとる。 AIOによるデータ転送は、アダプタの制御下に
ある。アダプタはCSCWを使用して、データを取
出しまたは記憶する記憶機構３のアドレスを、
IOCインターフエイス４に知らせる。動作が１度
開始されると、それは、アダプタIOCインターフ
エイス４へその停止を命じるまで継続する。 IOCインターフエイス４とアダプタとの間でデ
ータを交換する手順は、最後の転送を除いて、
PIOの場合と同じである。もし最後の転送がハーフワード（２バイト）の
転送であれば、アダプタは、VH信号ではねく
EOC信号を上昇させる。もし最後の転送が、ハーフワードを処理してい
るアダプタからの（または、アダプタへの）１バ
イト転送であれば、アダプタはＭ信号及びVB信
号を上昇させる。 IOCインターフエイス４がEOC信号、VB信号
及びＭ信号を認識した時、それはTD信号を終了
させる。読取動作の場合、アダプタはTD信号の
終了を認識し、データを除去し、かつEOC信号
またはVB信号及びＭ信号を終了させる。アダプタがVB信号、VH信号、EOC信号、
IRR信号及びＭ信号のいずれかの能動化または無
能化に対し、60マイクロ秒内に応答しなければ、
IOCインターフエイス４の中で時間切れが起る。
時間切れが起ると、HALT信号をアダプタへ送
ることによつて動作の残りが終了し、IOCインタ
ーフエイス４の検査が実行される。本発明に従つて実行される中央制御装置と回線
アダプタとの間の交換手順は、PIOの入出力動作
の数が制限される時に、最も効率的に実行され
る。IOCインターフエイス４は、通常の動作中、
IOH型の１つの出力命令及び１つの入力命令の
みを使用する。出力命令の１つである「回線スタ
ート」命令は、回線アダプタの走査プロセツサの
中で、従来のIBM3705通信制御装置では複数の
入出力命令のシーケンスを必要とした動作を開始
することができる。「回線識別獲得」入力命令は、
アダプタの自動選択処理を開始し、CCUのレベ
ル２割込みの間にサービスを要求しているインタ
ーフエイスを識別することができる。後に詳細に説明する３つの出力命令（「回線ベ
クトル・テーブル高設定」、「回線ベクトル・低設
定」、「回線初期化スタート」）は、ネツトワーク
制御プログラムの制御下で動作しているCCUと
回線アダプタとの間で実行される交換手順を開始
するために使用される。第４図は主記憶機構３及び記憶機構３５の区画
を示す。主記憶機構３に存在する制御プログラム
は、サービスされるそれぞれの回線インターフエ
イス（送信インターフエイス及び受信インターフ
エイス）について固定長の記憶位置フイールドを
割当てなければならない。このフイールドはパラ
メータ／状況域４０−Ｔ及び４０−Ｒと呼ばれ、
CCUと回線アダプタに含まれる走査プロセツサ
との間で指令情報及び状況情報を転送するために
使用される。これらの情報は、回線を管理する走
査プロセツサの制御の下で、16バイト以下のブロ
ツクとしてサイクル・スチール・モードで転送さ
れる。パラメータ／状況域４０−Ｔ，４０−Ｒ
は、16バイトのパラメータ域と12バイトの状況域
とを含む。パラメータ域は、指令の実行に必要なパラメー
タを走査プロセツサへ転送するために使用され
る。情況域は、動作の終了を決定する状況情報を
中央制御装置CCU２へ転送するために使用され
る。走査プロセツサが「回線スタート」命令を受
取ると、それはパラメータ域から情報をサイク
ル・スチールし、指令を実行し、状況情報をサイ
クル・スチール・モードで状況域へ送り、割込リ
クエストをCCUへ与える。それぞれのパラメータ／状況域は、交換される
べきデータが記憶されている連鎖記憶域４１−
Ｔ，４１−Ｒに関連ずけられている。第４図にお
いて、添字Ｔは送信インターフエイスを意味し、
添字Ｒは送信インターフエイスを意味する。初期化動作に必要な入出力動作を次に説明す
る。第４図には、主記憶機構３に回線ベクトル・テ
ーブル（LNVT）４２が存在することを示す。
このテーブルは、回線インターフエイスのアドレ
スのみが知られている時に、その回線インターフ
エイスに関連した制御情報の位置を決定するた
め、ネツトワーク制御プログラムによつて使用さ
れる。テーブルにある各々の項目４２−１，４２
−ｎなどは１つの回線インターフエイスのみに関
連し、回線インターフエイスに関連したパラメー
タ／状況域の完全なアドレス・ワード（４バイ
ト）を含む。 LNVTは主記憶装置３のどこに置かれてもよ
い。それは、走査プロセツサごとにLNVTを設
定する出力命令を実行することによつて限定され
る。後述するように、この出力命令Ｒ１及びＲ２
フイールドで指定されたレジスタの内容は、
LNVTのアドレスを走査プロセツサへ転送する
ために使用される。 LNVTを設定する命令は、LNVTを置換する
必要がある時、各走査プロセツサのために実行さ
れる。パラメータ／状況域のアドレス・ワード
（４バイト）は、次のような構成を有する。 LNVTを設定する出力命令の中の「回線ベク
トル・テーブル高設定」命令は、バイトＸを設定
するために使用され、「回転ベクトル・テーブル
低設定」命令は、バイト０及びバイト１を設定す
るために使用される。それぞれのバイトの内容は
後に説明する。走査プロセツサによるプログラム・ロードの後
に、これらの命令が実行されなければ、LNVT
の「省略時」位置はＸ“880”と仮定される。中央
制御装置２が最大256本の全２重回線を管理する
場合、LNVTは512個のアドレス・ワードを含
む。「回線初期化スタート」（SLI）命令は、パラ
メータ／状況域の新しいアドレスを走査プロセツ
サへ与えるため、制御プログラムがダイナミツク
に新しいパラメータ／状況域へアクセスする度に
使用される。その場合、新しいアドレスが
LNVTに置かれ、SLI命令が実行される。制御プ
ログラムは、回線インターフエイスのアドレス及
び指令を、そのインターフエイスを管理している
走査プロセツサへ転送するため、SLI命令を使用
する。走査プロセツサは、回線インターフエイス
のアドレスを使用して、パラメータ／状況域の新
しいアドレスを含むLNVTのロケーシヨンを計
算し、そのロケーシヨン・アドレスをサイクル・
スチールによつてLNVTから転送し、後続する
「回線スタート」（SL）命令のためにインターフ
エイス制御ブロツク（ICB）４５−Ｔ，４５−Ｒ
の中に保存する。SLI命令の残りの処理は、後に
説明するSL命令の場合と同じである。回線アダプタの中では、走査プロセツサは記憶
機構３５を関連ずけられている。記憶機構３５の
記憶位置は、記憶機構３の場合と同じように各回
線インターフエイスへ割当てられている。第４図
に示されるように、データ・バツフア域４４−
Ｔ，４４−Ｒ及びインターフエイス制御ブロツク
４５−Ｔ，４５Ｒに関連ずけられたパラメータ／
状況域４３−Ｔ，４３−Ｒが、各回線インターフ
エイスに割当てられている。「回線スタート」命令が実行される時、走査プ
ロセツサの指令を実行するのに必要なパラメータ
は、パラメータ／状況域４０−Ｔ，４０−Ｒを介
して走査プロセツサへ送られる。主記憶機構３に
存在する制御プログラムは、回線インターフエイ
スの種類及び転送の種類（プロトコル及び交換方
向）に基いて決定されるパラメータを準備し、
SL命令またはSLI命令を実行することによつて、
走査プロセツサにおける処理を開始する。SL命
令及びSLI命令は、回線インターフエイスのアド
レス及び指令を走査プロセツサへ与える。SL命
令の場合、走査プロセツサは上記アドレスを使用
して、適当なICB４５−Ｔ，４５−Ｒを決定す
る。 ICBから引出されたパラメータ／状況域のアド
レスは、パラメータ／状況域４０−Ｔ，４０−Ｒ
からパラメータ／状況域４３−Ｔ，４３−Ｒへサ
イクル・スチールによつてパラメータを転送する
ために使用される。次いで、指令内容に応じて、
指令の実行が進行する。「回線識別獲得」命令は、回線インターフエイ
ス上で動作が正常に終了したか、エラーが検出さ
れたため、制御プログラムが終了条件を知る必要
がある時に使用される。回線インターフエイスを
管理している走査プロセツサは、記憶機構３５の
パラメータ／状況域４３−Ｔ，４３−Ｒから主記
憶機構３のパラメータ／状況域４０−Ｔ，４０−
Ｒへ、終了にともなう状況情報をサイクル・スチ
ール・モードで転送し、かつ所与のレベル（例え
ばレベル２）における割込みを開始させる。
CCU２におけるレベル２の割込サービス・ルー
チンは、走査プロセツサに対して「回線識別獲
得」命令を出さなければならない。アダプタに自
動選択ハードウエアが設けられていれば、前に割
込リクエストを与えたアダプタは、その割込リク
エストに関連した識別情報を送ることができる。
この識別情報によつて、LNVTを介して回線イ
ンターフエイスへ割当てられたパラメータ／状況
域のアドレスが発見され、動作の終了に対応した
状況を分析するためLNVTがアドレスされる。 IOH及びIOHIの入出力命令の場合、Ｒ１及び
Ｒ２によつて指定されたレジスタ、または即値フ
イールド（Ｉフイールド）に置かれた情報は、次
のような形式を有する。 SELECTフイールド及びLADアドレスは、回
線アダプタのアドレス・フイールドとして使用さ
れる。動作コードのフイールドは、前述した入出
力動作の１つを指定する。Ｉ／Ｏ＝０であれば出力動作（CCU→アダプ
タ）であり、Ｉ／Ｏ＝１であれば入力動作（アダ
プタ→CCU）である。２個のxxビツトは意味を
有せず、他の環境の下で使用される予約ビツトで
ある。種々の入出力命令に対するＲ１及びＲ２の内容
は、次のように限定される。「回線ベクトル・テーブル高設定」命令の場合「回線ベクトル・テーブル低設定」命令の場合「回線ベクトル・テーブル高設定」及び「回線
ベクトル・テーブル低設定」の各命令は、
LNVTのアドレス標識またはアドレス・ポイン
タであるバイトＸ、バイト０、バイト１を変更す
るために使用される。「回線初期化スタート」（SLI）命令の場合 SPIAフイールドは回線インターフエイスのア
ドレスである。この命令は、前にIOH出力動作
（CCU→アダプタ）について定義された手順に従
つて実行される。レジスタＲ２の内容は、TA信号が生じた時、
入出力母線及びレジスタＤを介してアダプタのレ
ジスタ３７に記憶される。走査プロセツサは
SELECTフイールド及びLADフイールドのビツ
トを照合し、正しい回線アダプタであれば、VH
信号を発生する。次に、TD信号が発生した時、Ｒ１の内容が選
択された回線アダプタへ転送され、それによつて
走査プロセツサはパラメータ／状況域のロケーシ
ヨンを決定することができる。 LNVTにある32個の項目（回線インターフエ
イスごとに１つの項目）は、レジスタＲ２のバイ
ト０にあるSELECTフイールド及びLADフイー
ルドによつてアドレスされてよい走査プロセツサ
に対応する。走査プロセツサがその項目のアドレ
スを計算した時、それはＲ１のバイト１に４を加
え（回線インターフエイスごとに４バイトがある
から）、レジスタＲ１のバイト１にあるSPIAフイ
ールドに関連したロケーシヨンを発見する。走査プロセツサは、前に計算されたLNVT４
２のロケーシヨンにある２個のフル・ワードを回
線へ割当てられたICB４５−Ｔ，４５−Ｒへ転送
するため、前に説明した手順に従つて、サイク
ル・スチール動作を開始する。これら２個のフ
ル・ワードは、回線に関連したパラメータ／状況
域のポインタを形成する。１つのフル・ワードは
転送インターフエイスに関連し、他のフル・ワー
ドは受信インターフエイスに関連している。もし回線が半２重であれば、１つのフル・ワー
ドのみが送受信動作のために使用される。このようにして考慮されている回線インターフ
エイスに対するパラメータ／状況域４０−Ｔ，４
０−ＲのアドレスがICB４５−Ｔ，４５−Ｒに保
存され、そのアドレスは回線インターフエイスへ
割当てられたパラメータ／状況域４３−Ｔ，４３
−Ｒへ、パラメータ域をサイクル・スチール・モ
ードで転送するために使用される。次いで、Ｒ１
のバイト０で定義された指令が実行される。「回線スタート」（SL）命令の場合この命令は回線上で動作を開始するために使用
される。パラメータ／状況域のロケーシヨンは、
前に実行された「回線初期化スタート」（SLI）
命令によつて既に決定されている。Ｒ１のバイト１における「000SPIA」は、パラ
メータ／状況域のポインタを含むインターフエイ
ス制御ブロツク（ICB）を決定するため、アドレ
スされた走査プロセツサによつて使用される。このポインタを使用することによつて、アドレ
スされた走査プロセツサは、主記憶機構３のパラ
メータ域をサイクル・スチール・モードで記憶機
構３５へ転送し、次いで指令を実行する。「回線識別獲得」命令の場合この命令はIOHI形である。この命令は、レベル２の割込みがサービスされ
る時、走査プロセツサへ送られる。走査プロセツ
サの選択機構は、この命令が最も緊急なサービ
ス・リクエストを有する走査プロセツサによつて
受取られることを確実にする。受取つた走査プロセツサは、回線インターフエ
イスを指定する設定モードのパラメータ域に含ま
れる情報を与えることによつて応答する。レベル
２の割込みは、設定モードの動作が実行される前
にのみサービスされることができる。アドレス・ビツトの発生は、第５図を参照して
説明する。入出力母線５の上のアドレスは、各走査プロセ
ツサへ割当てられる。前に言及したように、この
アドレスは走査プロセツサまたはその特定のイン
ターフエイスへ向けられた入出力動作の各々で使
用される。更に、各走査プロセツサは、「回線識
別獲得」命令と共に使用される一般的アドレスに
応答しなければならない。プログラム上の見地か
ら、実施例では、512個のインターフエイスをア
ドレスすることができるものとする。これらのイ
ンターフエイスは16個の走査プロセツサへ接続さ
れている。各走査プロセツサは32個のインターフ
エイスを管理する。１つの走査プロセツサへ割当
てられた記憶域は同じ大きさであり、他の走査プ
ロセツサによつて使用されることはできない。そ
れは、走査プロセツサによつて管理されるインタ
ーフエイスが使用されない場合でもそうである。インターフエイス・アドレスは、次のような形
式を有する９ビツト・アドレスである。 SPAフイールドは４ビツトであり、16個の走
査プロセツサの中の１つを指定する。SPIAフイ
ールドは５ビツトであり、SPAによつて指定さ
れた走査プロセツサへ接続された特定のインター
フエイスを指定する。 SPAフイールドは入出力母線上で直接に使用
されることはできない。それは、SELECTフイ
ールド及びLADフイールドを発生するために使
用される。SPAフイールドの最初の３ビツトは
入出力命令のLADフイールドを表わす。LADフ
イールドは回線ボード（LAB）のアドレスを含
む。 SAPフイールドのビツト３はSELECTフイー
ルドのビツト２及び３を決定する。SELECTフ
イールドのビツト２はSPAフイールドのビツト
３に等しくセツトされ、SELECTフイールドの
ビツト３はSPAフイールドのビツト３と補数と
等しくセツトされる。SELECTフイールドのビ
ツト０、１、４は次のようにリセツトされる。

【表】ここでSPは走査プロセツサを示す。回線インターフエイスのアドレス指定は、必ず
しも物理的な回線接続を反映する必要はない。な
ぜならば、各走査プロセツサは64個のインターフ
エイスへ接続されることができ、回線ボードは１
個または２個の走査プロセツサを有することがで
きるが、ただ64個のインターフエイスへ接続され
ることにすぎないからである。回線インターフエイスのアドレス指定は回線ボ
ードの構成と無関係である。CCUの主記憶装置
に存在するネツトワーク制御プログラムの見地か
らは、各回線ボードは、最大32個のインターフエ
イスを有する２個の走査プロセツサを含むものと
仮定される。走査プロセツサ及びその回路を制御するマイク
ロコードは、上記のアドレス構成を考慮して、イ
ンターフエイス・アドレスと実際のネツトワーク
構成との間の関係を設定する。第５図は、インターフエイス・アドレスが０か
ら511までの範囲に設定される時、制御プログラ
ムがどのようにしてIOH命令のLADフイールド、
SELECTフイールド、インターフエイス・アド
レスを設定するかを示す。 L0、L1、L2は回線ボード・アドレスのビツト
を示す。これらはLADフイールドとなる。Ｓの
０または１は、それぞれ回線ボード上の第１また
は第２の走査プロセツサを表わす。全ての走査プロセツサによる動作を必要とする
入出力命令は、ビツト２及び３を１へセツトし、
かつLADフイールドをゼロへセツトする。入出
力母線上の他のアダプタの選択を防止するため、
ビツト０、１、４はリセツトされる。ネツトワーク制御プログラムに応じて、種々の
指令が設けられている。ネツトワーク制御プログ
ラムは、例えばNCPまたはEPであつてよい。 NCPは、IBM3705制御装置で使用されるよう
な固有のプログラムであり、EPは、他の制御装
置の制御プログラムに対するエミユレータであ
る。通常の主たる指令は「モード設定」指令、「能
動化」指令、「無能化」指令である。種々のNCP
またはEPに基く特殊の指令によつて、種々の伝
送プロトコルの下で、データ及び制御情報の送受
信動作を実行させることができる。制御の態様によつて、パラメータ／状況域のレ
イアウトは異なる。しかし、いくつかの指令に共
通なフイールドは、同じバイト位置を占める。「モード設定」指令は、回線インターフエイス
を個性化するために使用される。この指令は最初
に送信されねばならない。もし他の指令が走査プ
ロセツサによつて受取られ、「モード設定」指令
が実行されていなければ、上記の他の指令は拒絶
される。即ち、レベル１の割込リクエストが出さ
れる。例として、「モード設定」指令と共に使用され
るパラメータ域及び状況域の内容を次に示す。

【表】

【表】パラメータ域のカウント・フイールド（１バイ
ト）は、パラメータ域に関連したデータ域へ転送
されるべきデータ・キヤラクタの数を決定する。状況域はSCFフイールド（１バイト）から始ま
る。SCFフイールドは動作の実行態様を示す情報
を含む。Ｘ“01”はモード設定指令であることを示す。 LCSフイールド（１バイト）は、サービスされ
る回線についての通信状況情報を含む。それは、
次のように２種類の情報（開始状況及び終了状
況）を含む。開始状況及び終了状況は３種の情報を含む。そ
れらは(1)開始状況回線BSC（２進データ同期通
信）NCP（受信専用）、(2)特殊状況（任意の回線
プロトコル、(3)回路に帰因するエラー（任意の回
線プロトコル）である。開始状況ビツト 012 000 制御モード：受信テキストなし 001 テキスト・モード 010 透明テキスト・モード 100 特殊状況 110 内部エラー 111 回路に帰因するエラー設定モードにおけるSCFフイールド及びLCSフ
イールドは次のような意味を有する。

【表】内部エラーの場合、LCSのビツト３、４、５、
６（終了状況）は次のような意味を有する。ビツト 3456 0000 サイクル・スチール動作のエラー 0001 走査装置インターフエイス・エラ
ー 0010 走査プロセツサ・インターフエイ
ス・エラー 0011 走査装置応答なし 0100 走査装置内部エラー 0101 指令拒絶入力モデム及び出力モデムの各フイールドは、
受信及び送信インターフエイスに関連した制御ワ
イヤ上の信号を表わす。これらのインターフエイ
スは、端末装置を通信回線へ接続するモデムに対
して入出力インターフエイスを形成する。モード設定データは次のような情報を含む。１伝送プロトコル及びリンク制御手順に関する
情報２ CCUにおいてデータを含む記憶域に関する
情報３アドレス検査情報４タイミング情報「モード設定」指令は、２つのインターフエイ
スの中の１つのみへ向けられる。なぜならば、同
じ回線に属する２つのインターフエイスは、同一
の伝送モードに対応しているからである。実施例
において、それは送信インターフエイスへ送られ
る。もしそれが間違つて他のインターフエイスへ
送られた場合、それは拒絶される。「モード設定」指令は、回線上のプロトコル及
び伝送モードが何であれ、全ての回線を特性化す
るため、「回線初期化スタート」出力命令または
「回線スタート」出力命令によつて連続的に送ら
れる。これらの命令は、制御装置に回線ネツトワーク
が接続されている時に実行される。「モード設定」
指令は、既に設置されたネツトワーク中の回線
が、異つたモードで動作する他の回線によつて置
換される度に実行されねばならない。次に掲げる表は、設定モードで伝送されるデー
タのリストである。

【表】

【表】いくつかのフイールドの意味は次のとおりであ
る。バイト２、NCPビツト６（フレーム間のフラグ伝
送） SDLCモードにおいて、このビツトがセツトさ
れており、回線ターンアラウンド修飾ビツトがリ
セツトされている時（半２重伝送では、回線は送
信から受信へ切換えられる）、SDLC送信指令の
実行中、フラグがフレームの後で送られる。もしこのビツトがリセツトされていれば、16進
のFFが送信される。バイト２、NCPビツト７（１次局、２次局） SDLC回線のための１次局とは、走査プロセツ
サが回線上の１次局であることを意味する。もし
このビツトがリセツトされていれば、走査プロセ
ツサは２次局である。バイト４、ビツト４−７（NCP／EPバツフア接
頭サイズ）これらのビツトは、CCUの中でデータを記憶
するために予約されたバツフア域の接頭フイール
ドの大きさを限定する。この接頭フイールドは次
のような情報を含む。(1)連鎖中の次のバツフア域
の標識、(2)データ開始点における相対的変位、(3)
データ・カウント。 BSC、SDLC、Ｓ／Ｓ、RTS、NRZI、ITB、
EIBなどの略語は、種々の伝送プロトコルで使用
される標準略語である。走査プロセツサによる「モード設定」指令の処
理は、次のステツプを含む。１主記憶機構３におけるパラメータ／状況域４
０−Ｔ，４０−Ｒ（第４図）から記憶機構３５
におけるパラメータ／状況域４３−Ｔ，４３−
Ｒ（第４図）へ、インターフエイスに関連した
パラメータを転送すること。２インターフエイス制御ブロツク４５−Ｔ，４
５−Ｒ（第４図）に、インターフエイスの識別
情報を保存すること。３ CCU２（第１図）からモード設定データを
獲得すること。４インターフエイスへ割当てられた回線情報記
憶域４６（第４図）へデータを保存すること。５回線情報記憶域４６から走査装置（第３図、
第１図）へパラメータを転送すること。６状況情報を設定し、それと回線情報記憶域の
状況域へ転送すること。７レベル２の割込リクエストを送信すること。ネツトワークが１度個性化されると、端末装置
と中央演算処理装置との間のメツセージ伝送動作
は、「能動」指令、「送信」指令、「受信」指令、
「無能化」指令などを使用して実行される。これ
らの指令は回線ネツトワークで使用される通常の
指令である。第６図はアドレス・デコード回路を示す。 TA信号が発生された時、前に説明した手順に
従つてIOH指令を実行するため、Ｒ２によつて
限定されたレジスタの内容が、IOCインターフエ
イス４（第１図）によつて入出力母線５へ送出さ
れ、全ての走査プロセツサのレジスタ３７へ入れ
られる。アドレス情報は、走査プロセツサを含む回線ボ
ード（LAB）カードの上に配線されている。ス
イツチを含むLABアドレス回路５１は、その３
つの出力上に、回線ボードの配線されたアドレス
を与える。LAB型式表示回路５２は、次のよう
な回線ボードの型式ビツトを与える。１個のプロセツサ／回線ボード 100 ２個のプロセツサ／回線ボード 001 インターフエイス０−31（16回線） 010 インターフエイス32−63（16回線）例えば、第１図の回線ボードLAB−３の場合、
走査プロセツサSP１−３を有する第１のカード
と、走査プロセツサSP２−３を有する第２のカ
ードは、それぞれ001及び010と配線された型式ビ
ツトを有する。これらの型式ビツトは、それぞれ
のカードの回路５２から与えられる。比較器５３は、回路５１によつて与えられた
LABアドレスと、レジスタ３７にあるLADフイ
ールドとを比較し、それらが等しければ高レベル
信号を出力線５４に与える。 AND回路５５は、その入力にSELECTフイー
ルドのビツトＳ及びを受取り、「回線識別獲得」
命令が実行される時にのみ、高レベル出力信号を
発生する。なぜならば、その時ビツトＳ及びは
１にセツトされているからである。デコーダ５６は動作コードを受取り、「回線識
別獲得」命令の動作コードであることを認識する
と（即ち、全てのアダプタが選択される場合）、
高レベル出力信号を発生する。 AND回路５８及び５９、OR回路６３より成る
論理回路は、ビツトＳ及びが回路５２によつて
与えられる型式ビツトに対応する時、OR回路６
３の出力に高レベル信号を発生する。例えば、回路５２から出力される型式ビツトが
001である時（これは、２個の走査プロセツサを
有する回線ボードであることを意味する）、ビツ
トＳ及びがそれぞれ０及び１であれば、AND
回路５９はインバータ６１からビツト１を受取
り、OR回路６３へレベル１の信号を与える。回路５２から与えられる型式ビツトが010であ
る場合、ビツトＳが10であれば、AND回路５
８はレベル１の信号を与える。型式ビツトが100である場合（これは、回線ボ
ードが１個の走査プロセツサを有することを意味
する）、OR回路６３が直接にゲートされる。 OR回路６３の出力は、比較器からの出力、イ
ンバータ６９によつて反転されたデコーダ５６の
出力、及びTA信号と共にAND回路６４へ印加
される。従つて、AND回路６４は、TA信号が
発生された時にLABアドレスが認識され、かつ
動作が「回線識別獲得」命令によるものでない場
合に、レベル１の信号を与える。それによつて、
通常のアドレス認識信号が発生される。 AND回路６５はAND回路５５の出力、デコー
ダ５６の出力、TA信号を受取つて、選択信号を
発生する。従つて、アダプタは、前述した手順に
従つて、インターフエイス識別情報を送ることが
できる。 AND回路６４及び６５の出力はOR回路６６へ
印加される。OR回路６６はスイツチ６７へ接続
されており、スイツチ６７はアダプタ選択信号を
与える。

【図面の簡単な説明】

第１図は本発明が使用されてよい通信制御装置
のブロツク図、第２図は中央制御装置（CCU）
のデータ・フローを示す図、第３図は回線ボード
（回線アダプタ）における走査プロセツサと走査
装置の接続関係、及びそれらと入出力母線との接
続関係を示す図、第４図はCCUの主記憶機構と、
回線アダプタの記憶機構との記憶域区画を示す
図、第５図はアドレス・フイールドの設定機構を
示す図、第６図はアドレス認識回路を示す図であ
る。１……中央演算処理装置（CPU）、２……中央
制御装置（CCU）、３……主記憶機構、４……入
出力制御（IOC）インターフエイス、５……入出
力母線、６……チヤネル・アダプタ（CA）、
LAB−０，LAB−３，LAB−７……回線ボー
ド、SP−０，SP１−３，SP２−３，SP−７…
…走査プロセツサ、Ｓ−０，Ｓ１−３，Ｓ２−
３，Ｓ−７……回線走査装置、４０−Ｔ，４０−
Ｒ……パラメータ／状況域、４１−Ｔ，４１−Ｒ
……連鎖記憶域、３５……記憶機構、４２−１，
４２−２，４２−ｎ……項目、４２……回線ベク
トル・テーブル（LNVT）、４３−Ｔ，４３−Ｒ
……パラメータ／状況域、４４−Ｔ，４４−Ｒ…
…データ・バツフア域、４５−Ｔ，４５−Ｒ……
インターフエイス制御ブロツク（ICB）、４６…
…回線情報記憶域。

Claims

【特許請求の範囲】

１ネツトワーク制御プログラムを記憶した第１
の記憶機構と、該第１記憶機構に接続された中央
制御装置と、入出力母線と、上記中央制御装置及
び上記入出力母線の間を接続する手段と、上記入
出力母線に接続されかつそれがマイクロプロセツ
サ及び第２の記憶機構を含む複数の通信回線アダ
プタと、上記入出力母線に接続されかつサイク
ル・スチール転送動作及び入出力動作によつて上
記通信回線アダプタと通信する中央演算処理装置
とを具備する通信制御装置において、上記中央制
御装置と上記通信回線アダプタとの間で情報を交
換する方式であつて、上記通信回線アダプタに接
続された複数の通信回線の送信インターフエイス
及び受信インターフエイスに関する制御情報を記
憶するため上記第１記憶機構に確保された第１の
記憶領域のアドレスを含むテーブルを、第１の出
力動作によつて上記第１記憶機構の中に設定する
段階と、選択されるべき通信回線アダプタのアド
レス及び出力動作の種類を指定する第１のコード
を、第２の出力動作によつて上記中央制御装置か
ら上記通信回線アダプタへ送る段階と、上記アド
レスを認識した通信回線アダプタから上記中央制
御装置へ肯定応答信号を送るとともに該通信回線
アダプタの中に上記第１のコードを記憶する段階
と、選択される送信インターフエイスまたは受信
インターフエイスのアドレス及びこれらインター
フエイスに関連した指令を指定する第２のコード
を、上記中央制御装置から上記通信回線アダプタ
へ送る段階と、選択された送信インターフエイス
または受信インターフエイスに対応する上記テー
ブル中のアドレスを、上記第１及び第２のコード
に基き上記マイクロプロセツサにより計算させる
とともに、計算されたアドレスによつて指定され
た上記第１記憶機構のロケーシヨンに含まれる情
報を、上記選択された送信インターフエイスまた
は受信インターフエースに割当てられた上記第２
記憶機構のロケーシヨンに関連した第２の記憶領
域へサイクル・スチール・モードで転送する段階
と、選択された送信インターフエイスまたは受信
インターフエイスに関連した制御情報及び対応す
るデータを、上記中央制御装置と上記通信回線ア
ダプタとの間でサイクル・スチール・モードで交
換する段階とを含む情報交換方式。