JP2545482B2 - インタ―フェイス装置の転送パラメ―タ設定方法 - Google Patents
インタ―フェイス装置の転送パラメ―タ設定方法Info
- Publication number
- JP2545482B2 JP2545482B2 JP2065133A JP6513390A JP2545482B2 JP 2545482 B2 JP2545482 B2 JP 2545482B2 JP 2065133 A JP2065133 A JP 2065133A JP 6513390 A JP6513390 A JP 6513390A JP 2545482 B2 JP2545482 B2 JP 2545482B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- output
- signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 ［概要］ 各システムがSCSI（スモールコンピュータシステムイ
ンターフェイス）装置を備え、各システム間のデータ転
送をそのSCSI装置を介して行う際におけるインターフェ
イス装置の転送パラメータ設定方法に関し、 データ転送を行う毎にシステムとインターフェイス装
置との間での相手システムの転送パラメータをセットさ
せるための処理動作をなくし、ソフトウェアの負担を軽
減し、転送効率を向上させデータ転送の高速化を図るこ
とができるインターフェイス装置の転送パラメータ設定
方法を提供することを目的とし、 システムからインターフェイス装置に複数の相手シス
テムの中から選択した相手先システムの転送パラメータ
を入力し、その転送パラメータに基づいてそのシステム
と選択した相手先システム間でのデータ転送をシステム
のインターフェイス装置とその相手先システムのインタ
ーフェイス装置を介して行うようにしてなるインターフ
ェイス装置の転送パラメータ設定方法において、前記イ
ンターフェイス装置の記憶手段に各相手先システムの転
送パラメータを予め記憶し、当該システムにより指定さ
れた相手先システムのIDコード又は相手先システムから
転送された相手先システムのIDコードをデコードして該
相手先システムの転送パラメータが記憶されている前記
記憶手段の記憶領域をアクセスし、該転送パラメータに
基づいてデータ転送を行うように構成した。
ンターフェイス）装置を備え、各システム間のデータ転
送をそのSCSI装置を介して行う際におけるインターフェ
イス装置の転送パラメータ設定方法に関し、 データ転送を行う毎にシステムとインターフェイス装
置との間での相手システムの転送パラメータをセットさ
せるための処理動作をなくし、ソフトウェアの負担を軽
減し、転送効率を向上させデータ転送の高速化を図るこ
とができるインターフェイス装置の転送パラメータ設定
方法を提供することを目的とし、 システムからインターフェイス装置に複数の相手シス
テムの中から選択した相手先システムの転送パラメータ
を入力し、その転送パラメータに基づいてそのシステム
と選択した相手先システム間でのデータ転送をシステム
のインターフェイス装置とその相手先システムのインタ
ーフェイス装置を介して行うようにしてなるインターフ
ェイス装置の転送パラメータ設定方法において、前記イ
ンターフェイス装置の記憶手段に各相手先システムの転
送パラメータを予め記憶し、当該システムにより指定さ
れた相手先システムのIDコード又は相手先システムから
転送された相手先システムのIDコードをデコードして該
相手先システムの転送パラメータが記憶されている前記
記憶手段の記憶領域をアクセスし、該転送パラメータに
基づいてデータ転送を行うように構成した。
［産業上の利用分野］ 本発明は各システムがSCSI（スモールコンピュータシ
ステムインターフェイス）装置を備え、各システム間の
データ転送をそのSCSI装置を介して行う際におけるイン
ターフェイス装置の転送パラメータ設定方法に関するも
のである。
ステムインターフェイス）装置を備え、各システム間の
データ転送をそのSCSI装置を介して行う際におけるイン
ターフェイス装置の転送パラメータ設定方法に関するも
のである。
近年、SCSI装置を備えた各システム間のデータ転送は
益々高速化が要求されてきている。従って、SCSI装置に
おける転送のための処理動作の効率アップを図ることは
そのためにも重要である。
益々高速化が要求されてきている。従って、SCSI装置に
おける転送のための処理動作の効率アップを図ることは
そのためにも重要である。
［従来の技術］ 近年、第13図に示すようにホストコンピュータ１、ハ
ードディスク装置２、ファクシミリ３、レーザプリンタ
４等の各システムにはSCSI（スモールコンピュータシス
テムインターフェイス）装置1a〜4aが備えられている。
そして、各システム間でデータ転送を行う場合にそれぞ
れのSCSI装置1a〜4aを介して行うようになっている。
ードディスク装置２、ファクシミリ３、レーザプリンタ
４等の各システムにはSCSI（スモールコンピュータシス
テムインターフェイス）装置1a〜4aが備えられている。
そして、各システム間でデータ転送を行う場合にそれぞ
れのSCSI装置1a〜4aを介して行うようになっている。
各SCSI装置1a〜4aは第14図に示すように処理部５、転
送相手のIDコードを記憶するID設定レジスタ６、同期転
送オフセット，同期転送ピリオド及び転送幅等よりなる
転送パラメータを記憶するレジスタ７、その他各種デー
タを記憶するレジスタ８を備え、リードライト制御回路
９がそのシステムのマイクロプロセッサからのアドレス
信号及びリードライト信号に基づいて同プロセッサから
の各種データを所定のレジスタ６〜８に記憶させる。転
送制御回路10はレジスタ7,8の内容及び転送相手のシス
テムのSCSI装置との間でのリクエスト信号REQ及びアク
ノリッジ信号ACKに基づいてデータFIFO（ファーストイ
ン・ファーストアウト）11を制御して転送又は転受した
データを相手システム又は自己のシステムのマイクロプ
ロセッサに転送する。
送相手のIDコードを記憶するID設定レジスタ６、同期転
送オフセット，同期転送ピリオド及び転送幅等よりなる
転送パラメータを記憶するレジスタ７、その他各種デー
タを記憶するレジスタ８を備え、リードライト制御回路
９がそのシステムのマイクロプロセッサからのアドレス
信号及びリードライト信号に基づいて同プロセッサから
の各種データを所定のレジスタ６〜８に記憶させる。転
送制御回路10はレジスタ7,8の内容及び転送相手のシス
テムのSCSI装置との間でのリクエスト信号REQ及びアク
ノリッジ信号ACKに基づいてデータFIFO（ファーストイ
ン・ファーストアウト）11を制御して転送又は転受した
データを相手システム又は自己のシステムのマイクロプ
ロセッサに転送する。
そして、例えば、ホストコンピュータ１からハードデ
ィスク装置２にデータ転送をする場合、ホストコンピュ
ータ１が自己のSCSI装置1aに対して、予め用意したハー
ドディスク装置２、ファクシミリ３、レーザプリンタ４
等の各システムの転送パラメータの中からハードディス
ク装置２の転送パラメータのみを選択しSCSI装置1aに出
力する。SCSI装置1aはこの転送パラメータをレジスタ７
に記憶する。
ィスク装置２にデータ転送をする場合、ホストコンピュ
ータ１が自己のSCSI装置1aに対して、予め用意したハー
ドディスク装置２、ファクシミリ３、レーザプリンタ４
等の各システムの転送パラメータの中からハードディス
ク装置２の転送パラメータのみを選択しSCSI装置1aに出
力する。SCSI装置1aはこの転送パラメータをレジスタ７
に記憶する。
一方、ハードディスク装置２はマイクロプロセッサ2b
からSCSI装置2aに対して、予め用意したホストコンピュ
ータ１、ファクシミリ３、レーザプリンタ４等の各シス
テムの転送パラメータの中からホストコンピュータ１の
転送パラメータのみを選択しSCSI装置2aに出力する。SC
SI装置2aはこの転送パラメータをレジスタ７に記憶す
る。
からSCSI装置2aに対して、予め用意したホストコンピュ
ータ１、ファクシミリ３、レーザプリンタ４等の各シス
テムの転送パラメータの中からホストコンピュータ１の
転送パラメータのみを選択しSCSI装置2aに出力する。SC
SI装置2aはこの転送パラメータをレジスタ７に記憶す
る。
そして、互いの転送相手の転送パラメータがセットさ
れると、両者の転送準備が整ったことになり、ホストコ
ンピュータ１からハードディスク装置２にデータ転送を
する。
れると、両者の転送準備が整ったことになり、ホストコ
ンピュータ１からハードディスク装置２にデータ転送を
する。
［発明が解決しようとする課題］ しかしながら、前記SCSI装置間のデータ転送方法にお
いては例えばホストコンピュータ１が転送相手を変更し
た場合、マイクロプロセッサはその新たな転送相手のシ
ステムの転送パラメータをSCSI装置1aに出力し、SCSI装
置1aのレジスタ７の内容をその新たな転送パラメータに
書き替えていた。即ち、転送相手を変更する毎に、マイ
クロプロセッサとSCSI装置1aとの間でその新たな転送パ
ラメータの設定処理動作が行われることになる。その結
果、異なるシステムに対する転送回数が増加すると、ソ
フトウェアの負担が大きくなりその分だけ転送を迅速に
行うことができないとともに、システム全体のパフォー
マンスが低下するといった問題が生じていた。
いては例えばホストコンピュータ１が転送相手を変更し
た場合、マイクロプロセッサはその新たな転送相手のシ
ステムの転送パラメータをSCSI装置1aに出力し、SCSI装
置1aのレジスタ７の内容をその新たな転送パラメータに
書き替えていた。即ち、転送相手を変更する毎に、マイ
クロプロセッサとSCSI装置1aとの間でその新たな転送パ
ラメータの設定処理動作が行われることになる。その結
果、異なるシステムに対する転送回数が増加すると、ソ
フトウェアの負担が大きくなりその分だけ転送を迅速に
行うことができないとともに、システム全体のパフォー
マンスが低下するといった問題が生じていた。
本発明は前記問題点を解決するためになされたもので
あって、その目的はデータ転送を行う毎にシステムとイ
ンターフェイス装置との間での相手システムの転送パラ
メータをセットさせるための処理動作をなくし、ソフト
ウェアの負担を軽減し、転送効率を向上させデータ転送
の高速化を図ることができるインターフェイス装置の転
送パラメータ設定方法を提供することにある。
あって、その目的はデータ転送を行う毎にシステムとイ
ンターフェイス装置との間での相手システムの転送パラ
メータをセットさせるための処理動作をなくし、ソフト
ウェアの負担を軽減し、転送効率を向上させデータ転送
の高速化を図ることができるインターフェイス装置の転
送パラメータ設定方法を提供することにある。
［課題を解決するための手段］ 本発明は上記目的を達成するために、システムからイ
ンターフェイス装置に複数の相手システムの中から選択
した相手先システムの転送パラメータを入力し、その転
送パラメータに基づいてそのシステムと選択した相手先
システム間でのデータ転送をシステムのインターフェイ
ス装置とその相手先システムのインターフェイス装置を
介して行うようにしてなるインターフェイス装置の転送
パラメータ設定方法において、前記インターフェイス装
置の記憶手段に各相手先システムの転送パラメータの全
てを予め記憶させておく。
ンターフェイス装置に複数の相手システムの中から選択
した相手先システムの転送パラメータを入力し、その転
送パラメータに基づいてそのシステムと選択した相手先
システム間でのデータ転送をシステムのインターフェイ
ス装置とその相手先システムのインターフェイス装置を
介して行うようにしてなるインターフェイス装置の転送
パラメータ設定方法において、前記インターフェイス装
置の記憶手段に各相手先システムの転送パラメータの全
てを予め記憶させておく。
そして、システムにより指定された相手先システムの
IDコード又は相手先システムから転送された相手先シス
テムのIDコードをデコードして該相手先システムの転送
パラメータが記憶されている前記記憶手段の記憶領域を
アクセスする。インターフェイス装置はその転送パラメ
ータに基づいてデータ転送を行う。
IDコード又は相手先システムから転送された相手先シス
テムのIDコードをデコードして該相手先システムの転送
パラメータが記憶されている前記記憶手段の記憶領域を
アクセスする。インターフェイス装置はその転送パラメ
ータに基づいてデータ転送を行う。
［作用］ システムにより指定された相手先システムのIDコード
又は相手先システムから転送された相手先システムのID
コードをデコードして該相手先システムの転送パラメー
タが記憶されている記憶手段の記憶領域をアクセスし
て、インターフェイス装置内で転送パラメータをセット
し、システムとインターフェイス装置との間で転送パラ
メータの設定のための処理動作は行わない。その結果、
ソフトウェアの負担が軽減され、転送効率が向上するこ
とになる。
又は相手先システムから転送された相手先システムのID
コードをデコードして該相手先システムの転送パラメー
タが記憶されている記憶手段の記憶領域をアクセスし
て、インターフェイス装置内で転送パラメータをセット
し、システムとインターフェイス装置との間で転送パラ
メータの設定のための処理動作は行わない。その結果、
ソフトウェアの負担が軽減され、転送効率が向上するこ
とになる。
［第一実施例〕 以下、本発明を具体化した第一実施例を第1,2図に従
って詳細に説明する。
って詳細に説明する。
第１図はSCSI装置の概略を示すブロック図、第２図は
転送パラメータ記憶部の構成図を示し、第14図と同様の
構成については同一の符号を付して説明を一部省略す
る。
転送パラメータ記憶部の構成図を示し、第14図と同様の
構成については同一の符号を付して説明を一部省略す
る。
第１図に示すようにSCSI装置20は処理部５、転送相手
のIDコードを記憶するID設定レジスタ６、転送パラメー
タ記憶部21、アドレスデコーダ22、その他各種データを
記憶するレジスタ８等に備えており、第13図に示すよう
にホストコンピュータ１、ハードディスク装置２、ファ
クシミリ３、レーザプリンタ４等の各システムにそれぞ
れ設けられている。尚、ホストコンピュータ１はマイク
ロプロセッサ（MPU）を兼ねている。
のIDコードを記憶するID設定レジスタ６、転送パラメー
タ記憶部21、アドレスデコーダ22、その他各種データを
記憶するレジスタ８等に備えており、第13図に示すよう
にホストコンピュータ１、ハードディスク装置２、ファ
クシミリ３、レーザプリンタ４等の各システムにそれぞ
れ設けられている。尚、ホストコンピュータ１はマイク
ロプロセッサ（MPU）を兼ねている。
転送パラメータ記憶部21は第２図に示すように各相手
先システムに対応した記憶領域21a〜21hにより構成され
ている。転送パラメータ記憶部21の各記憶領域21a〜21h
には、例えばそのシステムの起動時において、リードラ
イト制御回路９によりそのシステムのマイクロプロセッ
サからのアドレス信号及びリードライト信号に基づいて
相手先システム毎に同期転送オフセット，同期転送ピリ
オド及び転送幅等の転送パラメータが予め記憶されてい
る。
先システムに対応した記憶領域21a〜21hにより構成され
ている。転送パラメータ記憶部21の各記憶領域21a〜21h
には、例えばそのシステムの起動時において、リードラ
イト制御回路９によりそのシステムのマイクロプロセッ
サからのアドレス信号及びリードライト信号に基づいて
相手先システム毎に同期転送オフセット，同期転送ピリ
オド及び転送幅等の転送パラメータが予め記憶されてい
る。
リードライト制御回路９は、データ転送に際してその
システムのマイクロプロセッサからSCSI装置20に相手先
システムの指示がある、即ち、マイクロプロセッサから
のアドレス信号及びリードライト信号が入力されるとと
もに、相手先システムのIDコードが入力されると、同プ
ロセッサからのIDコードをID設定レジスタ６に記憶させ
る。又、リードライト制御回路９は同プロセッサからの
各種データをレジスタ８に記憶させる。
システムのマイクロプロセッサからSCSI装置20に相手先
システムの指示がある、即ち、マイクロプロセッサから
のアドレス信号及びリードライト信号が入力されるとと
もに、相手先システムのIDコードが入力されると、同プ
ロセッサからのIDコードをID設定レジスタ６に記憶させ
る。又、リードライト制御回路９は同プロセッサからの
各種データをレジスタ８に記憶させる。
アドレスデコーダ22はID設定レジスタ６に設定された
IDコードをデコードして、前記転送パラメータ記憶部21
のいずれかの記憶領域21a〜21hをアクセスし、その記憶
領域に記憶されている相手先システムの転送パラメータ
を転送制御回路10に出力させる。
IDコードをデコードして、前記転送パラメータ記憶部21
のいずれかの記憶領域21a〜21hをアクセスし、その記憶
領域に記憶されている相手先システムの転送パラメータ
を転送制御回路10に出力させる。
そして、転送制御回路10はID設定レジスタ6,アドレス
デコーダ22によりアクセスされた記憶領域の内容及び転
送相手のシステムのSCSI装置との間でのリクエスト信号
REQ及びアクノリッジ信号ACKに基づいてデータFIFO11を
制御して転送又は転受したデータを相手システム又は自
己のシステムのマイクロプロセッサに転送する。
デコーダ22によりアクセスされた記憶領域の内容及び転
送相手のシステムのSCSI装置との間でのリクエスト信号
REQ及びアクノリッジ信号ACKに基づいてデータFIFO11を
制御して転送又は転受したデータを相手システム又は自
己のシステムのマイクロプロセッサに転送する。
このように、本実施例ではそのシステムのSCSI装置20
に転送パラメータ記憶部21を設け、その各記憶領域21a
〜21hに各相手先システムの転送パラメータの全てを予
め記憶させておき、そのシステムのマイクロプロセッサ
からSCSI装置20のID設定レジスタ６に転送相手先システ
ムのIDコードを設定すれば、アドレスデコーダ22により
転送パラメータ記憶部21のいずれかの記憶領域21a〜21h
がアクセスされて相手先システムの転送パラメータがセ
ットされる。従って、異なるシステムのSCSI装置との間
でデータ転送を繰り返し行う場合にはその転送相手先シ
ステムあるいは結合している相手先システムのIDコード
のみを設定すればよく、マイクロプロセッサとSCSI装置
20との間における相手先システムの転送パラメータの設
定処理動作をなくすことができる。その結果、ソフトウ
ェアの負担を軽減でき、転送効率を向上させてデータ転
送の高速化を図ることができる。
に転送パラメータ記憶部21を設け、その各記憶領域21a
〜21hに各相手先システムの転送パラメータの全てを予
め記憶させておき、そのシステムのマイクロプロセッサ
からSCSI装置20のID設定レジスタ６に転送相手先システ
ムのIDコードを設定すれば、アドレスデコーダ22により
転送パラメータ記憶部21のいずれかの記憶領域21a〜21h
がアクセスされて相手先システムの転送パラメータがセ
ットされる。従って、異なるシステムのSCSI装置との間
でデータ転送を繰り返し行う場合にはその転送相手先シ
ステムあるいは結合している相手先システムのIDコード
のみを設定すればよく、マイクロプロセッサとSCSI装置
20との間における相手先システムの転送パラメータの設
定処理動作をなくすことができる。その結果、ソフトウ
ェアの負担を軽減でき、転送効率を向上させてデータ転
送の高速化を図ることができる。
［第二実施例］ 次に、第二実施例を第３図に従って説明する。
この例における転送パラメータ記憶部21はアドレスデ
コーダを内蔵したRAM（ランダムアクセスメモリ）より
なる同期転送オフセットメモリ23,同期転送ピリオドメ
モリ24及び転送幅メモリ25で構成され、各メモリ23〜25
にはマイクロプロセッサより８ビットのデータ信号D7〜
D0が入力されている。又、ID設定レジスタ６は３つのフ
リップフロップ（以下、F/Fという）26a〜26cで構成さ
れ、各F/F26a〜26cには前記データ信号D7〜D0の内、そ
れぞれデータ信号D0,D1,D2が入力されるとともに、各F/
F26a〜26cの出力信号は前記各メモリ23〜25のアドレス
入力端子AI0〜AI2に入力されている。
コーダを内蔵したRAM（ランダムアクセスメモリ）より
なる同期転送オフセットメモリ23,同期転送ピリオドメ
モリ24及び転送幅メモリ25で構成され、各メモリ23〜25
にはマイクロプロセッサより８ビットのデータ信号D7〜
D0が入力されている。又、ID設定レジスタ６は３つのフ
リップフロップ（以下、F/Fという）26a〜26cで構成さ
れ、各F/F26a〜26cには前記データ信号D7〜D0の内、そ
れぞれデータ信号D0,D1,D2が入力されるとともに、各F/
F26a〜26cの出力信号は前記各メモリ23〜25のアドレス
入力端子AI0〜AI2に入力されている。
セレクタ27にはマイクロプロセッサよりアドレス信号
A3〜A0が入力されるとともに、ライン信号WRが入力され
るようになっている。そして、セレクタ27はアドレス信
号A3〜A0に基づいて複数設けられたリードライン信号線
WEの内、いずれか１つを介してID設定レジスタ６、各メ
モリ23〜25の１つにライト信号を出力するようになって
いる。この例ではアドレス信号A3〜A0の論理値が「000
1」の時リードライト信号線WE1を介してID設定レジスタ
６に、論理値が「0010」の時リードライト信号線WE2を
介して同期転送オフセットメモリ23に、論理値が「001
1」の時リードライト信号線WE3を介して同期転送ピリオ
ドメモリ24に、又、論理値が「0100」の時リードライト
信号線WE4を介して転送幅メモリ25にライト信号を出力
する。
A3〜A0が入力されるとともに、ライン信号WRが入力され
るようになっている。そして、セレクタ27はアドレス信
号A3〜A0に基づいて複数設けられたリードライン信号線
WEの内、いずれか１つを介してID設定レジスタ６、各メ
モリ23〜25の１つにライト信号を出力するようになって
いる。この例ではアドレス信号A3〜A0の論理値が「000
1」の時リードライト信号線WE1を介してID設定レジスタ
６に、論理値が「0010」の時リードライト信号線WE2を
介して同期転送オフセットメモリ23に、論理値が「001
1」の時リードライト信号線WE3を介して同期転送ピリオ
ドメモリ24に、又、論理値が「0100」の時リードライト
信号線WE4を介して転送幅メモリ25にライト信号を出力
する。
そして、上記のように構成された転送パラメータ記憶
部21に対して転送相手先システムの転送パラメータを記
憶させる場合には、まず、相手先システムのIDコードを
３ビットのデータ信号D2〜D0で入力する。即ち、相手先
システムのIDコードがID0であればデータ信号の論理値
を「000」とし、ID1であれば論理値を「001」とし、ID6
であれば論理値を「110」とする。
部21に対して転送相手先システムの転送パラメータを記
憶させる場合には、まず、相手先システムのIDコードを
３ビットのデータ信号D2〜D0で入力する。即ち、相手先
システムのIDコードがID0であればデータ信号の論理値
を「000」とし、ID1であれば論理値を「001」とし、ID6
であれば論理値を「110」とする。
この状態で、アドレス信号A3〜A0の論理値を「0001」
としてID設定レジスタ６にライト信号を出力する。これ
により、各F/F26c,26b,26aにIDコードに対応するデータ
信号がセットされて各メモリ23〜25のアドレス入力端子
AI2〜AI0に出力され、各メモリ23〜25において相手先シ
ステムのIDコードに対応するアドレスがアクセスされ
る。
としてID設定レジスタ６にライト信号を出力する。これ
により、各F/F26c,26b,26aにIDコードに対応するデータ
信号がセットされて各メモリ23〜25のアドレス入力端子
AI2〜AI0に出力され、各メモリ23〜25において相手先シ
ステムのIDコードに対応するアドレスがアクセスされ
る。
次に、アドレス信号A3〜A0の論理値を「0010」として
同期転送オフセットメモリ23にライト信号を出力すると
ともに、相手先システムの同期転送オフセットデータD7
〜D0を出力すると、同期転送オフセットメモリ23におい
てID設定レジスタ６によりアクセスされたアドレスにオ
フセットデータが書き込まれる。続いて、アドレス信号
A3〜A0の論理値を「0011」として同期転送ピリオドメモ
リ24にライト信号を出力するとともに、相手先システム
の同期転送ピリオドデータD7〜D0を出力すると、同期転
送ピリオドメモリ24のID設定レジスタ６によりアクセス
されたアドレスにピリオドデータが書き込まれる。さら
に、アドレス信号A3〜A0の論理値を「0100」として転送
幅メモリ25にライト信号を出力するとともに、相手先シ
ステムの転送幅データD7〜D0を出力すると、転送幅メモ
リ25のID設定レジスタ６によりアクセスされたアドレス
に転送幅データが書き込まれる。
同期転送オフセットメモリ23にライト信号を出力すると
ともに、相手先システムの同期転送オフセットデータD7
〜D0を出力すると、同期転送オフセットメモリ23におい
てID設定レジスタ６によりアクセスされたアドレスにオ
フセットデータが書き込まれる。続いて、アドレス信号
A3〜A0の論理値を「0011」として同期転送ピリオドメモ
リ24にライト信号を出力するとともに、相手先システム
の同期転送ピリオドデータD7〜D0を出力すると、同期転
送ピリオドメモリ24のID設定レジスタ６によりアクセス
されたアドレスにピリオドデータが書き込まれる。さら
に、アドレス信号A3〜A0の論理値を「0100」として転送
幅メモリ25にライト信号を出力するとともに、相手先シ
ステムの転送幅データD7〜D0を出力すると、転送幅メモ
リ25のID設定レジスタ６によりアクセスされたアドレス
に転送幅データが書き込まれる。
従って、例えば第13図に示すIDコードがID0であるレ
ーザプリンタ４の転送パラメータを記憶させるには、デ
ータ信号D2〜D0の論理値を「000」とした状態で、アド
レス信号A3〜A0の論理値を「0001」としてID設定レジス
タ６にライト信号を出力し、各F/F26c〜26aに「000」を
セットして各メモリ23〜25の「000」番地をアクセスす
る。この状態で、アドレス信号A3〜A0の論理値を「001
0」として同期転送オフセットメモリ23にライト信号を
出力するとともに、レーザプリンタ４の同期転送オフセ
ットデータD7〜D0を出力すると、同期転送オフセットメ
モリ23の「000」番地にオフセットデータが書き込まれ
る。続いて、アドレス番号A3〜A0の論理値を「0011」と
して同期転送ピリオドメモリ24にライト信号を出力する
とともに、レーザプリンタ４の同期転送ピリオドデータ
D7〜D0を出力すると、同期転送ピリオドメモリ24の「00
0」番地にピリオドデータが書き込まれる。さらに、ア
ドレス信号A3〜A0の論理値を「0100」として転送幅メモ
リ25にライト信号を出力するとともに、レーザプリンタ
４の転送幅データD7〜D0を出力すると、転送幅メモリ25
の「000」番地に転送幅データが書き込まれる。
ーザプリンタ４の転送パラメータを記憶させるには、デ
ータ信号D2〜D0の論理値を「000」とした状態で、アド
レス信号A3〜A0の論理値を「0001」としてID設定レジス
タ６にライト信号を出力し、各F/F26c〜26aに「000」を
セットして各メモリ23〜25の「000」番地をアクセスす
る。この状態で、アドレス信号A3〜A0の論理値を「001
0」として同期転送オフセットメモリ23にライト信号を
出力するとともに、レーザプリンタ４の同期転送オフセ
ットデータD7〜D0を出力すると、同期転送オフセットメ
モリ23の「000」番地にオフセットデータが書き込まれ
る。続いて、アドレス番号A3〜A0の論理値を「0011」と
して同期転送ピリオドメモリ24にライト信号を出力する
とともに、レーザプリンタ４の同期転送ピリオドデータ
D7〜D0を出力すると、同期転送ピリオドメモリ24の「00
0」番地にピリオドデータが書き込まれる。さらに、ア
ドレス信号A3〜A0の論理値を「0100」として転送幅メモ
リ25にライト信号を出力するとともに、レーザプリンタ
４の転送幅データD7〜D0を出力すると、転送幅メモリ25
の「000」番地に転送幅データが書き込まれる。
そして、データ転送に際してそのシステムのマイクロ
プロセッサからSCSI装置20に相手先システムの指示があ
る、即ち、相手先システムのIDコードがデータ信号D2〜
D0にてID設定レジスタ６に出力されるとともに、アドレ
ス信号A3〜A0の論理値が「0001」にされてID設定レジス
タ６にライト信号が出力され各F/F26c〜26aに前記デー
タ信号D2〜D0がセットされると、各メモリ23〜25におい
て相手先システムのIDコードに対応するアドレスがアク
セスされる。この状態では各メモリ23〜25に対してライ
ト信号が出力されていないので、同期転送オフセットメ
モリ23の各出力端子DO7〜DO0よりオフセットデータが、
同期転送ピリオドメモリ24の各出力端子DO7〜DO0よりピ
リオドデータが、そして、転送幅メモリ25の各出力端子
DO7〜DO0より転送幅データが出力される。
プロセッサからSCSI装置20に相手先システムの指示があ
る、即ち、相手先システムのIDコードがデータ信号D2〜
D0にてID設定レジスタ６に出力されるとともに、アドレ
ス信号A3〜A0の論理値が「0001」にされてID設定レジス
タ６にライト信号が出力され各F/F26c〜26aに前記デー
タ信号D2〜D0がセットされると、各メモリ23〜25におい
て相手先システムのIDコードに対応するアドレスがアク
セスされる。この状態では各メモリ23〜25に対してライ
ト信号が出力されていないので、同期転送オフセットメ
モリ23の各出力端子DO7〜DO0よりオフセットデータが、
同期転送ピリオドメモリ24の各出力端子DO7〜DO0よりピ
リオドデータが、そして、転送幅メモリ25の各出力端子
DO7〜DO0より転送幅データが出力される。
［第三実施例］ 第4,5図は第三実施例を示し、前記転送パラメータ記
憶部を論理回路により構成したものである。例えば第４
図は各相手先システムの転送パラメータの内、各同期転
送オフセットを予め保持する同期転送オフセットレジス
タ28を示し、同レジスタ28はほぼ同一構成の８つのマク
ロ29A〜29Hで構成されている。そして、転送パラメータ
記憶部は同期転送オフセットレジスタ28以外に、同レジ
スタ28と同様の構成を持つ同期転送ピリオドレジスタ及
び転送幅レジスタで構成される。
憶部を論理回路により構成したものである。例えば第４
図は各相手先システムの転送パラメータの内、各同期転
送オフセットを予め保持する同期転送オフセットレジス
タ28を示し、同レジスタ28はほぼ同一構成の８つのマク
ロ29A〜29Hで構成されている。そして、転送パラメータ
記憶部は同期転送オフセットレジスタ28以外に、同レジ
スタ28と同様の構成を持つ同期転送ピリオドレジスタ及
び転送幅レジスタで構成される。
第５図に示すように、前記同期転送オフセットレジス
タ28のマクロ29Aは８つのF/F30a〜30hと、一方の入力端
子が各F/F30a〜30hの出力端子に、他方の入力端子がデ
コーダ38の各出力端子ID7〜ID0に接続された２入力AND
回路31a〜31hと、各AND回路31a〜31hの出力端子に接続
された８入力OR回路32とで構成されている。各F/F30a〜
30hのセット端子にはバッファ33を介してデータ信号D7
が入力されるようになっており、各F/F30a〜30hには各
相手先システムの同期転送オフセットデータの最上位ビ
ットのみが記憶される。
タ28のマクロ29Aは８つのF/F30a〜30hと、一方の入力端
子が各F/F30a〜30hの出力端子に、他方の入力端子がデ
コーダ38の各出力端子ID7〜ID0に接続された２入力AND
回路31a〜31hと、各AND回路31a〜31hの出力端子に接続
された８入力OR回路32とで構成されている。各F/F30a〜
30hのセット端子にはバッファ33を介してデータ信号D7
が入力されるようになっており、各F/F30a〜30hには各
相手先システムの同期転送オフセットデータの最上位ビ
ットのみが記憶される。
尚、第４図に示す各マクロ29B〜29Hではそれぞれデー
タ信号D6〜D0が入力され、マクロ29Bには同期転送オフ
セットデータの第２の上位ビットのみが、マクロ29Cに
は第３の上位ビットのみが、以下同様にしてマクロ29H
には最下位ビットのみが記憶される。
タ信号D6〜D0が入力され、マクロ29Bには同期転送オフ
セットデータの第２の上位ビットのみが、マクロ29Cに
は第３の上位ビットのみが、以下同様にしてマクロ29H
には最下位ビットのみが記憶される。
そして、上記のように構成された同期転送オフセット
レジスタ28に同期転送オフセットデータの書き込みを行
うには、まず、相手先システムのIDコード、例えば、第
13図に示すホストコンピュータ１のID7に対応するデー
タ信号D2〜D0をバッファ34c〜34aを介してID設定レジス
タ６の各F/F26c〜26aに出力する。又、アドレス信号A2
〜A0の論理値を「001」とし、ライト信号WRの論理値を
「０」としてバッファ35d〜35aを介して出力すると、ア
ドレス信号A1,A2及びライト信号WRはインバータ36a〜36
cにより反転されて４入力NAND回路37に入力され、NAND
回路37からは論理値「０」の信号が出力される。
レジスタ28に同期転送オフセットデータの書き込みを行
うには、まず、相手先システムのIDコード、例えば、第
13図に示すホストコンピュータ１のID7に対応するデー
タ信号D2〜D0をバッファ34c〜34aを介してID設定レジス
タ６の各F/F26c〜26aに出力する。又、アドレス信号A2
〜A0の論理値を「001」とし、ライト信号WRの論理値を
「０」としてバッファ35d〜35aを介して出力すると、ア
ドレス信号A1,A2及びライト信号WRはインバータ36a〜36
cにより反転されて４入力NAND回路37に入力され、NAND
回路37からは論理値「０」の信号が出力される。
この状態で、ライト信号WRの論理値を「０」から
「１」に切替えると、NAND回路37から論理値「１」のラ
イト信号WA0が出力され、各F/F26c〜26aにホストコンピ
ュータ１のIDコードに対応するデータ信号D2〜D0がセッ
トされてデコーダ38に出力される。そして、このデータ
信号D2〜D0に基づいてデコーダ38の８つの出力端子ID7
〜ID0の内、出力端子ID7より対応するNAND街路39hにの
み論理値「１」の信号が出力され続ける。
「１」に切替えると、NAND回路37から論理値「１」のラ
イト信号WA0が出力され、各F/F26c〜26aにホストコンピ
ュータ１のIDコードに対応するデータ信号D2〜D0がセッ
トされてデコーダ38に出力される。そして、このデータ
信号D2〜D0に基づいてデコーダ38の８つの出力端子ID7
〜ID0の内、出力端子ID7より対応するNAND街路39hにの
み論理値「１」の信号が出力され続ける。
次に、相手先システム（ホストコンピュータ１）の同
期転送オフセットデータD7〜D0を出力するとともに、ア
ドレス信号A2〜A0の論理値を「010」に切替えると、ア
ドレス信号A0,A2はインバータ40a,40bにより反転されて
AND回路41に入力されるため、AND回路41から前記各NAND
回路39a〜39hに論理値「１」の信号が出力される。
期転送オフセットデータD7〜D0を出力するとともに、ア
ドレス信号A2〜A0の論理値を「010」に切替えると、ア
ドレス信号A0,A2はインバータ40a,40bにより反転されて
AND回路41に入力されるため、AND回路41から前記各NAND
回路39a〜39hに論理値「１」の信号が出力される。
この状態において、ライト信号WRの論理値を「１」か
ら「０」に切替えた後、直ちに「１」に切替えると、NA
ND回路39hから論理値「１」→「０」→「１」のライト
信号WR7が各マクロ29A〜29HのF/F30hに出力される。そ
の結果、各マクロ29A〜29HのF/F30hに同期転送オフセッ
トデータD7〜D0の各ビットがセットされる。
ら「０」に切替えた後、直ちに「１」に切替えると、NA
ND回路39hから論理値「１」→「０」→「１」のライト
信号WR7が各マクロ29A〜29HのF/F30hに出力される。そ
の結果、各マクロ29A〜29HのF/F30hに同期転送オフセッ
トデータD7〜D0の各ビットがセットされる。
そして、データ転送に際してそのシステムのマイクロ
プロセッサからSCSI装置20に相手先システムの指示があ
る。即ち、相手先システムのIDコードがデータ信号D2〜
D0にてID設定レジスタ６に出力されるとともに、アドレ
ス信号A3〜A0の論理値が「0001」にされてID設定レジス
タ６にライト信号が出力されて各F/F26c〜26aに前記デ
ータ信号D2〜D0がセットされると、デコーダ38の出力端
子ID7〜ID0の内、いずれか１つより論理値「１」の信号
が出力される。従って、各マクロ29A〜29Hについて同一
のAND回路のみが能動状態となり、そのAND回路に対応す
るF/Fの内容がOR回路32を介して出力される。例えば、
デコーダ38の出力端子ID7より論理値「１」の信号が出
力されると、各マクロ29A〜29HについてAND回路31hのみ
が能動状態となり、各F/F30hの内容が各OR回路32を介し
て出力される。
プロセッサからSCSI装置20に相手先システムの指示があ
る。即ち、相手先システムのIDコードがデータ信号D2〜
D0にてID設定レジスタ６に出力されるとともに、アドレ
ス信号A3〜A0の論理値が「0001」にされてID設定レジス
タ６にライト信号が出力されて各F/F26c〜26aに前記デ
ータ信号D2〜D0がセットされると、デコーダ38の出力端
子ID7〜ID0の内、いずれか１つより論理値「１」の信号
が出力される。従って、各マクロ29A〜29Hについて同一
のAND回路のみが能動状態となり、そのAND回路に対応す
るF/Fの内容がOR回路32を介して出力される。例えば、
デコーダ38の出力端子ID7より論理値「１」の信号が出
力されると、各マクロ29A〜29HについてAND回路31hのみ
が能動状態となり、各F/F30hの内容が各OR回路32を介し
て出力される。
［第四実施例］ 次に第四実施例を第６図に従って説明する。
この例におけるSCSI装置20は第一実施例における構成
に加え、SCSIデータバスに接続されたネクサスID作成回
路43、及びSCSIデータバスを介して結合した相手先シス
テムのIDコードを記憶するネクサスIDレジスタ44を備え
ている。
に加え、SCSIデータバスに接続されたネクサスID作成回
路43、及びSCSIデータバスを介して結合した相手先シス
テムのIDコードを記憶するネクサスIDレジスタ44を備え
ている。
このネクサスID作成回路43はSCSIバスを通じて転送相
手先と結合した後、インフォメーション（メッセージ、
コマンド、データ、ステータス）信号のやりとりが可能
になった時、SCSIデータバス上に出力されている転送相
手先システムのIDと自己システムのIDのオア値に基づい
て転送相手先システムのIDコードをネクサスIDレジスタ
44に取り込む。即ち、このデータ（転送パラメータ）の
記憶は、ビジィー信号BSYで結合した後、インフォメー
ションのうちのメッセージが伝えられたことにより、転
送元SCSI装置が出力したメッセージに対し転送先SCSI装
置ではそのメッセージ中から転送元SCSI装置のパラメー
タを記憶する。一方、送信元SCSIは転送先のSCSIから返
送信されたメッセージを記憶する。そして、各SCSI装置
ではネクサスIDレジスタ44に取り込まれた転送相手先シ
ステムのIDコードに基づいて、同期データの転送時に転
送パラメータ記憶部21に記憶されている各転送相手先シ
ステムの転送パラメータのうち、転送相手先システムの
転送パラメータを取り出す。
手先と結合した後、インフォメーション（メッセージ、
コマンド、データ、ステータス）信号のやりとりが可能
になった時、SCSIデータバス上に出力されている転送相
手先システムのIDと自己システムのIDのオア値に基づい
て転送相手先システムのIDコードをネクサスIDレジスタ
44に取り込む。即ち、このデータ（転送パラメータ）の
記憶は、ビジィー信号BSYで結合した後、インフォメー
ションのうちのメッセージが伝えられたことにより、転
送元SCSI装置が出力したメッセージに対し転送先SCSI装
置ではそのメッセージ中から転送元SCSI装置のパラメー
タを記憶する。一方、送信元SCSIは転送先のSCSIから返
送信されたメッセージを記憶する。そして、各SCSI装置
ではネクサスIDレジスタ44に取り込まれた転送相手先シ
ステムのIDコードに基づいて、同期データの転送時に転
送パラメータ記憶部21に記憶されている各転送相手先シ
ステムの転送パラメータのうち、転送相手先システムの
転送パラメータを取り出す。
このように、本実施例ではそのシステムのSCSI装置20
に転送パラメータ記憶部21を設けてその各記憶領域21a
〜21hに各相手先システムの転送パラメータの全てを予
め記憶させておき、そのシステムのマイクロプロセッサ
からSCSI装置20に対して結合した相手先との間に転送を
行う指示がされていれば、ネクサスIDレジスタ44に転送
相手先システムのIDコードが記憶され、そのIDコードに
基づいてアドレスデコーダ22により転送パラメータ記憶
部21のいずれかの記憶領域21a〜21hがアクセスされて相
手先システムの転送パラメータが自動的にセットされ
る。従って、本実施例では転送相手先システムの転送パ
ラメータを設定するために、マイクロプロセッサからそ
のSCSI装置に対して転送相手先システムのIDコードを設
定する必要がなくなり、ソフトウェアの負担をより軽減
でき、転送効率を向上させてデータ転送の高速化を図る
ことができる。
に転送パラメータ記憶部21を設けてその各記憶領域21a
〜21hに各相手先システムの転送パラメータの全てを予
め記憶させておき、そのシステムのマイクロプロセッサ
からSCSI装置20に対して結合した相手先との間に転送を
行う指示がされていれば、ネクサスIDレジスタ44に転送
相手先システムのIDコードが記憶され、そのIDコードに
基づいてアドレスデコーダ22により転送パラメータ記憶
部21のいずれかの記憶領域21a〜21hがアクセスされて相
手先システムの転送パラメータが自動的にセットされ
る。従って、本実施例では転送相手先システムの転送パ
ラメータを設定するために、マイクロプロセッサからそ
のSCSI装置に対して転送相手先システムのIDコードを設
定する必要がなくなり、ソフトウェアの負担をより軽減
でき、転送効率を向上させてデータ転送の高速化を図る
ことができる。
［第五実施例］ 次に第五実施例を第７〜９図に従って説明する。
この第五実施例は前記第二実施例の構成に加え、ネク
サスID作成回路43及びネクサスIDレジスタ44を付加する
とともに、ネクサスIDレジスタ44と前記ID設定レジスタ
６との出力のいずれか一方を選択する選択回路45を設け
て構成されている。
サスID作成回路43及びネクサスIDレジスタ44を付加する
とともに、ネクサスIDレジスタ44と前記ID設定レジスタ
６との出力のいずれか一方を選択する選択回路45を設け
て構成されている。
第８図に示すように、ネクサスID作成回路43にはSCSI
データバスより８つビットDB7〜DB0が入力されるととも
に、ビジィー信号BSYが入力されている。第８図に示す
ように、ネクサスID作成回路43のレジスタ46は３つのF/
F46a〜46cよりなり、自己のマイクロプロセッサから入
力される自己のIDコードを各F/F46a〜46cに記憶するよ
うになっている。デコーダ47にはレジスタ46の各F/F46a
〜46cの出力が入力され、同デコーダ47のF/F46a〜46cか
ら入力されるIDコードをデコードし、８つの出力端子の
うち、いずれか１つの出力端子のみから論理値「０」の
信号を出力し、他の７つの出力端子から論理値「１」の
信号を出力する。８つの２入力AND回路48a〜48hの一方
の入力端子には前記デコーダ47の各出力端子の出力信号
が入力され、他方の入力端子にはSCSIデータバスのビッ
トDB7〜DB0が入力され、各AND回路48a〜48hの出力信号
はエンコーダ49に入力されている。
データバスより８つビットDB7〜DB0が入力されるととも
に、ビジィー信号BSYが入力されている。第８図に示す
ように、ネクサスID作成回路43のレジスタ46は３つのF/
F46a〜46cよりなり、自己のマイクロプロセッサから入
力される自己のIDコードを各F/F46a〜46cに記憶するよ
うになっている。デコーダ47にはレジスタ46の各F/F46a
〜46cの出力が入力され、同デコーダ47のF/F46a〜46cか
ら入力されるIDコードをデコードし、８つの出力端子の
うち、いずれか１つの出力端子のみから論理値「０」の
信号を出力し、他の７つの出力端子から論理値「１」の
信号を出力する。８つの２入力AND回路48a〜48hの一方
の入力端子には前記デコーダ47の各出力端子の出力信号
が入力され、他方の入力端子にはSCSIデータバスのビッ
トDB7〜DB0が入力され、各AND回路48a〜48hの出力信号
はエンコーダ49に入力されている。
そして、このエンコーダ49に第7,8図に示すネクサスI
Dレジスタ44が接続されている。ネクサスIDレジスタ44
は３つのF/F44a〜44cで構成され、各F/F44a〜44cにはエ
ンコーダ49のエンコード値が入力されるようになってい
る。
Dレジスタ44が接続されている。ネクサスIDレジスタ44
は３つのF/F44a〜44cで構成され、各F/F44a〜44cにはエ
ンコーダ49のエンコード値が入力されるようになってい
る。
第７図に示すように、選択回路45のAND回路50a〜50c
の一方の入力端子には前記ID設定レジスタ６の各F/F26a
〜26cの出力信号が入力されるとともに、他方の入力端
子にはインバータ52を介してデータフェーズ開始信号
（データ転送の状態を示すSCSI装置の内部信号）が入力
されるようになっている。又、AND回路51a〜51cの一方
の入力端子には前記ネクサスIDレジスタ44の各F/F44a〜
44cの出力信号が入力されるとともに、他方の入力端子
にはデータフェーズ開始信号（データ転送の状態を示す
信号）が入力されるようになっている。そして、AND回
路50a,51aの出力信号はOR回路53aに、AND回路50b,51bの
出力信号はOR回路53bに、AND回路50c,51cの出力信号はO
R回路53cに入力され、各OR回路53a〜53cの出力信号は前
記各メモリ23〜25のアドレス入力端子AI0〜AI2に入力さ
れている。
の一方の入力端子には前記ID設定レジスタ６の各F/F26a
〜26cの出力信号が入力されるとともに、他方の入力端
子にはインバータ52を介してデータフェーズ開始信号
（データ転送の状態を示すSCSI装置の内部信号）が入力
されるようになっている。又、AND回路51a〜51cの一方
の入力端子には前記ネクサスIDレジスタ44の各F/F44a〜
44cの出力信号が入力されるとともに、他方の入力端子
にはデータフェーズ開始信号（データ転送の状態を示す
信号）が入力されるようになっている。そして、AND回
路50a,51aの出力信号はOR回路53aに、AND回路50b,51bの
出力信号はOR回路53bに、AND回路50c,51cの出力信号はO
R回路53cに入力され、各OR回路53a〜53cの出力信号は前
記各メモリ23〜25のアドレス入力端子AI0〜AI2に入力さ
れている。
従って、まず、転送元システムが転送相手先システム
を選択するため、BSY信号とSEL信号がアサートされたア
ービトレーション（バス使用権獲得）後、転送元システ
ムはSCSIデータバスに自己のIDと相手先システムのIDの
OR値を出力する。その後、転送元システムはビジィー信
号BSYをネゲートし、相手先システムがBSY信号をアサー
トして応答するのを待つ。相手先システムが規定時間内
にBSY信号をアサートすると、ネクサスが完成する。こ
のとき、各々のネクサスIDレジスタに相互のIDが保持さ
れる。転送元は転送先側からのアサートされたBSY信号
を確認すると、SEL信号をリリースする。この後、メッ
セージフェーズ、コマンドフェーズを経て、データ転送
フェーズに入る。データ転送において、相互に同期転送
に対する了解が得られていると、転送パラメータレジス
タに同期転送に対する了解事項（オフセット，ピリオ
ド，他）がセットされているので、ネクサスIDレジスタ
44にて自動的に選択する。
を選択するため、BSY信号とSEL信号がアサートされたア
ービトレーション（バス使用権獲得）後、転送元システ
ムはSCSIデータバスに自己のIDと相手先システムのIDの
OR値を出力する。その後、転送元システムはビジィー信
号BSYをネゲートし、相手先システムがBSY信号をアサー
トして応答するのを待つ。相手先システムが規定時間内
にBSY信号をアサートすると、ネクサスが完成する。こ
のとき、各々のネクサスIDレジスタに相互のIDが保持さ
れる。転送元は転送先側からのアサートされたBSY信号
を確認すると、SEL信号をリリースする。この後、メッ
セージフェーズ、コマンドフェーズを経て、データ転送
フェーズに入る。データ転送において、相互に同期転送
に対する了解が得られていると、転送パラメータレジス
タに同期転送に対する了解事項（オフセット，ピリオ
ド，他）がセットされているので、ネクサスIDレジスタ
44にて自動的に選択する。
即ち、データフェーズ開始信号の論理値が「１」、即
ち、データ転送を開始する場合には、AND回路51a,51b,5
1cの論理値「１」の信号が入力されるため、ネクサスID
レジスタ44の各F/F44a〜44cの出力信号が選択され、各O
R回路53a〜53cを介して前記各メモリ23〜25のアドレス
入力端子AI0〜AI2に出力される。その結果、各メモリ23
〜25において相手先システムのIDコードに対応するアド
レスがアクセスされ、同期転送オフセットメモリ23の各
出力端子DO7〜DO0よりオフセットデータが、同期転送ピ
リオドメモリ24の各出力端子DO7〜DO0よりピリオドデー
タが、そして、転送幅メモリ25の各出力端子DO7〜DO0よ
り転送幅データが出力される。尚、記憶部分へのデータ
の書き込みは、随時行うことが可能であるが、普通、ネ
クサスが完成して相手の転送能力をメッセージの形で受
領した後である。ID設定はネクサスするための相手をSC
SI装置に示すための、転送パラメータをID毎に管理する
ために行う。
ち、データ転送を開始する場合には、AND回路51a,51b,5
1cの論理値「１」の信号が入力されるため、ネクサスID
レジスタ44の各F/F44a〜44cの出力信号が選択され、各O
R回路53a〜53cを介して前記各メモリ23〜25のアドレス
入力端子AI0〜AI2に出力される。その結果、各メモリ23
〜25において相手先システムのIDコードに対応するアド
レスがアクセスされ、同期転送オフセットメモリ23の各
出力端子DO7〜DO0よりオフセットデータが、同期転送ピ
リオドメモリ24の各出力端子DO7〜DO0よりピリオドデー
タが、そして、転送幅メモリ25の各出力端子DO7〜DO0よ
り転送幅データが出力される。尚、記憶部分へのデータ
の書き込みは、随時行うことが可能であるが、普通、ネ
クサスが完成して相手の転送能力をメッセージの形で受
領した後である。ID設定はネクサスするための相手をSC
SI装置に示すための、転送パラメータをID毎に管理する
ために行う。
又、データフェーズ開始信号の論理値が「０」、即
ち、データ転送を開始しない場合には、インバータ52を
介してAND回路50a,50b,50cに論理値「１」の信号が入力
されるため、前記ID設定レジスタ６の各F/F26a〜26cの
出力信号が選択され、各OR回路53a〜53cを介して前記各
メモリ23〜25のアドレス入力端子AI0〜AI2に出力され
る。そして、この状態で各メモリ23〜25に対して転送相
手先システムの転送パラメータを予め記憶させることが
できる。
ち、データ転送を開始しない場合には、インバータ52を
介してAND回路50a,50b,50cに論理値「１」の信号が入力
されるため、前記ID設定レジスタ６の各F/F26a〜26cの
出力信号が選択され、各OR回路53a〜53cを介して前記各
メモリ23〜25のアドレス入力端子AI0〜AI2に出力され
る。そして、この状態で各メモリ23〜25に対して転送相
手先システムの転送パラメータを予め記憶させることが
できる。
尚、ネクサスIDレジスタ44に対する相手先システムの
IDデータの保持は、相手を選択するときには、自己シス
テムのIDと相手先システムのIDのOR値をSCSIデータバス
に出力し、選択側がBSY信号をネゲート（SCSIデータバ
ス上で「Ｈ」）にすることにより行われ、被選択側はSC
SIデータバス上に自己（選択する側からいえば相手）の
IDがあることを確認した後（SCSI装置の規格ではパリテ
ィーが一致しIDビットが２つ以上ない場合）、BSY信号
をアサート（SCSIバス上で「Ｌ」）にすることにより応
答する。このことにより、結合（ネクサス）が完成す
る。
IDデータの保持は、相手を選択するときには、自己シス
テムのIDと相手先システムのIDのOR値をSCSIデータバス
に出力し、選択側がBSY信号をネゲート（SCSIデータバ
ス上で「Ｈ」）にすることにより行われ、被選択側はSC
SIデータバス上に自己（選択する側からいえば相手）の
IDがあることを確認した後（SCSI装置の規格ではパリテ
ィーが一致しIDビットが２つ以上ない場合）、BSY信号
をアサート（SCSIバス上で「Ｌ」）にすることにより応
答する。このことにより、結合（ネクサス）が完成す
る。
即ち、例えば、第13図において、ID7のホストコンピ
ュータ１が、ID6のハードディスク装置２を選択する場
合、ホストコンピュータ１がSCSIデータバスのビットDB
7,6のみを「１」にして出力し、その後、BSY信号をネゲ
ートする。
ュータ１が、ID6のハードディスク装置２を選択する場
合、ホストコンピュータ１がSCSIデータバスのビットDB
7,6のみを「１」にして出力し、その後、BSY信号をネゲ
ートする。
ハードディスク２側ではSCSIデータバスに自己のID、
即ちビットDB6が「１」であり、ビットが２つあるの
で、結合する場合、BSY信号をアサートする。
即ちビットDB6が「１」であり、ビットが２つあるの
で、結合する場合、BSY信号をアサートする。
内部的にはホストコンピュータ１ではBSY信号がアサ
ートされることにより、この信号でネクサスIDレジスタ
44に相手先システムのIDコードを書き込む。ハードディ
スク装置２ではBSY信号をアサートすることによりネク
サスIDレジスタ44に相手先システムのIDコードを書き込
む。
ートされることにより、この信号でネクサスIDレジスタ
44に相手先システムのIDコードを書き込む。ハードディ
スク装置２ではBSY信号をアサートすることによりネク
サスIDレジスタ44に相手先システムのIDコードを書き込
む。
［第六実施例］ 次に第六実施例を第10〜12図に従って説明する。この
第六実施例は前記第三実施例の構成に加え、第五実施例
におけるネクサスID作成回路43及びネクサスIDレジスタ
44を付加するとともに、パラメータ設定デコーダ54を設
けて構成されている。
第六実施例は前記第三実施例の構成に加え、第五実施例
におけるネクサスID作成回路43及びネクサスIDレジスタ
44を付加するとともに、パラメータ設定デコーダ54を設
けて構成されている。
第12図に示すように、パラメータ設定デコーダ54はネ
クサスIDレジスタ44の各F/F44c〜44aに接続され、同デ
コーダ54の各出力端子NID7〜NID0は各マクロ29A〜29Hに
おける各AND回路31h〜31aの一方の入力端子に接続され
ている。
クサスIDレジスタ44の各F/F44c〜44aに接続され、同デ
コーダ54の各出力端子NID7〜NID0は各マクロ29A〜29Hに
おける各AND回路31h〜31aの一方の入力端子に接続され
ている。
従って、データ転送に際してSCSI装置20に相手先シス
テムの指示がある、即ち、相手先システムのIDコードが
結合により得られると、パラメータ設定デコーダ54の出
力端子NID7〜NID0の内、いずれか１つより論理値「１」
の信号が出力される。従って、各マクロ29A〜29Hについ
て同一のAND回路のみが能動状態となり、そのAND回路に
対応するF/Fの内容がOR回路32を介して出力される。例
えば、パラメータ設定デコーダ54の出力端子NID7より論
理値「１」の信号が出力されると、各マクロ29A〜29Hに
ついてAND回路31hのみが能動状態となり、各F/F30hの内
容が各OR回路32を介して出力される。
テムの指示がある、即ち、相手先システムのIDコードが
結合により得られると、パラメータ設定デコーダ54の出
力端子NID7〜NID0の内、いずれか１つより論理値「１」
の信号が出力される。従って、各マクロ29A〜29Hについ
て同一のAND回路のみが能動状態となり、そのAND回路に
対応するF/Fの内容がOR回路32を介して出力される。例
えば、パラメータ設定デコーダ54の出力端子NID7より論
理値「１」の信号が出力されると、各マクロ29A〜29Hに
ついてAND回路31hのみが能動状態となり、各F/F30hの内
容が各OR回路32を介して出力される。
［発明の効果］ 以上詳述したように、本発明によればデータ転送を行
う毎にシステムとインターフェイス装置との間での相手
システムの転送パラメータをセットさせるための処理動
作をなくし、ソフトウェアの負担を軽減し、転送効率が
向上させデータ転送の高速化を図ることができる優れた
効果がある。
う毎にシステムとインターフェイス装置との間での相手
システムの転送パラメータをセットさせるための処理動
作をなくし、ソフトウェアの負担を軽減し、転送効率が
向上させデータ転送の高速化を図ることができる優れた
効果がある。
第１図は本発明を具体化した一実施例におけるSCSI装置
の概略を示すブロック図、 第２図は転送パラメータ記憶部の構成図、 第３図はID設定レジスタ及び転送パラメータ記憶部の別
例を示すブロック図、 第４図は転送パラメータ記憶部の別例を示すブロック回
路図、 第５図はID設定レジスタ及び転送パラメータ記憶部の一
部を示す論理回路図、 第６図はSCSI装置の別例における概略を示すブロック
図、 第７図はネクサスIDレジスタを設けた別例を示すブロッ
ク回路図、 第８図はネクサスID作成回路及びネクサスIDレジスタを
示すブロック図、 第９図はネクサスID作成回路を示す論理回路図、 第10図は転送パラメータ記憶部の別例を示すブロック回
路図、 第11図はID設定レジスタ及び転送パラメータ記憶部の一
部を示す論理回路図、 第12図はネクサスID作成回路，ネクサスIDレジスタ及び
パラメータ設定デコーダを示すブロック図、 第13図はSCSI装置によるデータ転送を説明する図、 第14図は従来のSCSI装置の概略を示すブロック図であ
る。 図において、 １はホストコンピュータ、 1a,2a,3a,4aはSCSI装置、 ２はハードディスク装置、 ３はファクシミリ、 ４はレーザプリンタ、 ６はID設定レジスタ、 21は転送パラメータ記憶部である。
の概略を示すブロック図、 第２図は転送パラメータ記憶部の構成図、 第３図はID設定レジスタ及び転送パラメータ記憶部の別
例を示すブロック図、 第４図は転送パラメータ記憶部の別例を示すブロック回
路図、 第５図はID設定レジスタ及び転送パラメータ記憶部の一
部を示す論理回路図、 第６図はSCSI装置の別例における概略を示すブロック
図、 第７図はネクサスIDレジスタを設けた別例を示すブロッ
ク回路図、 第８図はネクサスID作成回路及びネクサスIDレジスタを
示すブロック図、 第９図はネクサスID作成回路を示す論理回路図、 第10図は転送パラメータ記憶部の別例を示すブロック回
路図、 第11図はID設定レジスタ及び転送パラメータ記憶部の一
部を示す論理回路図、 第12図はネクサスID作成回路，ネクサスIDレジスタ及び
パラメータ設定デコーダを示すブロック図、 第13図はSCSI装置によるデータ転送を説明する図、 第14図は従来のSCSI装置の概略を示すブロック図であ
る。 図において、 １はホストコンピュータ、 1a,2a,3a,4aはSCSI装置、 ２はハードディスク装置、 ３はファクシミリ、 ４はレーザプリンタ、 ６はID設定レジスタ、 21は転送パラメータ記憶部である。
Claims (1)
- 【請求項１】システムからインターフェイス装置に複数
の相手システムの中から選択した相手先システムの転送
パラメータを入力し、その転送パラメータに基づいてそ
のシステムと選択した相手先システム間でのデータ転送
をシステムのインターフェイス装置とその相手先システ
ムのインターフェイス装置を介して行うようにしてなる
インターフェイス装置の転送パラメータ設定方法におい
て、 前記インターフェイス装置の記憶手段に各相手先システ
ムの転送パラメータを予め記憶し、当該システムにより
指定された相手先システムのIDコード又は相手先システ
ムから転送された相手先システムのIDコードをデコード
して該相手先システムの転送パラメータが記憶されてい
る前記記憶手段の記憶領域をアクセスし、該転送パラメ
ータに基づいてデータ転送を行うようにしたことを特徴
とするインターフェイス装置の転送パラメータ設定方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065133A JP2545482B2 (ja) | 1990-03-15 | 1990-03-15 | インタ―フェイス装置の転送パラメ―タ設定方法 |
| EP91103750A EP0451516B1 (en) | 1990-03-15 | 1991-03-12 | Improved SCSI device in a small computer system |
| US07/668,554 US5283872A (en) | 1990-03-15 | 1991-03-13 | SCSI device having transfer parameter storage memory blocks which correspond to each apparatus |
| KR1019910004126A KR940001666B1 (ko) | 1990-03-15 | 1991-03-15 | 소형 컴퓨터 시스템의 개량된 scsi 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065133A JP2545482B2 (ja) | 1990-03-15 | 1990-03-15 | インタ―フェイス装置の転送パラメ―タ設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03265964A JPH03265964A (ja) | 1991-11-27 |
| JP2545482B2 true JP2545482B2 (ja) | 1996-10-16 |
Family
ID=13278073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2065133A Expired - Fee Related JP2545482B2 (ja) | 1990-03-15 | 1990-03-15 | インタ―フェイス装置の転送パラメ―タ設定方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5283872A (ja) |
| EP (1) | EP0451516B1 (ja) |
| JP (1) | JP2545482B2 (ja) |
| KR (1) | KR940001666B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850573A (en) * | 1990-08-16 | 1998-12-15 | Canon Kabushiki Kaisha | Control method for peripheral device in host computer connectable to a plurality of peripheral devices |
| US5655147A (en) * | 1991-02-28 | 1997-08-05 | Adaptec, Inc. | SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor |
| IL100127A0 (en) * | 1991-03-11 | 1992-08-18 | Future Domain Corp | Scsi controller |
| US5404549A (en) * | 1991-07-10 | 1995-04-04 | Hewlett-Packard Company | Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion |
| DE4227346C2 (de) * | 1991-08-19 | 1999-09-09 | Sequent Computer Systems Inc | Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten |
| KR940005440B1 (ko) * | 1991-12-31 | 1994-06-18 | 주식회사 금성사 | Scsi 규격에 따른 셀렉션 응답회로 |
| US5721954A (en) * | 1992-04-13 | 1998-02-24 | At&T Global Information Solutions Company | Intelligent SCSI-2/DMA processor |
| AU5169093A (en) * | 1992-10-02 | 1994-04-26 | Compaq Computer Corporation | Method for improving scsi operations by actively patching scsi processor instructions |
| US5448709A (en) * | 1992-10-13 | 1995-09-05 | Compaq Computer Corporation | Disk array controller having command descriptor blocks utilized by bus master and bus slave for respectively performing data transfer operations |
| US5659690A (en) * | 1992-10-15 | 1997-08-19 | Adaptec, Inc. | Programmably configurable host adapter integrated circuit including a RISC processor |
| NL9301093A (nl) * | 1993-06-23 | 1995-01-16 | Nederland Ptt | Processorcircuit omvattende een eerste processor, een geheugen en een periferiecircuit, en systeem omvattende het processorcircuit en een tweede processor. |
| JP3241911B2 (ja) * | 1993-12-13 | 2001-12-25 | 富士通株式会社 | ライブラリ装置を共用するデータ処理装置 |
| US5701514A (en) * | 1994-04-01 | 1997-12-23 | International Business Machines Corporation | System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate |
| JP3481308B2 (ja) * | 1994-07-12 | 2003-12-22 | 富士通株式会社 | インターフェース装置、データ転送システム及びデータ転送方法 |
| US5611056A (en) * | 1994-08-31 | 1997-03-11 | Unisys Corporation | Method for controlling the expansion of connections to a SCSI bus |
| US5729719A (en) * | 1994-09-07 | 1998-03-17 | Adaptec, Inc. | Synchronization circuit for clocked signals of similar frequencies |
| US5613076A (en) * | 1994-11-30 | 1997-03-18 | Unisys Corporation | System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus |
| KR100265708B1 (ko) * | 1996-07-16 | 2000-09-15 | 윤종용 | 스카시아이-디자동설정장치 |
| US6112278A (en) * | 1996-09-30 | 2000-08-29 | Lsi Logic Corporation | Method to store initiator information for SCSI data transfer |
| US6098146A (en) | 1997-04-11 | 2000-08-01 | Dell Usa, L. P. | Intelligent backplane for collecting and reporting information in an SSA system |
| US5931958A (en) * | 1997-04-11 | 1999-08-03 | Dell Usa, L.P. | Processor controlled link resiliency circuit for serial storage architectures |
| US6157968A (en) * | 1998-01-26 | 2000-12-05 | Motorola Inc. | Interface with selector receiving control words comprising device identifiers for determining corresponding communications parameter set for interface port transfer of data words to peripheral devices |
| US6401140B1 (en) | 1999-01-12 | 2002-06-04 | Dell Usa, L.P. | Apparatus and method for booting a computer operation system from an intelligent input/output device having no option ROM with a virtual option ROM stored in computer |
| US6901456B1 (en) | 1999-06-18 | 2005-05-31 | Lsi Logic Corporation | Method and system for SCSI host bus interconnection |
| US6708248B1 (en) * | 1999-07-23 | 2004-03-16 | Rambus Inc. | Memory system with channel multiplexing of multiple memory devices |
| US6848068B1 (en) * | 2000-06-07 | 2005-01-25 | Cypress Semiconductor Corp. | Soft coding of multiple device IDs for IEEE compliant JTAG devices |
| US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229791A (en) * | 1978-10-25 | 1980-10-21 | Digital Equipment Corporation | Distributed arbitration circuitry for data processing system |
| US4232366A (en) * | 1978-10-25 | 1980-11-04 | Digital Equipment Corporation | Bus for a data processing system with overlapped sequences |
| DE3272517D1 (en) * | 1982-03-24 | 1986-09-18 | Ibm | Method and device for the exchange of information between terminals and a central control unit |
| US4805097A (en) * | 1984-08-03 | 1989-02-14 | Motorola Computer Systems, Inc. | Memory management unit with dynamic page allocation |
| US4688166A (en) * | 1984-08-03 | 1987-08-18 | Motorola Computer Systems, Inc. | Direct memory access controller supporting multiple input/output controllers and memory units |
| US5067071A (en) * | 1985-02-27 | 1991-11-19 | Encore Computer Corporation | Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus |
| US4987530A (en) * | 1985-11-15 | 1991-01-22 | Data General Corp. | Input/output controller for a data processing system |
| US4783705A (en) * | 1986-02-27 | 1988-11-08 | Quantum Corporation | High capacity disk file with embedded sector servo and SCSI interface |
| JPH0772886B2 (ja) * | 1986-08-01 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システム |
| US4974153A (en) * | 1987-09-04 | 1990-11-27 | Digital Equipment Corporation | Repeater interlock scheme for transactions between two buses including transaction and interlock buffers |
| US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
| JPH077375B2 (ja) * | 1988-06-17 | 1995-01-30 | 日本電気株式会社 | バス制御方式 |
| US4864291A (en) * | 1988-06-21 | 1989-09-05 | Tandem Computers Incorporated | SCSI converter |
| JPH0222754A (ja) * | 1988-07-11 | 1990-01-25 | Nec Eng Ltd | 情報処理システムの動作モード設定方式 |
| US5150465A (en) * | 1988-11-30 | 1992-09-22 | Compaq Computer Corporation | Mode-selectable integrated disk drive for computer |
| US5033049A (en) * | 1989-06-12 | 1991-07-16 | International Business Machines Corporation | On-board diagnostic sub-system for SCSI interface |
| US5175822A (en) * | 1989-06-19 | 1992-12-29 | International Business Machines Corporation | Apparatus and method for assigning addresses to scsi supported peripheral devices |
| US4972313A (en) * | 1989-08-07 | 1990-11-20 | Bull Hn Information Systems Inc. | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts |
| US5113500A (en) * | 1989-08-23 | 1992-05-12 | Unisys Corporation | Multiple cooperating and concurrently operating processors using individually dedicated memories |
| US5081578A (en) * | 1989-11-03 | 1992-01-14 | Ncr Corporation | Arbitration apparatus for a parallel bus |
-
1990
- 1990-03-15 JP JP2065133A patent/JP2545482B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-12 EP EP91103750A patent/EP0451516B1/en not_active Expired - Lifetime
- 1991-03-13 US US07/668,554 patent/US5283872A/en not_active Expired - Fee Related
- 1991-03-15 KR KR1019910004126A patent/KR940001666B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0451516A1 (en) | 1991-10-16 |
| KR940001666B1 (ko) | 1994-02-28 |
| US5283872A (en) | 1994-02-01 |
| JPH03265964A (ja) | 1991-11-27 |
| KR910017268A (ko) | 1991-11-05 |
| EP0451516B1 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545482B2 (ja) | インタ―フェイス装置の転送パラメ―タ設定方法 | |
| JPH04290150A (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPS6360430B2 (ja) | ||
| EP1016973A1 (en) | Communication dma device | |
| JP4502792B2 (ja) | データバッファ回路 | |
| JP2006164070A5 (ja) | ||
| JPH0756803A (ja) | 高速ｄｍａ転送装置 | |
| JP3000977U (ja) | 入出力インタフェース装置 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JP3002406B2 (ja) | グラフィックプロセッサ | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JP2711840B2 (ja) | データ転送制御装置 | |
| JP2608286B2 (ja) | データ転送装置 | |
| JP2806376B2 (ja) | 画像処理装置および画像処理方法 | |
| JP3255429B2 (ja) | メモリ・インタフェース回路 | |
| JPS61285566A (ja) | 入出力制御装置 | |
| JP2000235516A (ja) | 演算機能付きメモリシステム及びそれに用いるメモリ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS5858632A (ja) | Ｉ／ｏインタ−フエ−スの制御方法 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JPS60129841A (ja) | 割り込み制御回路 | |
| JPH0822430A (ja) | リアルタイムエンコーダのホストインタフェース装置 | |
| JPH0120460B2 (ja) | ||
| JPH0713921A (ja) | Ｄｍａコントローラ装置 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH0429101B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |