JPH0713921A - Ｄｍａコントローラ装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はホストコンピュータの負担を増大さ
せることなく、ＤＭＡ転送モードを切り換え、これによ
ってシステム全体の処理能力を大幅に向上させる。 【構成】 ＰＩ／Ｏ装置２によってプロセスから出力さ
れるデータを収集したり、伝送インタフェース装置５に
よってＬＡＮ上のデータを取り込んで伝送データメモリ
装置４に一時記憶させたりするとともに、コントロール
メモリ部７によってホストコンピュータ３から出力され
る高速転送コマンドおよび低速転送コマンドを記憶し、
前記ホストコンピュータ３からＤＭＡ指令が出力された
とき、前記コントロールメモリ部７に記憶されている高
速転送コマンドおよび低速転送コマンドの内容に基づい
てＤＭＡコントローラ装置６を動作させて前記ＰＩ／Ｏ
装置２と、前記伝送データメモリ装置４との間のＤＭＡ
転送を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＡＮに接続されてプロ
セスデータの入出力を行なうリモートＩ／Ｏステーショ
ンなどで使用されるＤＭＡコントローラ装置に係わり、
特にコントロールメモリ部を持ち、ホストコンピュータ
の介入なしに、伝送メモリ装置と、ＰＩ／Ｏ装置との間
の優先度を持ったＤＭＡ転送を行なうＤＭＡコントロー
ラ装置に関する。

【０００２】

【従来の技術】ＬＡＮに接続され、プロセスデータの入
出力を行なうリモートＩ／Ｏステーションとして、従
来、図６に示すステーションが知られている。

【０００３】この図に示すリモートＩ／Ｏステーション
１０１はプロセスから出力されるデータを収集するＰＩ
／Ｏ装置１０２と、このリモートＩ／Ｏステーション１
０１全体の動作を制御するホストコンピュータ１０３
と、このリモートＩ／Ｏステーション１０１によって収
集されたデータをＬＡＮ上に送出したり、このＬＡＮ上
のデータを取り込んだりするときの一時記憶装置として
使用される伝送データメモリ装置１０４と、前記ホスト
コンピュータ１０３からの指示に基づいて前記ＰＩ／Ｏ
装置１０２によって取り込まれたデータを前記伝送デー
タメモリ装置１０４にＤＭＡ転送したり、この伝送デー
タメモリ装置１０４によって取り込まれたデータを前記
ＰＩ／Ｏ装置１０２にＤＭＡ転送したりするＤＭＡコン
トローラ装置１０５と、前記伝送データメモリ装置１０
４に格納されているデータをＬＡＮ上に送出したり、こ
のＬＡＮ上のデータを取り込んで前記伝送データメモリ
装置１０４に格納したりする伝送インタフェース装置１
０６とを備えている。

【０００４】そして、ＰＩ／Ｏ装置１０２によってプロ
セスから出力されるデータを収集するとともに、ホスト
コンピュータ１０３からの指示に基づき、ＤＭＡコント
ローラ装置１０５を動作させて、前記ＰＩ／Ｏ装置１０
２に記憶されているデータを伝送データメモリ装置１０
４にＤＭＡ転送して一時記憶させ、伝送インタフェース
装置１０６によって前記伝送データメモリ装置１０４に
一時記憶されているデータをＬＡＮ上に送出させたり、
伝送インタフェース装置１０６によって前記ＬＡＮ上の
データを取り込んで伝送データメモリ装置１０４に一時
記憶させた後、ＤＭＡコントローラ装置１０５によって
前記ＰＩ／Ｏ装置１０２にＤＭＡ転送させて一時記憶さ
せたりする。

【０００５】この場合、このリモートＩ／Ｏステーショ
ン１０１においては、通常、ＰＩ／Ｏ装置１０２と、伝
送データメモリ装置１０４との間で、データ転送すると
きのモードとして、１つの転送周期内に全てのデータを
転送する高速転送モードと、１つの転送周期内にデータ
の一部を転送し、以後複数の転送周期に渡ってこの動作
を繰り返す低速転送モードと組み合わされて使用され
る。

【０００６】これによって、システム上で、応答の緊急
性を求められるデータを効率良く処理し得るようにして
いる。

【０００７】

【発明が解決しようとする課題】ところで、このような
リモートＩ／Ｏステーション１０１では、ホストコンピ
ュータ１０３によってＤＭＡコントローラ装置１０５を
制御して、このＤＭＡコントローラ装置１０５に高速転
送モードまたは低速転送モードでＰＩ／Ｏ装置１０２に
記憶されているデータを伝送データメモリ装置１０４に
ＤＭＡ転送させたり、この伝送データメモリ装置１０４
に記憶されているデータをＰＩ／Ｏ装置１０２にＤＭＡ
転送させたりするようにしているので、ＤＭＡコントロ
ーラ装置１０５のモードを切り換えるとき、ホストコン
ピュータ１０３によってＤＭＡコントローラ装置１０５
に転送コマンドを転送してこのＤＭＡコントローラ装置
１０５のモードなどを指定しなければならず、その分だ
けホストコンピュータ１０３の負担が大きくなってしま
うという問題があった。

【０００８】本発明は上記の事情に鑑み、ホストコンピ
ュータの負担を増大させることなく、ＤＭＡ転送モード
を切り換ることができ、これによってシステム全体の処
理能力を大幅に向上させることができるＤＭＡコントロ
ーラ装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、ＬＡＮに接続され、プロセスデータの入
出力を行なうリモートＩ／Ｏステーションに設けられる
ＤＭＡコントローラ装置において、ＤＭＡ転送処理に先
だって設定されたＤＭＡ転送内容を取り込んで記憶する
ＤＭＡ転送内容記憶部と、ＤＭＡ転送を行なうとき、前
記ＤＭＡ転送内容記憶部に記憶されているＤＭＡ転送内
容を判定し、この判定内容に基づいて少なくとも高速Ｄ
ＭＡ転送処理、低速転送処理、転送処理の中断、再開の
いずれかを行なってプロセスデータの入出力を行なうＤ
ＭＡコントローラ本体とを備えたことを特徴としてい
る。

【００１０】

【作用】上記の構成において、ＤＭＡ転送処理に先だ
ち、ＤＭＡ転送内容記憶部によってＤＭＡ転送内容が取
り込まれて記憶され、ＤＭＡ転送を行なうとき、ＤＭＡ
コントローラ本体によって前記ＤＭＡ転送内容記憶部に
記憶されているＤＭＡ転送内容が判定されるとともに、
この判定内容に基づき少なくとも高速ＤＭＡ転送処理、
低速転送処理、転送処理の中断、再開のいずれかが行な
われてプロセスデータの入出力が行なわれる。

【００１１】

【実施例】図１は本発明によるＤＭＡコントローラ装置
の一実施例を使用したリモートＩ／Ｏステーションの一
例を示すブロック図である。

【００１２】この図に示すリモートＩ／Ｏステーション
１はＰＩ／Ｏ装置２と、ホストコンピュータ３と、伝送
データメモリ装置４と、伝送インタフェース装置５と、
ＤＭＡコントローラ装置６とを備えており、ＰＩ／Ｏ装
置２によってプロセスから出力されるデータを収集した
り、伝送インタフェース装置５によってＬＡＮ上のデー
タを取り込んで伝送データメモリ装置４に一時記憶させ
たりするとともに、ホストコンピュータ３からの指示を
記憶し、前記ホストコンピュータ３からＤＭＡ指令が出
力されたとき、ＤＭＡコントローラ装置６を動作させて
前記ＰＩ／Ｏ装置２に記憶されているデータを伝送デー
タメモリ装置４にＤＭＡ転送させて一時記憶させ、伝送
インタフェース装置５によって前記伝送データメモリ装
置４に一時記憶されているデータをＬＡＮ上に送出させ
たり、前記伝送データメモリ装置４に一時記憶されてい
るデータを前記ＰＩ／Ｏ装置２にＤＭＡ転送させて一時
記憶させたりする。

【００１３】ＰＩ／Ｏ装置２はプロセスから出力される
データを取り込む各種のインタフェース回路やこれらの
各インタフェース回路によって収集されたデータなどを
一時記憶するメモリ回路などを備えており、プロセスか
ら出力されるデータを収集してこれを一時記憶し、前記
ＤＭＡコントローラ装置６から読出し指令が出力された
とき、この読出し指令によって指定された番地に格納さ
れているデータを読出して前記ＤＭＡコントローラ装置
６に供給し、また前記ＤＭＡコントローラ装置６から書
込み指令が出力されたとき、この書込み指令とともに出
力されるデータを取り込んでこれを一時記憶する。

【００１４】また、ホストコンピュータ３は前記リモー
トＩ／Ｏステーション１全体の動作を制御するコンピュ
ータであり、予め設定されているプログラムに基づいて
前記ＤＭＡコントローラ装置６に転送内容を示すデータ
を供給したり、前記ＤＭＡコントローラ装置６にＤＭＡ
転送処理を行なわせたりする。

【００１５】また、伝送データメモリ装置４は前記ＤＭ
Ａコントローラ装置６から出力される伝送対象となるデ
ータなどを取り込んで一時記憶するメモリ回路などを備
えており、前記ＤＭＡコントローラ装置６から出力され
る伝送対象となるデータを取り込んで一時記憶し、これ
を前記伝送インタフェース装置５に供給したり、この伝
送インタフェース装置５から出力されるデータを一時記
憶して前記ＤＭＡコントローラ装置６に供給したりす
る。

【００１６】伝送インタフェース装置５はＬＡＮを介し
て通信先となる各機器と通信を行なうＬＡＮインタフェ
ース回路などを備えており、前記伝送データメモリ装置
４に格納されているデータを取込みながら、ＬＡＮ上に
送出したり、このＬＡＮ上のデータを取り込んでこれを
前記伝送データメモリ装置４に供給したりする。

【００１７】また、ＤＭＡコントローラ装置６はコンソ
ールメモリ部７と、ＤＭＡコントローラ本体８とを備え
ており、前記ホストコンピュータ３からの指示を記憶
し、前記ホストコンピュータ３からＤＭＡ指令が出力さ
れたとき、記憶している指示に基づいて前記ＰＩ／Ｏ装
置２によって取り込まれたデータを高速転送モードまた
は低速転送モードで前記伝送データメモリ装置４にＤＭ
Ａ転送したり、前記伝送データメモリ装置４によって取
り込まれたデータを高速転送モードまたは低速転送モー
ドで前記ＰＩ／Ｏ装置２にＤＭＡ転送したりする。

【００１８】コンソールメモリ部７は前記ＤＭＡコント
ローラ本体８から出力される高速転送コマンドを記憶す
る複数の高速コマンド記述子９と、前記ＤＭＡコントロ
ーラ本体８から出力される低速転送コマンドを記憶する
複数の低速コマンド記述子１０とを備えており、前記Ｄ
ＭＡコントローラ本体８から書込み指令が出力されたと
き、この書込み指令とともに出力される高速転送コマン
ドや低速転送コマンドを取り込んで記憶し、前記ＤＭＡ
コントローラ本体８から読出し指令が出力されたとき、
この読出し指令によって指定された記述子に格納されて
いる高速転送コマンドや低速転送コマンドを読み出して
これを前記ＤＭＡコントローラ本体８に供給する。

【００１９】この場合、前記各高速コマンド記述子９は
各々、図２に示す如くデータの書込みまたは読出しのい
ずれかの指示内容が書き込まれるＩ／Ｏビット１１と、
転送先アドレスや転送元アドレス、転送バイト数などが
書き込まれる転送アドレスエリア１２とを備えており、
前記ＤＭＡコントローラ本体８によって読出し指定され
た高速コマンド記述子９のＩ／Ｏビット１１に“１”が
書き込まれているとき、転送アドレスエリア１２に内容
に基づいてデータの書込み転送が行われ、また前記Ｉ／
Ｏビット１１に“０”が書き込まれているとき、データ
の読出し転送が行われる。

【００２０】また、前記低速コマンド記述子１０は各
々、図２に示す如くデータの書込みまたは読出しのいず
れかの指示内容が書き込まれるＩ／Ｏビット１３と、中
断指示があるとき、“１”が書き込まれるＮＸビット１
４と、転送先アドレスや転送元アドレス、転送バイト数
などが書き込まれる転送アドレスエリア１５とを備えて
おり、前記ＤＭＡコントローラ本体８によって読出し指
定された低速コマンド記述子１０のＩ／Ｏビット１３に
“１”が書き込まれているとき、転送アドレスエリア１
５に内容に基づいてデータの書込み転送が行われ、また
前記Ｉ／Ｏビット１３に“０”が書き込まれていると
き、データの読出し転送が行われる。さらに、前記ＮＸ
ビット１４に“１”が書き込まれているとき、転送の中
断が行われる。

【００２１】また、ＤＭＡコントローラ本体８はコンソ
ールメモリ読取部２０と、転送中断判別部２１と、メモ
リ位置記憶部２２と、処理再開部２３と、データ転送部
２４とを備えており、前記ホストコンピュータ３からの
指示を取り込むとともに、これを前記コンソールメモリ
部７に記憶させ、この後前記ホストコンピュータ３から
ＤＭＡ指令が出力されたとき、前記コンソールメモリ部
７に記憶されている指示内容に基づいて前記ＰＩ／Ｏ装
置２によって取り込まれたデータを高速転送モードまた
は低速転送モードで前記伝送データメモリ装置４にＤＭ
Ａ転送したり、前記伝送データメモリ装置４に一時記憶
されているデータを前記ＰＩ／Ｏ装置２にＤＭＡ転送し
たりする。

【００２２】コンソールメモリ読取部２０は前記ホスト
コンピュータ３からの指示を取り込むとともに、これを
前記コンソールメモリ部７の各高速コマンド記述子９や
各低速コマンド記述子１０に記憶させ、この後前記ホス
トコンピュータ３からＤＭＡ指令が出力されたとき、前
記処理再開部２３の出力に基づいて前記コンソールメモ
リ部７の各高速コマンド記述子９や各低速コマンド記述
子１０の内容を読み出してこれを転送中断判別部２１
と、データ転送部２４とに供給する。

【００２３】転送中断判別部２１は前記コンソールメモ
リ読取部２０から供給される各低速コマンド記述子１０
の内容を取り込むとともに、これらの各低速コマンド記
述子１０のＮＸビット１４が“１”になっているかどう
かをチェックし、これが“１”になっているとき、読み
出した低速コマンド記述子１０の位置アドレスをメモリ
位置記憶部２２に供給する。

【００２４】メモリ位置記憶部２２は予め設定されてい
る容量の記憶素子を備えており、前記転送中断判別部２
１から出力される低速コマンド記述子１０の位置アドレ
スを取り込んで一時記憶し、次の転送時に、一時記憶し
ている低速コマンド記述子１０の位置アドレスを読み出
してこれを処理再開部２３に供給する。

【００２５】処理再開部２３は各転送サイクル毎に、高
速転送処理が終了した後、前記メモリ位置記憶部２２に
中断されている低速コマンド記述子１０の位置アドレス
が格納されているかどうかをチェックし、これが格納さ
れているとき、この位置アドレスを読み出して前記コン
ソールメモリ読取部２０に供給する。

【００２６】データ転送部２４は前記ホストコンピュー
タ３から転送指示が出されたとき、前記コンソールメモ
リ読取部２０から出力される各高速コマンド記述子９や
各低速コマンド記述子１０の内容を取り込むとともに、
この内容に基づいて高速転送処理や低速転送処理を行な
う。

【００２７】この場合、高速転送処理では、高速コマン
ド記述子９のＩ／Ｏビット１１に“１”が書き込まれて
いるとき、この高速コマンド記述子９の転送アドレスエ
リア１２の内容に基づいて前記伝送データメモリ装置４
からデータを読み出して前記ＰＩ／Ｏ装置２に書込み、
また前記高速コマンド記述子９のＩ／Ｏビット１１に
“０”が書き込まれているとき、この高速コマンド記述
子９の転送アドレスエリア１２の内容に基づいて前記Ｐ
Ｉ／Ｏ装置２からデータを読み出して前記伝送データメ
モリ装置４に書込む。

【００２８】また、低速転送処理では、低速コマンド記
述子１０のＩ／Ｏビット１３に“１”が書き込まれてい
るとき、この低速コマンド記述子１０の転送アドレスエ
リア１５の内容に基づいて前記伝送データメモリ装置４
からデータを読み出して前記ＰＩ／Ｏ装置２に書込み、
また前記低速コマンド記述子１０のＩ／Ｏビット１３に
“０”が書き込まれているとき、この低速コマンド記述
子１０の転送アドレスエリア１５の内容に基づいて前記
ＰＩ／Ｏ装置２からデータを読み出して前記伝送データ
メモリ装置４に書込む。そして、前記低速コマンド記述
子１０のＮＸビット１４が“１”になっているとき、次
の転送サイクルまで、データの低速転送処理を中断す
る。

【００２９】次に、図３に示すフローチャートおよび図
４、図５に示す模式図を参照しながら、この実施例の動
作を説明する。

【００３０】まず、ＤＭＡコントローラ装置６は高速転
送処理および低速転送処理に先だって、装置各部を初期
化する（ステップＳＴ１）。

【００３１】そして、ホストコンピュータ３からの転送
内容を示す指示が出力されたとき、ＤＭＡコントローラ
装置６のＤＭＡコントローラ本体８によってこれが取り
込まれて、図４に示す如くコンソールメモリ部７の各高
速コマンド記述子９や各低速コマンド記述子１０に記憶
される。

【００３２】この後、前記ホストコンピュータ３からＤ
ＭＡ指令が出力されたとき、ＤＭＡコントローラ本体８
内の高速転送処理指示が初期化された後、図５に示す如
くこのＤＭＡコントローラ本体８によって前記コンソー
ルメモリ部７の高速コマンド記述子９の内容が先頭番地
から順次、読出され、これらの各高速コマンド記述子９
の内容に基づいてＰＩ／Ｏ装置２と、伝送データメモリ
装置４との間のＤＭＡ転送が行われる。

【００３３】この場合、この高速コマンド記述子９のＩ
／Ｏビット１１に“１”が書き込まれているとき、この
高速コマンド記述子９の転送アドレスエリア１２の内容
に基づいて前記伝送データメモリ装置４からデータが読
み出されて前記ＰＩ／Ｏ装置２に書込まれ、また前記高
速コマンド記述子９のＩ／Ｏビット１１に“０”が書き
込まれているとき、この高速コマンド記述子９の転送ア
ドレスエリア１２の内容に基づいて前記ＰＩ／Ｏ装置２
からデータが読み出されて前記伝送データメモリ装置４
に書込まれる（ステップＳＴ３）。

【００３４】そして、この高速転送処理が終了すれば
（ステップＳＴ４）、ＤＭＡコントローラ本体８内の低
速転送処理指示が初期化された後、このＤＭＡコントロ
ーラ本体８によって前記コンソールメモリ部７の低速コ
マンド記述子１０の内容が先頭番地から順次、読出さ
れ、この低速コマンド記述子１０の内容に基づいてＰＩ
／Ｏ装置２と、伝送データメモリ装置４との間のＤＭＡ
転送が行われる。

【００３５】この場合、この低速コマンド記述子１０の
Ｉ／Ｏビット１３に“１”が書き込まれているとき、こ
の低速コマンド記述子１０の転送アドレスエリア１５の
内容に基づいて前記伝送データメモリ装置４からデータ
が読み出されて前記ＰＩ／Ｏ装置２に書込まれ、また前
記低速コマンド記述子１０のＩ／Ｏビット１３に“０”
が書き込まれているとき、この低速コマンド記述子１０
の転送アドレスエリア１５の内容に基づいて前記ＰＩ／
Ｏ装置２からデータが読み出されて前記伝送データメモ
リ装置４に書込まれる（ステップＳＴ６）。

【００３６】そして、読み出した低速コマンド記述子１
０のＮＸビット１４が“１”になっていれば（ステップ
ＳＴ７）、ＤＭＡコントローラ本体８は低速転送処理を
中断して前記低速コマンド記述子１０の位置アドレス、
すなわち転送処理を中断したときの低速コマンド記述子
１０の位置を一時記憶した後（ステップＳＴ８）、今回
の転送サイクルが終了するまで、待機状態にされる（ス
テップＳＴ９）。

【００３７】この後、今回の転送サイクルが終了し、次
の転送サイクルになれば、ＤＭＡコントローラ本体８に
よって上述した高速転送処理が実行されてＰＩ／Ｏ装置
２と、伝送データメモリ装置４との間のＤＭＡ転送が行
われる（ステップＳＴ２〜ＳＴ４）。

【００３８】そして、この高速転送処理が終了すれば、
ＤＭＡコントローラ本体８によって一時記憶されている
位置アドレスに基づいて、コンソールメモリ部７の各低
速コマンド記述子１０のうち、転送処理を中断した低速
コマンド記述子１０の内容が読み出され、この低速コマ
ンド記述子１０の内容に基づいて低速転送処理が行なわ
れる（ステップＳＴ５〜ＳＴ９）。

【００３９】以下、各転送サイクル毎に、ＤＭＡコント
ローラ本体８によって上述した処理が繰り返されて、高
速転送処理と、低速転送処理とが行われる（ステップＳ
Ｔ２〜ＳＴ９）。

【００４０】このようにこの実施例においては、ＰＩ／
Ｏ装置２によってプロセスから出力されるデータを収集
したり、伝送インタフェース装置５によってＬＡＮ上の
データを取り込んで伝送データメモリ装置４に一時記憶
させたりするとともに、ホストコンピュータ３からの指
示を記憶し、前記ホストコンピュータ３からＤＭＡ指令
が出力されたとき、ＤＭＡコントローラ装置６を動作さ
せて前記ＰＩ／Ｏ装置２に記憶されているデータを伝送
データメモリ装置４にＤＭＡ転送させて一時記憶させ、
伝送インタフェース装置５によって前記伝送データメモ
リ装置４に一時記憶されているデータをＬＡＮ上に送出
させたり、前記伝送データメモリ装置４に一時記憶され
ているデータを前記ＰＩ／Ｏ装置２にＤＭＡ転送させて
一時記憶させたりするようにしたので、ホストコンピュ
ータ３の負担を増大させることなく、１つの転送サイク
ル中でＤＭＡ転送モードを切り換ることができ、これに
よってシステム全体の処理能力を大幅に向上させること
ができる。

【００４１】また、上述した実施例においては、高速Ｄ
ＭＡ転送の転送量を固定のｎ個にしているが、各高速コ
マンド記述子９に最終転送ビットを示すＥＤビットを付
加し、このＥＤビットの値に基づいてｎ個の転送途中で
転送処理を終了させるようにしても良い。

【００４２】これによって、上述した実施例に比べて、
必要な数量の高速転送処理だけを効率良く行なうことが
できる。

【００４３】また、上述した各実施例においては、ホス
トコンピュータ３からＤＭＡ転送開始指示を出してＤＭ
Ａコントローラ本体８にＤＭＡ転送処理を開始させるよ
うにしているが、ホストコンピュータ３からのＤＭＡ転
送開始指示なしで、ＤＭＡコントローラ本体８単独でＤ
ＭＡ転送処理を自動的に開始させるようにしても良い。

【００４４】

【発明の効果】以上説明したように本発明によれば、ホ
ストコンピュータの負担を増大させることなく、ＤＭＡ
転送モードを切り換ることができ、これによってシステ
ム全体の処理能力を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明によるＤＭＡコントローラ装置の一実施
例を使用したリモートＩ／Ｏステーションの一例を示す
ブロック図である。

【図２】図１に示すコントロールメモリ部の詳細な構成
例を示す模式図である。

【図３】図１に示すＤＭＡコントローラ装置の動作例を
示すフローチャートである。

【図４】図１に示すＤＭＡコントローラ装置の動作例を
示す模式図である。

【図５】図１に示すＤＭＡコントローラ装置の動作例を
示す模式図である。

【図６】従来のＤＭＡコントローラ装置を使用したリモ
ートＩ／Ｏステーションの一例を示すブロック図であ
る。

【図７】図６に示すＤＭＡコントローラ装置で使用され
る高速転送モードと、低速転送モードとの組み合わせ例
を示す模式図である。

【符号の説明】

１ リモートＩ／Ｏステーション ２ ＰＩ／Ｏ装置 ３ ホストコンピュータ ４ 伝送データメモリ装置 ５ 伝送インタフェース装置 ６ ＤＭＡコントローラ装置 ７ コンソールメモリ部（ＤＭＡ転送内容記憶部） ８ ＤＭＡコントローラ本体 ９ 高速コマンド記述子 １０ 低速コマンド記述子 １１ Ｉ／Ｏビット １２ 転送アドレスエリア １３ Ｉ／Ｏビット １４ ＮＸビット １５ 転送アドレスエリア ２０ コンソールメモリ読取部 ２１ 転送中断判別部 ２２ メモリ位置記憶部 ２３ 処理再開部 ２４ データ転送部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＬＡＮに接続され、プロセスデータの入
   出力を行なうリモートＩ／Ｏステーションに設けられる
   ＤＭＡコントローラ装置において、 ＤＭＡ転送処理に先だって設定されたＤＭＡ転送内容を
   取り込んで記憶するＤＭＡ転送内容記憶部と、 ＤＭＡ転送を行なうとき、前記ＤＭＡ転送内容記憶部に
   記憶されているＤＭＡ転送内容を判定し、この判定内容
   に基づいて少なくとも高速ＤＭＡ転送処理、低速転送処
   理、転送処理の中断、再開のいずれかを行なってプロセ
   スデータの入出力を行なうＤＭＡコントローラ本体と、 を備えたことを特徴とするＤＭＡコントローラ装置。