JP2817535B2

JP2817535B2 - Ｈｄｌｃフレーム受信制御方式

Info

Publication number: JP2817535B2
Application number: JP4255901A
Authority: JP
Inventors: 正定村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1998-10-30
Anticipated expiration: 2013-10-30
Also published as: JPH0685850A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ通信に関し、特
にＨＤＬＣフレームの受信制御方式に関する。

【０００２】

【従来の技術】データを確実に伝送するための伝送制御
手順には、端末の性能などによってベーシック手順、Ｈ
ＤＬＣ、無手順などがある。

【０００３】ＨＤＬＣ（Ｈｉｇｈ−ｌｅｖｅｌＤａｔ
ａＬｉｎｋＣｏｎｔｒｏｌｐｒｏｃｅｄｕｒｅ：
ハイレベルデータリンク制御手順）は、ＯＳＩ基本参照
モデルのデータリンク層にあたる部分の標準方式の１つ
である。ＨＤＬＣは信頼性の高い高速伝送が可能であ
り、コンピュータ同士をつなぐコンピュータ・ネットワ
ークに適した伝送制御方式である。

【０００４】従来用いられているＨＤＬＣフレーム制御
回路例を図４に、従来例における受信データ格納例を図
５に示す。

【０００５】図４において、４０１はＨＤＬＣコントロ
ーラ４０３を制御するプロセッサ、４０２は送信コマン
ドを格納するコマンド・テーブル、受信ステータスを格
納するステータス・テーブル、送信データを格納する送
信バッファ、受信データを格納する複数の受信バッフ
ァ、および受信バッファ状態と受信バッファ・アドレス
を格納する複数の受信バッファ・アドレス・テーブルか
ら構成されるメモリ、４０３はＨＤＬＣフレームを送受
信するＨＤＬＣコントローラである。

【０００６】次にその受信動作について説明する。ま
ず、プロセッサ４０１はメモリ４０２上の受信バッファ
・アドレス・テーブル４０５に受信バッファ・アドレス
を複数個（たとえばＮ個）設定し、受信バッファ状態は
すべて受信可に設定する。また、受信バッファ・サイズ
設定コマンド４１６により、ＨＤＬＣコントローラ４０
３に対して１つの受信バッファ・サイズ４１７を指定す
る。

【０００７】ＨＤＬＣコントローラ４０３は最初にデー
タ受信を開始したとき、受信バッファ＃１状態４０１が
受信可であることを確認したのち、メモリ４０２上の受
信バッファ＃１アドレス４０９で示されるメモリ４０２
上の受信バッファ＃１・４０６に受信データ（１）の格
納を開始し、受信バッファ＃１状態４１０を受信中に変
更する。

【０００８】そして、データ受信が終了すると、受信バ
ッファ＃１状態４１０を受信終了に変更し、メモリ４０
２上のステータス・テーブル４０４に受信データ・サイ
ズ４１５、および受信バッファ・アドレス４１４から構
成される受信ステータス４１３を書き込むことにより、
プロセッサ４０１にデータ受信を報告する。

【０００９】プロセッサ４０１は、受信データに対する
必要な処理が終了したら、再びこの受信バッファ＃１・
４０６への受信を可能にするため、受信バッファ＃１状
態４１０を受信可に変更する。ＨＤＬＣコントローラ４
０３は次にデータ受信を開始したとき、受信バッファ＃
２状態４１２が受信可であることを確認したのち、受信
バッファ＃２アドレス４１１で示されるメモリ４０２上
の受信バッファ＃２・４０７に受信データ（２）の格納
を開始し、受信バッファ＃２状態４１２を受信中に変更
する。

【００１０】そして、データ受信が終了すると、受信バ
ッファ＃２状態４１２を受信終了に変更し、メモリ４０
２上のステータス・テーブル４０４に受信データ・サイ
ズ４１５、および受信バッファ・アドレス４１４から構
成される受信ステータス４１３を書き込むことにより、
プロセッサ４０１にデータ受信を報告する。

【００１１】以後、ＨＤＬＣコントローラ４０３は、デ
ータを受信するごとに＃３，＃４という順で受信バッフ
ァ・アドレスで示されるメモリ４０２上の受信バッファ
にデータを格納し、受信ステータス４１３を報告する。

【００１２】なお、もし、受信データが受信バッファ・
サイズ４１７より大きかった場合は、複数個の受信バッ
ファに分けて受信データを格納する。Ｎ個の受信バッフ
ァにデータを受信したら、次は、再び最初の受信バッフ
ァ＃１状態４１０が受信可であことを確認したのち、受
信バッファ＃１アドレス４０９で示されるメモリ４０２
の受信バッファ＃１・４０６へ受信データを格納する。

【００１３】

【発明が解決しようとする課題】上述した従来のＨＤＬ
Ｃフレーム受信制御方式の場合、受信バッファ・サイズ
は長い受信データのためにある程度大きく設定しなけれ
ばならないが、短かな１つの受信データに対しても１つ
の受信バッファを割り当てるという方法をとるために、
受信バッファとして必要とするメモリ容量が不必要に大
きくなってしまう。また、１つのデータを受信ごとに受
信バッファ状態を変更する必要があり、ＨＤＬＣコント
ローラやプロセッサ負荷が小さくないという問題点があ
る。

【００１４】本発明の目的は、受信バッファとしてのメ
モリを必要最小限で済ませることができるＨＤＬＣフレ
ーム受信制御方式を提供することにある。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＨＤＬＣフレーム受信制御方式は、プ
ロセッサと、メモリと、ＨＤＬＣコントローラとを有す
るＨＤＬＣフレーム受信制御方式であって、プロセッサ
は、ＨＤＬＣコントローラを制御するものであり、メモ
リは、コマンドを格納するコマンド・テーブルと、ステ
ータスを格納するステータス・テーブルと、送信データ
を格納する送信バッファと、受信データを格納する受信
バッファとを含むものであり、ＨＤＬＣコントローラ
は、メモリとの間にデータの授受を行ってデータを送受
信し、ＨＤＬＣフレームを連続して受信した場合、受信
した複数のＨＤＬＣフレームのデータを受信バッファ内
の連続した領域に格納するものである。

【００１６】また、前記ＨＤＬＣフレーム受信制御方式
であって、前記メモリは、受信バッファの状態報告およ
び受信バッファ・アドレスの設定を、受信バッファ・ア
ドレス・テーブルを使用して行うか、或いはコマンドと
ステータスを使用して行うものである。

【００１７】

【作用】ＨＤＬＣフレームを連続して受信した場合、受
信した複数のＨＤＬＣフレームのデータを受信バッファ
内の連続した領域に格納する。このため、受信バッファ
としてのメモリを必要最小限とすることができる。

【００１８】

【実施例】以下、本発明について図面を参照して説明す
る。

【００１９】（実施例１）図１は、本発明の実施例１を
示すブロック図、図２は実施例１における受信データ格
納例を示す概略図である。

【００２０】図１において、１０１はＨＤＬＣコントロ
ーラ１０３を制御するプロセッサ、１０２はコマンドを
格納するコマンド・テーブル、受信ステータスを格納す
るステータス・テーブル１０４、送信データを格納する
送信バッファ、受信データを格納する受信バッファ、お
よび受信バッファ状態と受信バッファ・アドレスを格納
する受信バッファ・アドレス・テーブル１０５から構成
されるメモリ、１０３はデータを送受信するＨＤＬＣコ
ントローラである。

【００２１】次にその受信動作について説明する。ま
ず、プロセッサ１０１はメモリ１０２上の受信バッファ
・アドレス・テーブル１０５に２つの受信バッファ・ア
ドレスを設定する。受信バッファ状態は、いずれも受信
可に設定する。また、受信バッファサイズ設定コマンド
１１５により、ＨＤＬＣコントローラ１０３に対して受
信バッファサイズ１１６を設定する。

【００２２】ＨＤＬＣコントローラ１０３は最初にデー
タ受信を開始したとき、受信バッファ＃１状態１０９を
受信中に変え、メモリ１０２上の受信バッファ・アドレ
ス・テーブル１０５に設定されている受信バッファ＃１
アドレス１０８で示されるメモリ１０２上の受信バッフ
ァ＃１・１０６に受信データ（１）２０３の格納を開始
する。

【００２３】そして、データ受信が終了したとき、ＨＤ
ＬＣコントローラ１０３は、メモリ１０２上のステータ
ス・テーブル１０４に受信データ・サイズ１１４、およ
び受信データ先頭アドレス１１３から構成される受信ス
テータス１１２を書き込むことにより、プロセッサ１０
１にデータ受信を報告する。また、このときＨＤＬＣコ
ントローラ１０３は、受信バッファ＃１・１０６のどの
領域まで使用したかを記憶しておく。

【００２４】ＨＤＬＣコントローラ１０３は次にデータ
受信を開始したとき、受信バッファ＃１・１０６の前回
受信データを格納した領域に連続した領域に受信データ
（２）２０４の格納を開始し、受信終了時に受信ステー
タス１１２を報告し、受信バッファ＃１・１０６のどの
領域まで使用したかを記憶しておく。

【００２５】以後、データを受信するごとに、受信バッ
ファ・サイズ１１６を超えない間は、受信バッファ＃１
・１０６の連続領域に受信データを順次格納し、受信ス
テータス１１２を報告し、受信バッファ＃１・１０６の
どの領域まで使用したかを記憶しておく。

【００２６】また、ＨＤＬＣコントローラ１０３は、受
信終了時に受信バッファ＃１・１０６のどの領域まで使
用したかを記憶する時、受信バッファ＃１・１０６の残
りがどれだけかをチェックし、ある値以下になったら、
受信バッファ＃１状態１０９を受信終了に変える。その
次にデータ受信を開始したら、受信バッファ＃２状態１
１１を確認し、受信可なら受信バッファ＃２アドレス１
１０で示されるメモリ１０２上の受信バッファ＃２・１
０７に受信データ（図２では受信データ（Ｍ＋１）２０
５としている）の格納を開始する。

【００２７】以後は、受信バッファ＃１・１０６のとき
と同様に、データを受信するごとに受信バッファ・サイ
ズ１１６を超えない間は、受信バッファ＃２・１０７の
連続領域に受信データを順次格納して、受信ステータス
１１２を報告する。そして、受信バッファ＃２・１０７
の残りがある値以下になったら、受信バッファ＃１・１
０６の時と同様に処理し、次の受信データからは受信バ
ッファ＃１・１０６へ格納を行う。以上のことを繰り返
し、１つの受信バッファを交互に効率よく使用する。

【００２８】プロセッサ１０１は受信ステータス１１２
を受け付けたとき、メモリ１０２上の受信バッファに格
納されている受信データを読み出し、必要な処理を行
う。また、受信バッファ＃１状態１０９あるいは受信バ
ッファ＃２状態１１１が受信終了なり、その受信バッフ
ァ内の受信データをすべて処理したら、その受信バッフ
ァ状態を使用可に変更する。

【００２９】（実施例２）図３は、本発明の実施例２を
示すブロック図である。

【００３０】上述した実施例１では、受信バッファ状態
と受信バッファ・アドレスからなる受信バッファ・アド
レス・テーブルをメモリ上に持っているのに対し、実施
例２は、受信バッファ・アドレスの設定および受信バッ
ファの状態報告は、コマンドとステータスを使用して行
う。

【００３１】図３において、３０１はＨＤＬＣコントロ
ーラ３０３を制御するプロセッサ、３０２はコマンドを
格納するコマンド・テーブル、受信ステータスを格納す
るステータス・テーブル３０４、送信データを格納する
送信バッファ、および受信データを格納する受信バッフ
ァから構成されるメモリ、３０３はデータを送受信する
ＨＤＬＣコントローラである。

【００３２】次にその受信動作について説明する。ま
ず、プロセッサ３０１は受信バッファ設定コマンド３１
０により、ＨＤＬＣコントローラ３０３に対して２つの
受信バッファ・アドレス（受信バッファ＃１アドレス３
１１、受信バッファ＃２アドレス３１２）および受信バ
ッファサイズ３１３を設定する。この段階ではＨＤＬＣ
コントローラは２つの受信バッファはいずれも使用可で
あると認識する。

【００３３】ＨＤＬＣコントローラ３０３は最初にデー
タ受信を開始したとき、受信バッファ＃１アドレス３１
１で示されるメモリ３０２上の受信バッファ＃１・３０
５に受信データ（１）２０３の格納を開始する。そし
て、データ受信が終了したとき、ＨＤＬＣコントローラ
３０３は、メモリ３０２上のステータス・テーブル３０
４に受信データ・サイズ３０９、および受信データ先頭
アドレス３０８から構成される受信ステータス３０７を
書き込むことにより、プロセッサ３０１にデータ受信を
報告する。また、このときＨＤＬＣコントローラ３０３
は、受信バッファ＃１・３０５のどの領域まで使用した
かを記憶しておく。

【００３４】ＨＤＬＣコントローラ３０３は次にデータ
受信を開始したとき、受信バッファ＃１・３０５の前回
受信データを格納した領域に連続した領域に受信データ
（２）２０４の格納を開始し、受信終了時に受信ステー
タス３０７を報告し、受信バッファ＃１・３０５のどの
領域まで使用したかを記憶しておく。以後、データを受
信するごとに、受信バッファ・サイズ３１３を超えない
間は、受信バッファ＃１・３０５の連続領域に受信デー
タを順次格納し、受信ステータス３０７を報告し、受信
バッファ＃１・３０５のどの領域まで使用したかを記憶
しておく。

【００３５】また、ＨＤＬＣコントローラ３０３は、受
信終了時に受信バッファ＃１・３０５のどの領域まで使
用したかを記憶する時、受信バッファ＃１・３０５の残
りがどれだけかをチェックし、ある値以下になったら、
受信バッファ＃１・３０５がフルになったことをステー
タスによりプロセッサ３０１へ報告する。その次にデー
タ受信を開始したら、受信バッファ＃２・３０６がプロ
セッサ３０１からのコマンドにより使用可になっている
ことを確認して、受信バッファ＃２アドレス３１２で示
されるメモリ３０２上の受信バッファ＃２に受信データ
（図２では受信データ（Ｍ＋１）２０５としている）の
格納を開始する。

【００３６】以後は、受信バッファ＃１・３０５のとき
と同様に、データを受信するごとに受信バッファ・サイ
ズ３１３を超えない間は、受信バッファ＃２・３０６の
連続領域に受信データを順次格納して、受信ステータス
３０７を報告する。そして、受信バッファ＃２・３０６
の残りがある値以下になったら、受信バッファ＃１・３
０５の時と同様に処理し、次の受信データからは受信バ
ッファ＃１・３０５へ格納を行う。以上のことを繰り返
し、２つの受信バッファを交互に効率よく使用する。

【００３７】プロセッサ３０１は受信ステータス３０７
を受け付けたとき、メモリ３０２上の受信バッファに格
納されている受信データを読み出し、必要な処理を行
う。また、ステータスにより受信バッファがフルになっ
たことが報告されたら、その受信バッファ内の受信デー
タをすべて処理した時点でその受信バッファが再び使用
可であることをコマンドによりＨＤＬＣコントローラ３
０３へ報告する。

【００３８】

【発明の効果】以上説明したように本発明では、１つの
受信バッファに複数の受信データを連続して格納するの
で、受信バッファに無駄がなく、受信バッファとしての
メモリは必要最小限で済ませることができる。また、受
信ごとに受信バッファ状態を変更する必要がないので、
ＨＤＬＣコントローラとホスト・プロセッサの負荷が低
減される。

【図面の簡単な説明】

【図１】本発明の実施例１を示すブロック図である。

【図２】本発明の実施例１および実施例２の受信データ
格納例を示す概略図である。

【図３】本発明の実施例２を示すブロック図である。

【図４】従来例を示すブロック図である。

【図５】従来例の受信データ格納例を示す概略図であ
る。

【符号の説明】

１０１プロセッサ１０２メモリ１０３ＨＤＬＣコントローラ１０４ステータス・テーブル１０５受信バッファ・アドレス・テーブル１０６受信バッファ＃１１０７受信バッファ＃２１０８受信バッファ＃１アドレス１０９受信バッファ＃１状態１１０受信バッファ＃２アドレス１１１受信バッファ＃２状態１１２受信ステータス１１３受信データ先頭アドレス１１４受信データ・サイズ１１５受信バッファ・サイズ設定コマンド１１６受信バッファサイズ２０１受信バッファ＃１２０２受信バッファ＃２２０３受信データ（１）２０４受信データ（２）２０５受信データ（Ｍ＋１）３０１プロセッサ３０２メモリ３０３ＨＤＬＣコントローラ３０４ステータス・テーブル３０５受信バッファ＃１３０６受信バッファ＃２３０７受信ステータス３０８受信データ先頭アドレス３０９受信データ・サイズ３１０受信バッファ設定コマンド３１１受信バッファ＃１アドレス３１２受信バッファ＃２アドレス３１３受信バッファサイズ

Claims

(57)【特許請求の範囲】

【請求項１】プロセッサと、メモリと、ＨＤＬＣコン
トローラとを有するＨＤＬＣフレーム受信制御方式であ
って、プロセッサは、ＨＤＬＣコントローラを制御するもので
あり、メモリは、コマンドを格納するコマンド・テーブルと、
ステータスを格納するステータス・テーブルと、送信デ
ータを格納する送信バッファと、受信データを格納する
受信バッファとを含むものであり、ＨＤＬＣコントローラは、メモリとの間にデータの授受
を行ってデータを送受信し、ＨＤＬＣフレームを連続し
て受信した場合、受信した複数のＨＤＬＣフレームのデ
ータを受信バッファ内の連続した領域に格納するもので
あることを特徴とするＨＤＬＣフレーム受信制御方式。
【請求項２】請求項１に記載のＨＤＬＣフレーム受信
制御方式であって、前記メモリは、受信バッファの状態報告および受信バッ
ファ・アドレスの設定を、受信バッファ・アドレス・テ
ーブルを使用して行うか、或いはコマンドとステータス
を使用して行うものであることを特徴とするＨＤＬＣフ
レーム受信制御方式。