JP2985268B2 - Ｈｄｌｃフレーム送信および受信制御方式 - Google Patents
Ｈｄｌｃフレーム送信および受信制御方式Info
- Publication number
- JP2985268B2 JP2985268B2 JP2266777A JP26677790A JP2985268B2 JP 2985268 B2 JP2985268 B2 JP 2985268B2 JP 2266777 A JP2266777 A JP 2266777A JP 26677790 A JP26677790 A JP 26677790A JP 2985268 B2 JP2985268 B2 JP 2985268B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- frame
- information
- data
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、HDLC（High−level Data Link Control pr
ocedure:ハイレベルデータリンク制御手順）フレーム制
御方式に関し、特にHDLCフレームの送信および受信制御
方式に関する。
ocedure:ハイレベルデータリンク制御手順）フレーム制
御方式に関し、特にHDLCフレームの送信および受信制御
方式に関する。
データを確実に伝送するための伝送制御手順には、端
末の性能などによってベーシック手順,HDLC,無手順など
がある。HDLCは、OSI基本参照モデルのデータリンク層
にあたる部分の標準方式の１つであり、信頼性の高い高
速伝送が可能であり、コンピュータ同志をつなぐコンピ
ュータ・ネットワークに適した伝送制御方式である。こ
のHDLCでは、全ての情報をフレーム単位で伝送し、１つ
のフレームが、開始フラグ，アドレス部，制御部，情報
部,FCS（フレーム検査シーケンス），終了フラグから構
成され、監視フレーム，非番号フレーム，情報フレーム
の３種類のフレームがある。
末の性能などによってベーシック手順,HDLC,無手順など
がある。HDLCは、OSI基本参照モデルのデータリンク層
にあたる部分の標準方式の１つであり、信頼性の高い高
速伝送が可能であり、コンピュータ同志をつなぐコンピ
ュータ・ネットワークに適した伝送制御方式である。こ
のHDLCでは、全ての情報をフレーム単位で伝送し、１つ
のフレームが、開始フラグ，アドレス部，制御部，情報
部,FCS（フレーム検査シーケンス），終了フラグから構
成され、監視フレーム，非番号フレーム，情報フレーム
の３種類のフレームがある。
従来用いられているHDLCフレーム制御回路のブロック
図を第５図に示す。図中、１はHDLCコントローラ３を制
御するプロセッサ、２はコマンドを格納するコマンド・
テーブル20、ステータスを格納するステータス・テーブ
ル25、送信データを格納する送信バッファ23,24、およ
び受信データを格納する受信バッファ28,29から構成さ
れるメモリ、３はHDLCフレームを送受信するHDLCコント
ローラである。
図を第５図に示す。図中、１はHDLCコントローラ３を制
御するプロセッサ、２はコマンドを格納するコマンド・
テーブル20、ステータスを格納するステータス・テーブ
ル25、送信データを格納する送信バッファ23,24、およ
び受信データを格納する受信バッファ28,29から構成さ
れるメモリ、３はHDLCフレームを送受信するHDLCコント
ローラである。
次に、その動作について説明する。
プロセッサ１は、HDLCフレームを送信するとき、メモ
リ２上の送信バッファ23,24にアドレス部，制御部，お
よび情報部のデータを書き込む。そして、メモリ２上の
コマンド・テーブル20に送信データ・サイズ、および送
信バッファ・アドレスから構成される送信コマンド21b
を書き込むことにより、HDLCコントローラ３にデータ送
信を要求する。HDLCコントローラ３はプロセッサ１から
送信コマンドを受け付けたとき、メモリ２上の送信バッ
ファ23,24に格納されたデータに開始フラグ,FCS,終了フ
ラグを付加したHDLCフレームを送信する。
リ２上の送信バッファ23,24にアドレス部，制御部，お
よび情報部のデータを書き込む。そして、メモリ２上の
コマンド・テーブル20に送信データ・サイズ、および送
信バッファ・アドレスから構成される送信コマンド21b
を書き込むことにより、HDLCコントローラ３にデータ送
信を要求する。HDLCコントローラ３はプロセッサ１から
送信コマンドを受け付けたとき、メモリ２上の送信バッ
ファ23,24に格納されたデータに開始フラグ,FCS,終了フ
ラグを付加したHDLCフレームを送信する。
また、HDLCコントローラ３はHDLCフレームを送信した
とき、メモリ２上の受信バッファに開始フラグ,FCS,終
了フラグを除いたデータをメモリ２上の受信バッファに
格納する。そしてメモリ２上のステータス・テーブル25
に受信データ・サイズ、および受信バッファ・アドレス
から構成される受信ステータス26を書き込むことによ
り、プロセッサ１にデータ受信を報告する。
とき、メモリ２上の受信バッファに開始フラグ,FCS,終
了フラグを除いたデータをメモリ２上の受信バッファに
格納する。そしてメモリ２上のステータス・テーブル25
に受信データ・サイズ、および受信バッファ・アドレス
から構成される受信ステータス26を書き込むことによ
り、プロセッサ１にデータ受信を報告する。
また、受信の場合、第６図に示すように、コマンドテ
ーブル20がコマンド22を格納し、ステータス・テーブル
25が受信ステータス27bを格納している点が相違してい
る。
ーブル20がコマンド22を格納し、ステータス・テーブル
25が受信ステータス27bを格納している点が相違してい
る。
次に、受信の動作について説明する。
HDLCコントローラ３は、HDLCフレームを受信したと
き、メモリ２上の受信バッファ28,29にアドレス部，制
御部，情報部を格納する。そして、メモリ２上のステー
タス・テーブル25に受信データ・サイズ、および受信バ
ッファ・アドレスから構成される受信ステータス27bを
書き込むことにより、プロセッサ１にデータ受信を報告
する。
き、メモリ２上の受信バッファ28,29にアドレス部，制
御部，情報部を格納する。そして、メモリ２上のステー
タス・テーブル25に受信データ・サイズ、および受信バ
ッファ・アドレスから構成される受信ステータス27bを
書き込むことにより、プロセッサ１にデータ受信を報告
する。
このプロセッサ１は、HDLCフレームを送信するとき、
メモリ２上の送信バッファ23,24にアドレス部，制御
部，情報部を格納する。そして、メモリ２上のコマンド
・テーブル20に送信データ・サイズ、および送信バッフ
ァ・アドレスから構成される送信コマンド22を書き込む
ことにより、HDLCコントローラ３にデータ送信を要求す
る。
メモリ２上の送信バッファ23,24にアドレス部，制御
部，情報部を格納する。そして、メモリ２上のコマンド
・テーブル20に送信データ・サイズ、および送信バッフ
ァ・アドレスから構成される送信コマンド22を書き込む
ことにより、HDLCコントローラ３にデータ送信を要求す
る。
HDLCコントローラ３は送信コマンドを受け付けたと
き、メモリ２上の送信バッファ23,24に格納されたデー
タをアドレス部，制御部，情報部とするHDLCフレームを
送信する。
き、メモリ２上の送信バッファ23,24に格納されたデー
タをアドレス部，制御部，情報部とするHDLCフレームを
送信する。
上述した従来のHDLCフレーム送信制御方式の場合、プ
ロセッサ１は送信バッファ22,23に送信データを格納
し、コマンド・テーブル20に送信データ・サイズ、およ
び送信バッファ・アドレスからなる送信コマンド21bを
書き込むことにより、HDLCコントローラ３にデータ送信
を要求するため、どのようなフレームを送信するときで
も送信バッファ・アドレスを書き込まなければならな
ず、そのため処理時間がかかるという欠点がある。
ロセッサ１は送信バッファ22,23に送信データを格納
し、コマンド・テーブル20に送信データ・サイズ、およ
び送信バッファ・アドレスからなる送信コマンド21bを
書き込むことにより、HDLCコントローラ３にデータ送信
を要求するため、どのようなフレームを送信するときで
も送信バッファ・アドレスを書き込まなければならな
ず、そのため処理時間がかかるという欠点がある。
また、従来のHDLCフレーム受信制御方式の場合、HDLD
コントローラ３は、受信バッファ26,27に受信データを
格納し、ステータス・テーブル24の受信ステータス中に
受信バッファ・アドレスを格納するので、プロセッサ１
は受信ステータス25中の受信バッファ・アドレスを読み
出してから、その受信バッファ・アドレスで示される受
信バッファ26,27に格納されている受信データを読み出
さなければならないため、処理が遅くなるという欠点が
ある。
コントローラ３は、受信バッファ26,27に受信データを
格納し、ステータス・テーブル24の受信ステータス中に
受信バッファ・アドレスを格納するので、プロセッサ１
は受信ステータス25中の受信バッファ・アドレスを読み
出してから、その受信バッファ・アドレスで示される受
信バッファ26,27に格納されている受信データを読み出
さなければならないため、処理が遅くなるという欠点が
ある。
本発明の目的は、このような欠点を除き、メモリ上の
コマンド・テーブルに発行する送信コマンド中またはス
テータス・テーブルに報告する受信ステータス中に送受
信データを格納することにより、送信コマンドまたは受
信ステータスからデータを読出して高速に処理をできる
ようにしたHDLC送信および受信制御方式を提供すること
にある。
コマンド・テーブルに発行する送信コマンド中またはス
テータス・テーブルに報告する受信ステータス中に送受
信データを格納することにより、送信コマンドまたは受
信ステータスからデータを読出して高速に処理をできる
ようにしたHDLC送信および受信制御方式を提供すること
にある。
本発明の第１の構成は、監視フレームもしくは情報部
を含まない非番号制フレームを送信する際には、コマン
ドテーブルにアドレス部、制御部及び送信データサイズ
から構成される第１の送信コマンドを書きこむことによ
って、第１のデータ送信を要求し、情報部を含む非番号
制フレームもしくは情報フレームを送信する際には、送
信バッファにアドレス部、制御部及び情報部を書きこむ
と共に前記コマンドテーブルに送信データサイズ及び送
信バッファアドレスから構成される第２の送信コマンド
を書きこむことによって第２のデータ送信を要求し、前
記第１のデータ送信が要求されたときには、前記コマン
ドテーブルに格納されたデータであって、前記監視フレ
ームもしくは情報部を含まない非番号制フレームを前記
制御部とするデータを送信し、前記第２のデータ送信が
要求されたときには、前記送信データサイズ及び前記バ
ッファアドレスに基づいて前記送信バッファに格納され
たデータであって、アドレス部、制御部及び、情報フレ
ームもしくは情報部を含む非番号制フレームを情報部と
するデータを送信することを特徴とする。
を含まない非番号制フレームを送信する際には、コマン
ドテーブルにアドレス部、制御部及び送信データサイズ
から構成される第１の送信コマンドを書きこむことによ
って、第１のデータ送信を要求し、情報部を含む非番号
制フレームもしくは情報フレームを送信する際には、送
信バッファにアドレス部、制御部及び情報部を書きこむ
と共に前記コマンドテーブルに送信データサイズ及び送
信バッファアドレスから構成される第２の送信コマンド
を書きこむことによって第２のデータ送信を要求し、前
記第１のデータ送信が要求されたときには、前記コマン
ドテーブルに格納されたデータであって、前記監視フレ
ームもしくは情報部を含まない非番号制フレームを前記
制御部とするデータを送信し、前記第２のデータ送信が
要求されたときには、前記送信データサイズ及び前記バ
ッファアドレスに基づいて前記送信バッファに格納され
たデータであって、アドレス部、制御部及び、情報フレ
ームもしくは情報部を含む非番号制フレームを情報部と
するデータを送信することを特徴とする。
本発明の第２の構成は、アドレス部、制御部及び送信
データサイズから構成される第１の送信コマンドによっ
て送信された監視フレームもしくは情報部を含まない非
番号制フレームを受信した際には、ステータステーブル
に前記アドレス部、前記制御部及び前記送信データサイ
ズを受信ステータスとして書きこみ、データサイズ及び
バッファアドレスから構成される第２の送信コマンドに
よって送信されたアドレス部、制御部及び情報部によっ
て構成される情報部を含む非番号制フレームもしくは情
報フレームを受信する際には、受信バッファにアドレス
部、制御部及び情報部を格納し、前記ステータステーブ
ルに前記データサイズ、バッファアドレスから構成され
る受信ステータスを書きこむことを特徴とする。
データサイズから構成される第１の送信コマンドによっ
て送信された監視フレームもしくは情報部を含まない非
番号制フレームを受信した際には、ステータステーブル
に前記アドレス部、前記制御部及び前記送信データサイ
ズを受信ステータスとして書きこみ、データサイズ及び
バッファアドレスから構成される第２の送信コマンドに
よって送信されたアドレス部、制御部及び情報部によっ
て構成される情報部を含む非番号制フレームもしくは情
報フレームを受信する際には、受信バッファにアドレス
部、制御部及び情報部を格納し、前記ステータステーブ
ルに前記データサイズ、バッファアドレスから構成され
る受信ステータスを書きこむことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例をの送信制御を説明するブ
ロック図である。図中、１はHDLCコントローラ３を制御
するプロセッサ、２は送信コマンド21を格納するコマン
ド・テーブル20、ステータス26を格納するステータス・
テーブル25、送信データを格納する送信バッファ23,2
4、および受信データを格納する受信バッファ28,29から
構成されるメモリ、３はHDLCフレームを送受信するHDLC
コントローラである。
ロック図である。図中、１はHDLCコントローラ３を制御
するプロセッサ、２は送信コマンド21を格納するコマン
ド・テーブル20、ステータス26を格納するステータス・
テーブル25、送信データを格納する送信バッファ23,2
4、および受信データを格納する受信バッファ28,29から
構成されるメモリ、３はHDLCフレームを送受信するHDLC
コントローラである。
プロセッサ１は、監視フレームや情報部を含まない非
番号制フレームを送信するとき、メモリ２上のコマンド
・テーブル20にアドレス部，情報部，および送信データ
・サイズから構成される送信コマンド（＃１）21を書き
込むことにより、HDLCコントローラ３にデータ送信を要
求する。また、プロセッサ１が情報部を含む非番号制フ
レームや情報フレームを送信するとき、メモリ２上の送
信バッファ23,24にアドレス部，制御部，および情報部
を書き込み、メモリ２上のコマンド・テーブル20に送信
データ・サイズ、および送信バッファ・アドレスから構
成される送信コマンド（＃２）21を書き込むことによ
り、HDLCコントーラ３にデータ送信を要求する。
番号制フレームを送信するとき、メモリ２上のコマンド
・テーブル20にアドレス部，情報部，および送信データ
・サイズから構成される送信コマンド（＃１）21を書き
込むことにより、HDLCコントローラ３にデータ送信を要
求する。また、プロセッサ１が情報部を含む非番号制フ
レームや情報フレームを送信するとき、メモリ２上の送
信バッファ23,24にアドレス部，制御部，および情報部
を書き込み、メモリ２上のコマンド・テーブル20に送信
データ・サイズ、および送信バッファ・アドレスから構
成される送信コマンド（＃２）21を書き込むことによ
り、HDLCコントーラ３にデータ送信を要求する。
HDLCコントローラ３は、プロセッサ１から送信コマン
ド（＃１）を受け付けたとき、メモリ２上のコマンド・
テーブル20に格納されたデータをアドレス部，および制
御部とする監視フレームや情報部を含まない非番号制フ
レームを送信する。また、HDLCコントローラ３は、プロ
セッサ１から送信コマンド（＃２）を受け付けたとき、
メモリ２上の送信バッファ23,24に格納されたデータを
アドレス部，制御部，および情報部とする情報部を含む
非番号制フレームや情報フレームを送信する。
ド（＃１）を受け付けたとき、メモリ２上のコマンド・
テーブル20に格納されたデータをアドレス部，および制
御部とする監視フレームや情報部を含まない非番号制フ
レームを送信する。また、HDLCコントローラ３は、プロ
セッサ１から送信コマンド（＃２）を受け付けたとき、
メモリ２上の送信バッファ23,24に格納されたデータを
アドレス部，制御部，および情報部とする情報部を含む
非番号制フレームや情報フレームを送信する。
HDLCコントローラ３は、監視，非番号制，および情報
フレームを受信したとき、メモリ２上の受信バッファ2
8,29にアドレス部，制御部，および情報部を格納する。
そして、メモリ２上のステータス・テーブル25に受信デ
ータ・サイズ、および受信バッファ・アドレスから構成
される受信ステータス26を書き込むことにより、プロセ
ッサ１にデータ受信を報告する。
フレームを受信したとき、メモリ２上の受信バッファ2
8,29にアドレス部，制御部，および情報部を格納する。
そして、メモリ２上のステータス・テーブル25に受信デ
ータ・サイズ、および受信バッファ・アドレスから構成
される受信ステータス26を書き込むことにより、プロセ
ッサ１にデータ受信を報告する。
この実施例ではフレームの種類によって送信データを
格納するテーブルを区別している。
格納するテーブルを区別している。
第２図は本発明の第２の実施例を説明するブロック図
であり、この実施例ではフレーム構成によって送信デー
タを格納するテーブルを区別している。
であり、この実施例ではフレーム構成によって送信デー
タを格納するテーブルを区別している。
本実施例も、プロセッサ１は、監視フレームや情報部
を含まない非番号制フレームを送信するとき、メモリ２
上のコマンド・テーブル20にアドレス部，制御部，およ
び送信データ・サイズから構成される送信コマンド（＃
１）21aを書き込むことにより、HDLCコントローラ３に
データ送信を要求する。また、プロセッサ１は情報部を
含む非番号制フレームや情報フレームを送信するとき、
メモリ２上の送信バッファ23,24に情報部を書き込み、
メモリ２上のコマンド・テーブル20にアドレス部，制御
部，送信データ・サイズ、送信バッファ・アドレスから
構成される送信コマンド（＃２）21aを書き込むことに
より、HDLCコントローラ３にデータ送信を要求する。
を含まない非番号制フレームを送信するとき、メモリ２
上のコマンド・テーブル20にアドレス部，制御部，およ
び送信データ・サイズから構成される送信コマンド（＃
１）21aを書き込むことにより、HDLCコントローラ３に
データ送信を要求する。また、プロセッサ１は情報部を
含む非番号制フレームや情報フレームを送信するとき、
メモリ２上の送信バッファ23,24に情報部を書き込み、
メモリ２上のコマンド・テーブル20にアドレス部，制御
部，送信データ・サイズ、送信バッファ・アドレスから
構成される送信コマンド（＃２）21aを書き込むことに
より、HDLCコントローラ３にデータ送信を要求する。
HDLCコントローラ３は、プロセッサ１から送信コマン
ド（＃１）を受け付けたとき、メモリ２上のコマンド・
テーブル20に格納されたデータをアドレス部，および制
御部とする監視フレームや情報部を含まない非番号制フ
レームを送信する。また、HDLCコントローラ３は、プロ
セッサ１から送信コマンド（＃２）を受け付けたとき、
メモリ２上のコマンド・テーブル20に格納されたデータ
をアドレス部，および制御部とし、メモリ２上の送信バ
ッファ22,23に格納されたデータを情報部とする情報部
を含む非番号制フレームや情報フレームを送信する。
ド（＃１）を受け付けたとき、メモリ２上のコマンド・
テーブル20に格納されたデータをアドレス部，および制
御部とする監視フレームや情報部を含まない非番号制フ
レームを送信する。また、HDLCコントローラ３は、プロ
セッサ１から送信コマンド（＃２）を受け付けたとき、
メモリ２上のコマンド・テーブル20に格納されたデータ
をアドレス部，および制御部とし、メモリ２上の送信バ
ッファ22,23に格納されたデータを情報部とする情報部
を含む非番号制フレームや情報フレームを送信する。
第３図は本発明の第３の実施例の受信制御を説明する
システムのブロック図である。本実施例の第１図の相違
は、コマンド・テーブル20が送信コマンド22を格納し、
ステータス・テーブル25が受信ステータス27を格納して
いる点にある。
システムのブロック図である。本実施例の第１図の相違
は、コマンド・テーブル20が送信コマンド22を格納し、
ステータス・テーブル25が受信ステータス27を格納して
いる点にある。
次にその動作について説明する。
HDLCコントローラ３は、監視フレームや情報部を含ま
ない非番号制フレームを受信したとき、メモリ２上のス
テータス・テーブル25にアドレス部，制御部，および受
信データ・サイズから構成される受信ステータス27を書
き込むことにより、プロセッサ１にデータ受信を報告す
る。このHDLCコントローラ３は、情報部を含む非番号制
フレームや情報フレームを受信したとき、メモリ２上の
受信バッファ28,29にアドレス部，制御部，および情報
部を格納し、メモリ２上のステータス・テーブル25に受
信データサイズ、および受信バッファ・アドレスから構
成される受信ステータス27を書き込むことにより、プロ
セッサ１にデータ受信を報告する。
ない非番号制フレームを受信したとき、メモリ２上のス
テータス・テーブル25にアドレス部，制御部，および受
信データ・サイズから構成される受信ステータス27を書
き込むことにより、プロセッサ１にデータ受信を報告す
る。このHDLCコントローラ３は、情報部を含む非番号制
フレームや情報フレームを受信したとき、メモリ２上の
受信バッファ28,29にアドレス部，制御部，および情報
部を格納し、メモリ２上のステータス・テーブル25に受
信データサイズ、および受信バッファ・アドレスから構
成される受信ステータス27を書き込むことにより、プロ
セッサ１にデータ受信を報告する。
プロセッサ１は、監視，非番号制，情報フレームを送
信するとき、メモリ２上の送信バッファ23,24にアドレ
ス部，制御部，情報部を格納し、メモリ２上のコマンド
・テーブル20に送信データ・サイズ、および送信バッフ
ァ・アドレスから構成される送信コマンド22を書き込む
ことにより、HDLCコントローラ３にデータ送信を要求す
る。
信するとき、メモリ２上の送信バッファ23,24にアドレ
ス部，制御部，情報部を格納し、メモリ２上のコマンド
・テーブル20に送信データ・サイズ、および送信バッフ
ァ・アドレスから構成される送信コマンド22を書き込む
ことにより、HDLCコントローラ３にデータ送信を要求す
る。
HDLCコントローラ３は送信コマンドを受け付けたと
き、メモリ２上の送信バッファ23,24に格納されたデー
タをアドレス部，制御部，情報部とする監視，非番号
制，情報フレームを送信する。
き、メモリ２上の送信バッファ23,24に格納されたデー
タをアドレス部，制御部，情報部とする監視，非番号
制，情報フレームを送信する。
このように本実施例ではフレームの種類によって受信
データを分離して格納している。
データを分離して格納している。
第４図は本発明の第４の実施例を説明するブロック図
であり、フレームの構成によって受信データを分離して
格納する場合を示している。
であり、フレームの構成によって受信データを分離して
格納する場合を示している。
本実施例も、HDLCコントローラ３は、監視フレームや
情報部を含まない非番号制フレームを受信したとき、メ
モリ２上のステータス・テーブル25にアドレス部，制御
部，および受信データ・サイズから構成される受信ステ
ータス27aを書込むことにより、プロセッサ１にデータ
受信を報告する。このHDLCコントローラ３は、情報部を
含む非番号制フレームや情報フレームを受信したとき、
メモリ２上の受信バッファ28,29に情報部を格納し、メ
モリ２上のステータス・テーブル25にアドレス部，制御
部，受信データ・サイズ，および受信バッファ・アドレ
スから構成される受信ステータス27aを書き込むことに
より、プロセッサ１にデータ受信を報告する。
情報部を含まない非番号制フレームを受信したとき、メ
モリ２上のステータス・テーブル25にアドレス部，制御
部，および受信データ・サイズから構成される受信ステ
ータス27aを書込むことにより、プロセッサ１にデータ
受信を報告する。このHDLCコントローラ３は、情報部を
含む非番号制フレームや情報フレームを受信したとき、
メモリ２上の受信バッファ28,29に情報部を格納し、メ
モリ２上のステータス・テーブル25にアドレス部，制御
部，受信データ・サイズ，および受信バッファ・アドレ
スから構成される受信ステータス27aを書き込むことに
より、プロセッサ１にデータ受信を報告する。
以上説明したように本発明は、監視フレームや情報部
を含まない非番号制フレームを送信するとき、プロセッ
サはメモリ上のコマンド・テーブルに書き込む送信コマ
ンド中にアドレス部および制御部を書き込むことによ
り、HDLCコントローラにデータ送信を要求することがで
きるため、プロセッサは送信コマンド中に送信バッファ
・アドレスを書き込む必要がなく、送信データを読出す
ことができ、高速に処理ができるという効果がある。
を含まない非番号制フレームを送信するとき、プロセッ
サはメモリ上のコマンド・テーブルに書き込む送信コマ
ンド中にアドレス部および制御部を書き込むことによ
り、HDLCコントローラにデータ送信を要求することがで
きるため、プロセッサは送信コマンド中に送信バッファ
・アドレスを書き込む必要がなく、送信データを読出す
ことができ、高速に処理ができるという効果がある。
また、本発明では、監視フレームや情報部を含まない
非番号制フレームを受信したとき、HDLCコントローラが
メモリ上のステータス・テーブルの受信ステータス中に
受信データを格納するので、受信ステータス中に受信バ
ッファ・アドレスを書き込む必要がなく、プロセッサは
受信ステータス中で受信データを読み出すことができる
ため、高速に処理を行うことができるという効果があ
る。
非番号制フレームを受信したとき、HDLCコントローラが
メモリ上のステータス・テーブルの受信ステータス中に
受信データを格納するので、受信ステータス中に受信バ
ッファ・アドレスを書き込む必要がなく、プロセッサは
受信ステータス中で受信データを読み出すことができる
ため、高速に処理を行うことができるという効果があ
る。
第１図，第２図は本発明の第1,第２の実施例の送信制御
方式を説明するブロック図、第３図，第４図は本発明の
第3,第４の実施例の受信制御方式を説明するブロック
図、第５図，第６図は従来例のHDLCフレームの送信およ
び受信制御方式を説明するブロック図である。 １……プロセッサ、２……メモリ、３……HDLCコントロ
ーラ、20……コマンドテーブル、21,21a,21b,22……送
信コマンド、23,24……送信バッファ、25……ステータ
ステーブル、26,27,27a,27b……受信ステータス、28,29
……受信バッファ。
方式を説明するブロック図、第３図，第４図は本発明の
第3,第４の実施例の受信制御方式を説明するブロック
図、第５図，第６図は従来例のHDLCフレームの送信およ
び受信制御方式を説明するブロック図である。 １……プロセッサ、２……メモリ、３……HDLCコントロ
ーラ、20……コマンドテーブル、21,21a,21b,22……送
信コマンド、23,24……送信バッファ、25……ステータ
ステーブル、26,27,27a,27b……受信ステータス、28,29
……受信バッファ。
Claims (2)
- 【請求項１】監視フレームもしくは情報部を含まない非
番号制フレームを送信する際には、コマンドテーブルに
アドレス部、制御部及び送信データサイズから構成され
る第１の送信コマンドを書きこむことによって、第１の
データ送信を要求し、情報部を含む非番号制フレームも
しくは情報フレームを送信する際には、送信バッファに
アドレス部、制御部及び情報部を書きこむと共に前記コ
マンドテーブルに送信データサイズ及び送信バッファア
ドレスから構成される第２の送信コマンドを書きこむこ
とによって第２のデータ送信を要求し、前記第１のデー
タ送信が要求されたときには、前記コマンドテーブルに
格納されたデータであって、前記監視フレームもしくは
情報部を含まない非番号制フレームを前記制御部とする
データを送信し、前記第２のデータ送信が要求されたと
きには、前記送信データサイズ及び前記バッファアドレ
スに基づいて前記送信バッファに格納されたデータであ
って、アドレス部、制御部及び、情報フレームもしくは
情報部を含む非番号制フレームを情報部とするデータを
送信することを特徴とするHDLCフレーム送信制御方式。 - 【請求項２】アドレス部、制御部及び送信データサイズ
から構成される第１の送信コマンドによって送信された
監視フレームもしくは情報部を含まない非番号制フレー
ムを受信した際には、ステータステーブルに前記アドレ
ス部、前記制御部及び前記送信データサイズを受信ステ
ータスとして書きこみ、データサイズ及びバッファアド
レスから構成される第２の送信コマンドによって送信さ
れたアドレス部、制御部及び情報部によって構成される
情報部を含む非番号制フレームもしくは情報フレームを
受信する際には、受信バッファにアドレス部、制御部及
び情報部を格納し、前記ステータステーブルに前記デー
タサイズ、バッファアドレスから構成される受信ステー
タスを書きこむことを特徴とするHDLCフレーム受信制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266777A JP2985268B2 (ja) | 1990-10-04 | 1990-10-04 | Ｈｄｌｃフレーム送信および受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266777A JP2985268B2 (ja) | 1990-10-04 | 1990-10-04 | Ｈｄｌｃフレーム送信および受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144341A JPH04144341A (ja) | 1992-05-18 |
| JP2985268B2 true JP2985268B2 (ja) | 1999-11-29 |
Family
ID=17435551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266777A Expired - Lifetime JP2985268B2 (ja) | 1990-10-04 | 1990-10-04 | Ｈｄｌｃフレーム送信および受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985268B2 (ja) |
-
1990
- 1990-10-04 JP JP2266777A patent/JP2985268B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144341A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100454283C (zh) | 虚拟通用串行总线设备系统及其数据传输方法 | |
| JP2001024733A (ja) | データ伝送装置 | |
| JPH053024B2 (ja) | ||
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| US6529972B1 (en) | Message translation and data proxy service for remote data transport in a computer network | |
| JP2853607B2 (ja) | ジョブ間通信システム | |
| JP3110024B2 (ja) | メモリ制御システム | |
| JPS61195439A (ja) | リモ−トフアイルアクセス方式 | |
| JPH0426255A (ja) | Ｈｄｌｃフレーム送信制御方式 | |
| JP2644090B2 (ja) | コンピュータ間通信方法 | |
| JP3293635B2 (ja) | チャネル装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP2624305B2 (ja) | 情報伝送システム | |
| JPH04160546A (ja) | 集線装置のアドレス動的変更方式 | |
| JP3299021B2 (ja) | マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置 | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| JP3594952B2 (ja) | 中央システムの操作を実行するための中央システムと衛星システムとの間のリンク | |
| JPH063938B2 (ja) | デ−タ転送バツフア方式 | |
| JPS6069766A (ja) | プロセツサ間通信方式 | |
| JPS6339237A (ja) | 回線トレ−ス制御方式 | |
| JPH0120774B2 (ja) | ||
| JPH0575696A (ja) | 交換機の局データ管理方式 | |
| JPH0786854B2 (ja) | デ ー タ 転 送 制 御 装 置 | |
| JPH05143498A (ja) | 分散システムの通信障害対応方法 |