KR940005440B1 - Scsi 규격에 따른 셀렉션 응답회로 - Google Patents

Abstract

내용 없음.

Description

SCSI 규격에 따른 셀렉션 응답회로

제1a도 내지 제1c도는 SCSI 방식으로 연결된 시스템의 결합 예시도.

제2도는 SCSI에서의 페이즈(phase)변환 기능도.

제3도는 SCSI 버스의 연결 구성도.

제4도는 본 발명의 SCSI 규격에 따른 셀렉션 응답회로도.

제5도는 제4도에서의 슬라이스 애더의 상세 회로도.

제6도는 슬라이스 애더의 진리표.

제7도는 3·8 디코더의 연결 구성도.

제8도는 제4도에서의 버스 신호 체크부의 상세 회로도.

제9도는 제4도에서의 버스 프리 체크부의 상세 회로도.

제10a도 및 제10b도는 아비트래이션을 사용 상태에 다른 셀렉트 신호의 발생 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 슬라이스 애더 11 : 신호 체크부

12 : 디코더 13 : 버스 신호 비교부

14 : 버스 프리 체크부

본 발명은 SCSI(Small Computer System Interface)에 관한 것으로, 특히 셀렉션(selection) 응답 장치를 디지털 하드웨어로 설계하는데 적당하도록 한 SCSI규격에 따른 셀렉션 응답회로에 관한 것이다.

일반적으로 SCSI란 피씨(PC)와 외부의 주변 기기들을 연결시켜 주는 인터페이스 방식에 관한 규정으로, 현재는 플로피 디스크 드라이버, 하드 디스크 드라이버 등과 같은 자기 디스크 장치와 콤팩트 디스트 롬과 같은 광 디스크 장치, 그리고 프린터에 관한 것이 규격화되어 있다.

이와 관련되어 SCSI로 연결된 시스템은 제1도(a) 내지 (c)에서 도시한 바와 같이 콤퓨터(1A∼1E)와 콘트롤러(2A∼2H)가 상호 SCSI 버스에 의하여 결합되고 각 콘트롤러(2A∼2H)를 제어하는 콤퓨터(1A∼1E)는 단일 또는 복수의 수로 되어 단일 또는 복수의 콘트롤러(2A∼H) 즉, 타겟을 제어하도록 되어 있다.

한편, 제2도는 SCSI에서의 페이즈(PHASE) 변환에 대한 기능적 구성도로서, 여기에서 사용된 버스 프리 상태란 모든 SCSI장치들이 버스를 사용하지 않는 상태를 말하고, 아비트레이션 상태란 SCSI장치가 버스의 사용권을 획득하기 위한 것이며, 셀렉션 상태란 아비트래이션에서 이긴 SCSI장치 즉, 이니쉬에이커(콤퓨터)가 타겟 즉, 제어를 받는 장치를 선택하기 위한 페이즈이며, 정보 전송 페이즈(메세지 아웃, 코멘드, 데이타인, 데이타 아웃, 스테이터스, 메세지 인)는 이니쉬에이터와 타겟간에 실제 필요한 정보를 주고 받는 페이즈를 말한다.

한편, 제3도는 콤퓨터와 콘트롤러간에 데이타 전송을 매개하는 SCSI버스를 나타낸 것으로 데이타 비트와 패리티 비트 및 제어 신호 비트를 갖는다.

상기에서 나타낸 셀렉션 페이즈 즉, 아비트이이션에서 이긴 SCSI장치 즉, 이니쉬에이터(콤퓨터)가 타겟 즉, 제어를 받는 장치를 선택할 때의 시퀀스를 설명하면 다음과 같다.

즉, 모든 SCSI 장치가 버스를 사용하지 않고 버스상의 데이타가 자신의 ID와 같고 세개 이상이 액티브되어 있지 않을때 자동적으로 타겟 DMS 이니쉬에이터에 대하여 셀렉션이 되었음을 알린다.

제4도는 본 발명에 따른 셀렉션 응답장치의 구성도로서 이에 도시한 바와같이 SCSI 버스상에 세개 이하의 비트(즉 두 비트 또는 하나의 비트)가 액티브되었는지를 조사하기 위한 슬라이스 애더(SLICE-ADDER : 10)와, 이의 출력을 받아 상기 슬라이스 애더(10)의 출력이 1이거나 2인지를 조사하는 신호 출력 체크부(11)와, SCSI 버스상에 자신의 ID에 해당하는 비트가 액티브되어 있는지를 조사하기 위하여 자신의 ID비트를 디코딩하는 디코더(12)와, 상기 디코더(12)로 부터 디코딩된 출력이 SCSI 버스상의 신호와 일치하는지를 조사하는 버스신호 체크부(13)와, BSY와 SEL신호가 하이인지를 조사하여 모든 SCSI장치가 버스를 사용하고 있지 않는지를 조사하는 버스 프리 체크부(14)로 구성된다.

상기와 같은 구성을 갖는 본 발명의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.

먼저, 상기에서 슬라이스 애더(slice adder : 10)는 데이타 버스 8비트 중에서 한 비트나 두 비트만 액티브되었는지를 조사하는 기능을 하며 그 구성은 제5도와 같이 전가산기(FA1∼FA4) 및 반가산기(HA1∼HA3)를 결합하여 구성한다.

즉, 8비트의 데이타에서 하위 6비트를 전가산기(FA1, FA2)에 각기 입력하고 상위 2비트를 반 가산기(HA1)에 입력하고, 각 가산기(FA1, FA2, HA1)의 합출력(S)과 캐리 출력(C)을 각기 전 가산기(FA3), (FA4)에 입력하며, 상기 전가산기(FA3)의 합출력단(S)로 부터 제1출력(OUTO)를 인출하고, 그 캐리 출력(C)과 상기 전가산기(FA4)의 합출력(S)을 반가산기(HA2)에 입력하며 그 일측 출력으로 부터 제2출력(OUT2)을 인출함과 아울러 그 타측 출력을 반가산기(HA3)에 입력하여 상기 전가산기(FA4)의 캐리 출력(C)과 함께 가산하여 출력(OUT2, OUT3)을 인출하도록 구성한다.

상기와 같이 구성한 슬라이스 애더(10)는 그 동작에 있어서 제6도와 같은 진리표의 특성을 나타내어 하나 또는 두개의 비트만이 액티브될 때 하이의 신호를 출력하도록 동작한다.

한편, 제7도는 상기 제4도에서 SCSI버스상에 자신의 ID에 해당하는 비트가 액티브되어 있는지를 조사하기 위하여 자신의 ID비트를 디코딩하는 디코더(12)에 대한상세 회로도로서 여기에서는 3·8디코더를 도시하였다.

상기의 디코더(12)는 입력신호(ID0∼ID3)의 이진값에 대응하는 비트가 1로 액티브되고 나머지의 모든 비트는 0의 레벨로 인액티브되는 일반적인 디코더의 기본 동작을 그대로 수행한다.

그리고 제8도는 상기 디코더(12)로 부터 디코딩된 출력이 SCSI 버스상의 신호와 일치하는지를 조사하는 버스신호 체크부(13)의 상세 회로도로서, 디코더의 출력과 비교 데이타의 대응하는 비트를 각기 앤드 게이트(AD10∼AD17)에 입력하고 상기 앤드 게이트(AD10∼AD17)의 출력을 모두 오아링함으로써 디코더(12)의 특정 비트기 비교 데이터의 대응하는 비트와 하나라도 같으면 그 출력이 하이가 되도록 동작한다.

한편, 제9도는 특정 신호(여기서는 SCSI) 연속된 클럭에 대하여 클럭의 몇주기동안 연속적으로 같은 값을 갖는가를 체크하는 버스 프리 체크부(14)에 대한 회로도로서, 제4도에서는 3개의 플립플롭(FF1∼FF3)을 사용하여 클럭신호(CLk)의 3주기동안 럭신호(Sigl)의 지속성을 조사하도록 되어 있으나, 이보다 더 긴 주기동안에 대하여 입력신호(Sigl)의 상태를 체크할 때에는 플립플롭(FFn)과 앤드 게이트(ADn)를 갖는 구조로 연속하여 연결하면 된다.

따라서 만일 입력신호(Sigl)가 하이이면 다음 클럭(CLK)에서 하이의 신호가 다음의 플립플롭으로 전달되어 가지만, 입력신호(Sigl)가 로우가 되면 앤드 게이트(AD1∼ADn)의 출력은 곧바로 로우가 되므로 다음 클럭(CLK)에서 모든 플립플롭(FF1∼FFn)의 출력이 로우가 된다.

따라서 최종단의 플립플롭(FFn)이 하이가 되는 시점을 조사하고 종속 연결된 플립플롭의 수를 안다면 입력신호가 일정한 값으로 지속된 기간을 구할 수 있다.

한편, 상기 제4도의 셀렉션 응답 장치를 통해 셀렉션 신호를 발생하는 동작은 다음과 같다.

먼저, 타겟으로 동작하는 SCSI장치를 이니쉬에이터가 선택하기 위한 셀렉션 과정은 아비트래이션을 사용하는 경우와 사용하지 않는 시스템의 경우에 따라 다르다.

먼저, 아비트래이션을 사용하지 않는 시스템의 경우에는 제10도(a)에 도시한 타이밍도와 같이 버스 프리상태를 검출한 후 800nsec를 기다리고 데이타 버스상에 타겟과 이니쉬에이터 자신의 ID비트를 액티브하고 다시 90nsec를 기다려서 SEL신호를 액티브 한다.

그러나 아비트래이션을 사용하는 시스템의 경우 제10도(b)와 같이 아비트레이션 페이즈에서 SEL 신호를 액티브하고 버스의 클리어 지연과 버스의 안정 지연시간 이상 경과한 후에 데이타 버스상에 타겟과 이니쉬에이터 자신의 ID비트를 액티브한다.

그후 90nsec를 기다린 후 BSY 신호를 인액티브하고 이후 이니쉬에이터는 BSY 상태가 안정되기 위해 다시 90NSEC를 기다려 타겟으로 부터의 응답을 기다린다.

한편, 셀렉션에 대한 응답의 시퀀스는 SCSI 장치(타겟)은 400nsec 즉, 버스의 세틀(settle)지연 이상의 기간동안, SEL 신호와 자신의 SCSI ID에 해당하는 데이타 버스 비트가 액티브되어 있고, BSY 신호와 I/O 신호가 인액티브되어 있는 것을 검출하여, 셀렉션 페이즈에서 자신이 선택되어 있다는 것을 인식한다.

타겟을 선택된 것을 검출한 시점으로 부터 셀렉션 실패 시간 이내에 BSY 신호를 액티브하여 이니쉬에이터에 대한 응답을 하여야 한다.

이때, 선택된 타겟은 이니쉬에이터의 SCSI ID를 식별하기 위해 데이터 버스상의 모든 비트를 조사한다. 데이타 버스상에 세개이상의 SCSI ID가 검출된 때에는 타겟은 셀렉션 페이즈에 대하여 응답을 하지 않는다.

그리고 상기 이니쉬에니터는 타겟으로 부터의 BSY 신호의 응답을 검출한 후, 90nsec 이상 결과한 후에 SEL 신호를 인액티브하여 셀렉션 페이즈를 끝낸다.

이상에서와 같이 본 발명은 피씨나 그 주변 기기가 세계적인 표준 인터페이스 방식인 SCSI를 지원하기 위해 SCSI 프로토콜 콘트롤러 아이씨가 핵심적인 역할을 하는데 그 장치의 중요 핵심 블록으로서 셀렉션 응답 장치부분을 SCSI에 용이한 디지털 로직으로 설계할 수 있는 수단을 제공한다.

Claims (4)

1. SCSI 버스상에 일정 수 이하의 비트가 액티브되었는지를 판단하여 그에 따른 액티브 신호를 출력하는 슬라이스 애더(10)와, 상기 슬라이스 애더(10)의 출력이 1이거나 2인지를 비교 판단하는 신호 출력 체크부(11)와, SCSI 버스상에 자신의 ID에 해당하는 비트가 액티브되어 있는지를 조사하기 위하여 자신의 ID비트를 디코딩하는 디코더(12)와, 상기 디코더(12)로 부터 디코딩된 출력이 SCSI 버스상의 신호와 일치하는지를 조사하는 버스신호 체크부(13)와, BSY와 SEL신호의 상태를 조사하여 모든 SCSI 장치가 버스를 사용하고 있지 않는지를 판단하는 버스 프리 체크부(14)를 구비하여된 것을 특징으로 하는 SCSI 규격에 따른 셀렉션 응답회로.
2. 제1항에 있어서, 상기 슬라이스 애더(10)는 입력 데이타의 상위 비트가 전가산기(FA1, FA2)의 입력되고 그 하위 비트가 반 가산기(HA1)에 입력되며, 상기 가산기(FA1, FA2, HA1)의 합출력(S)과 캐리 출력(C)이 각기 전 가산기(FA3), (FA4)에 입력되어 상기 전가산기(FA3)의 합출력단(S)로 부터 제1출력(OUTO)이 인출되고, 그 캐리 출력(C)과 상기 전가산기(FA4)와 합출력(S)이 반가산기(HA2)에 입력되며 그 일측 출력으로 부터 제2출력(OUT2)이 인출됨과 아울러 그 타측 출력을 반가산기(HA3)에 입력하여 상기 전가산기(FA4)의 캐리 출력(C)과 함께 가산하여 출력(OUT2, OUT3)을 인출하도록 구성된 것을 특징으로 하는 SCSI 규격에 따른 셀렉션 응답회로.
3. 제1항에 있어서, 상기 버스신호 체크부(13)는 디코더(12)의 출력과 비교 데이터의 대응하는 비트를 각기 입력하는 앤드 게이트(AD10∼AD17)와, 상기 앤드 게이트(AD10∼AD17)의 출력을 모두 오아링하여 디코더(12)의 특정 비트가 비교 데이타의 대응하는 비트와 하나라도 같으면 액티브 신호를 출력하는 오아게이트(OR10)으로 된 것을 특징으로 하는 SCSI 규격에 따른 셀렉션 응답회로.
4. 제1항에 있어서, 상기 버스 프리 체크부(14)는 연속된 플립플롭(FF1∼FFn)의 출력을 입력신호(Sigl)와 앤딩하고 그 논리 조합된 신호가 다음단의 플립플롭(FF2∼FFn)으로 이벽되어 클럭신호(CLK)의 n주기동안 입력신호(Sigl)의 지속성을 조사하도록 구성된 것을 특징으로 하는 SCSI 규격에 따른 셀렉션 응답회로.