JPH07191936A - マルチプル・バス・インターフェース・アダプタ - Google Patents
マルチプル・バス・インターフェース・アダプタInfo
- Publication number
- JPH07191936A JPH07191936A JP6218786A JP21878694A JPH07191936A JP H07191936 A JPH07191936 A JP H07191936A JP 6218786 A JP6218786 A JP 6218786A JP 21878694 A JP21878694 A JP 21878694A JP H07191936 A JPH07191936 A JP H07191936A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- adapter
- local
- data processing
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 データ処理装置のバスへの接続のためのマル
チプル・バス・インターフェースを提供する。 【構成】 複数のバス・アーキテクチャのいずれとも動
作するべく接続するために適合される共通インターフェ
ースを含む。インターフェース・アダプタは、データ処
理装置のバスからの制御信号を受け取るための制御イン
ターフェースと、アドレス信号を受け取るためのアドレ
ス・インターフェースと、データ信号を受け取るための
データ・インターフェースとを有する。データ処理装置
のバス・アーキテクチャを識別するためのバス識別装置
及びこのバス識別装置に応答するバス・プロトコル・デ
コーダが設置される。デコーダは、制御インターフェー
スから入力を取入れ、データ処理バス制御信号から標準
化されたローカル制御信号を出力として発生し、これを
データ処理装置によりアクセスされたローカル機能素子
が利用する。
チプル・バス・インターフェースを提供する。 【構成】 複数のバス・アーキテクチャのいずれとも動
作するべく接続するために適合される共通インターフェ
ースを含む。インターフェース・アダプタは、データ処
理装置のバスからの制御信号を受け取るための制御イン
ターフェースと、アドレス信号を受け取るためのアドレ
ス・インターフェースと、データ信号を受け取るための
データ・インターフェースとを有する。データ処理装置
のバス・アーキテクチャを識別するためのバス識別装置
及びこのバス識別装置に応答するバス・プロトコル・デ
コーダが設置される。デコーダは、制御インターフェー
スから入力を取入れ、データ処理バス制御信号から標準
化されたローカル制御信号を出力として発生し、これを
データ処理装置によりアクセスされたローカル機能素子
が利用する。
Description
【０００１】
【産業上の利用分野】本発明はパーソナル・コンピュー
タに関し、特に、異なるバス・アーキテクチャをもつコ
ンピュータ同士を任意のアーキテクチャによる単一のバ
スで接続するために利用できるアダプタ・カードのイン
プリメンテーションに関する。
タに関し、特に、異なるバス・アーキテクチャをもつコ
ンピュータ同士を任意のアーキテクチャによる単一のバ
スで接続するために利用できるアダプタ・カードのイン
プリメンテーションに関する。
【０００２】
【従来の技術】ＩＢＭ（登録商標）のパーソナル・コン
ピュータのファミリーは標準として確立されており、数
多くのコンピュータ企業により採用されてきた。ＰＣバ
スに対して用いられた最初のパーソナル・コンピュータ
に続いて、パーソナル・コンピュータＡＴがやはりＩＢ
Ｍにより導入されたが、いわゆるＡＴアーキテクチャと
称されるやや異なるアーキテクチャを用いていた。この
アーキテクチャは、ＩＢＭパーソナル・コンピュータＡ
Ｔ、ＩＢＭパーソナル・コンピュータのモデル２５及び
３０並びに他のＩＢＭコンピュータ、そして全世界の多
くの企業により製造されるパーソナル・コンピュータに
おいて使用されてきた。ＡＴバスは、パーソナル・コン
ピュータに対するＩＳＡ標準として認められてきた。Ａ
Ｔアーキテクチャの導入に続いてＩＢＭは、マイクロチ
ャネル・アーキテクチャ又は通常マイクロ・チャネル・
バス（Micro Channel Bass）と称されるアーキテクチャ
を導入した。このバスは、特にＩＢＭのＰＳ／２（登録
商標）のモデル５０、５５、６０、７０、８０、９０、
９５において、及び他の企業により製造されたコンピュ
ータにおいて用いられた。この進んだアーキテクチャの
次の進展は、電子回路及びメモリの細密化においてなさ
れ、それによって極めて大量のデータを小さなフォーマ
ットに記憶することが可能となり、そしてＰＣＭＣＩＡ
アーキテクチャが創出された。ＥＩＳＡアーキテクチ
ャ、ＰＣＩアーキテクチャ及びＶＥＳＡアーキテクチャ
等の他のアーキテクチャも開発された。異なるアーキテ
クチャは、コンピュータ・マイクロプロセッサ機能の改
良に対応して改良されたものである。
ピュータのファミリーは標準として確立されており、数
多くのコンピュータ企業により採用されてきた。ＰＣバ
スに対して用いられた最初のパーソナル・コンピュータ
に続いて、パーソナル・コンピュータＡＴがやはりＩＢ
Ｍにより導入されたが、いわゆるＡＴアーキテクチャと
称されるやや異なるアーキテクチャを用いていた。この
アーキテクチャは、ＩＢＭパーソナル・コンピュータＡ
Ｔ、ＩＢＭパーソナル・コンピュータのモデル２５及び
３０並びに他のＩＢＭコンピュータ、そして全世界の多
くの企業により製造されるパーソナル・コンピュータに
おいて使用されてきた。ＡＴバスは、パーソナル・コン
ピュータに対するＩＳＡ標準として認められてきた。Ａ
Ｔアーキテクチャの導入に続いてＩＢＭは、マイクロチ
ャネル・アーキテクチャ又は通常マイクロ・チャネル・
バス（Micro Channel Bass）と称されるアーキテクチャ
を導入した。このバスは、特にＩＢＭのＰＳ／２（登録
商標）のモデル５０、５５、６０、７０、８０、９０、
９５において、及び他の企業により製造されたコンピュ
ータにおいて用いられた。この進んだアーキテクチャの
次の進展は、電子回路及びメモリの細密化においてなさ
れ、それによって極めて大量のデータを小さなフォーマ
ットに記憶することが可能となり、そしてＰＣＭＣＩＡ
アーキテクチャが創出された。ＥＩＳＡアーキテクチ
ャ、ＰＣＩアーキテクチャ及びＶＥＳＡアーキテクチャ
等の他のアーキテクチャも開発された。異なるアーキテ
クチャは、コンピュータ・マイクロプロセッサ機能の改
良に対応して改良されたものである。
【０００３】異なるバス・アーキテクチャのためのアク
セサリ・ボードの設計にフレキシビリティをもたせるた
めには、仮に単一の集積回路がこれらのバスのいずれに
も適合可能であって、それによって、例えば同じ集積回
路を用いて赤外通信アダプタをＡＴバス、ＭＣＡバス又
はＰＣＭＣＩＡバスのために構築できることが望まれ
る。これによって、各々のバス用のＩＣを開発する必要
性が少なくなることだろう。
セサリ・ボードの設計にフレキシビリティをもたせるた
めには、仮に単一の集積回路がこれらのバスのいずれに
も適合可能であって、それによって、例えば同じ集積回
路を用いて赤外通信アダプタをＡＴバス、ＭＣＡバス又
はＰＣＭＣＩＡバスのために構築できることが望まれ
る。これによって、各々のバス用のＩＣを開発する必要
性が少なくなることだろう。
【０００４】
【発明が解決しようとする課題】現在のところ、１つの
ＩＣであって、いくつかの異なるバス・アーキテクチャ
用の同じ製品を製造するにあたって使用可能であるよう
なマルチバス・インターフェース・アダプタを開示する
文献は見あたらない。
ＩＣであって、いくつかの異なるバス・アーキテクチャ
用の同じ製品を製造するにあたって使用可能であるよう
なマルチバス・インターフェース・アダプタを開示する
文献は見あたらない。
【０００５】
【課題を解決するための手段】本発明は、異なるアーキ
テクチャを有するシステム同士を共通の拡張オプション
へ接続するために使用可能な、例えばモジュール又は集
積回路のような回路を提供する。
テクチャを有するシステム同士を共通の拡張オプション
へ接続するために使用可能な、例えばモジュール又は集
積回路のような回路を提供する。
【０００６】基本的に本発明は、任意の数のアーキテク
チャによるバス上を伝搬される信号を、アダプタ・カー
ド又はモジュール上でローカルに使用される標準化され
たバス・プロトコルへ変換して、例えばアダプタ・カー
ド上の表示装置ドライバ等の機能デバイスに対してバス
との接続を可能とするような回路を提供する。
チャによるバス上を伝搬される信号を、アダプタ・カー
ド又はモジュール上でローカルに使用される標準化され
たバス・プロトコルへ変換して、例えばアダプタ・カー
ド上の表示装置ドライバ等の機能デバイスに対してバス
との接続を可能とするような回路を提供する。
【０００７】本発明の一態様は、マルチプル・バス・イ
ンターフェース・アダプタ、又はデータ処理装置のバス
への接続のためのモジュールを提供する。このアダプタ
は、動作に関して複数のバス・アーキテクチャのいずれ
へも接続するための共通のインターフェース又はライン
群を備えている。このインターフェース・アダプタは、
（ａ）データ処理装置のバスからの制御信号を受入れる
ための制御インターフェースと、（ｂ）データ処理装置
からのアドレス信号を受入れるためのアドレス・インタ
ーフェースと、（ｃ）データ処理装置からのデータ信号
を受入れるためのデータ・インターフェースとを備えて
いる。
ンターフェース・アダプタ、又はデータ処理装置のバス
への接続のためのモジュールを提供する。このアダプタ
は、動作に関して複数のバス・アーキテクチャのいずれ
へも接続するための共通のインターフェース又はライン
群を備えている。このインターフェース・アダプタは、
（ａ）データ処理装置のバスからの制御信号を受入れる
ための制御インターフェースと、（ｂ）データ処理装置
からのアドレス信号を受入れるためのアドレス・インタ
ーフェースと、（ｃ）データ処理装置からのデータ信号
を受入れるためのデータ・インターフェースとを備えて
いる。
【０００８】このデータ処理装置のバス・アーキテクチ
ャを識別するためにバス識別装置が与えられる。また、
バス識別装置に応答するバス・プロトコル・デコーダも
設けられる。
ャを識別するためにバス識別装置が与えられる。また、
バス識別装置に応答するバス・プロトコル・デコーダも
設けられる。
【０００９】デコーダは、制御インターフェースからそ
の入力を取入れ、そして出力として、データ処理装置に
よりアクセスされるローカル機能素子が利用するために
データ処理バス制御信号から導かれる標準化されたロー
カル制御信号を生成するべく適用される。
の入力を取入れ、そして出力として、データ処理装置に
よりアクセスされるローカル機能素子が利用するために
データ処理バス制御信号から導かれる標準化されたロー
カル制御信号を生成するべく適用される。
【００１０】インターフェースとしては、アーキテクチ
ャ的かつ機能的要求に依存する双方向性のものが可能で
ある。バス・プロトコル・デコーダは、バス識別装置に
応答して制御インターフェースからの制御信号からプロ
トコル固有の制御信号を取出し可能であることが有利で
ある。
ャ的かつ機能的要求に依存する双方向性のものが可能で
ある。バス・プロトコル・デコーダは、バス識別装置に
応答して制御インターフェースからの制御信号からプロ
トコル固有の制御信号を取出し可能であることが有利で
ある。
【００１１】また、制御インターフェースからの制御信
号によりイネーブルになる透過的なラッチを用いるアド
レス・インターフェースに接続されたアドレス捕捉論理
を用いて、ローカル機能素子に対して標準化されたロー
カル・アドレスを与えることができる。
号によりイネーブルになる透過的なラッチを用いるアド
レス・インターフェースに接続されたアドレス捕捉論理
を用いて、ローカル機能素子に対して標準化されたロー
カル・アドレスを与えることができる。
【００１２】さらに、標準化ローカル・アドレスに応答
するローカル機能イネーブル論理は、ローカル機能素子
へのアクティブ化信号を与えることができる。ローカル
機能イネーブル論理は、データ処理装置へのフィードバ
ックを与えることができる。
するローカル機能イネーブル論理は、ローカル機能素子
へのアクティブ化信号を与えることができる。ローカル
機能イネーブル論理は、データ処理装置へのフィードバ
ックを与えることができる。
【００１３】このフィードバックには、標準化ローカル
・アドレス及び対応する標準化ローカル制御信号の受信
確認を含めることができる。確認信号には、標準化ロー
カル制御信号及びアドレス信号により開始された機能の
完了を示すローカル機能素子からの確認信号を含めるこ
とができる。バス識別装置は、ローカル機能素子へバス
の識別を搬送することができる。
・アドレス及び対応する標準化ローカル制御信号の受信
確認を含めることができる。確認信号には、標準化ロー
カル制御信号及びアドレス信号により開始された機能の
完了を示すローカル機能素子からの確認信号を含めるこ
とができる。バス識別装置は、ローカル機能素子へバス
の識別を搬送することができる。
【００１４】
【実施例】図１は、本発明の実施例である。図示のアダ
プタ１は、制御部６、アドレス部７及びデータ部８から
なるコンピュータ・システム・バスへの接続のためのイ
ンターフェース・ライン２、３、４を備えている。アダ
プタ１は、コンピュータ・システムからローカル機能素
子９へのインターフェースを目的としたもので、このア
ダプタは、ローカル制御バス１０、ローカル・アドレス
・１１及びローカル・データ・バス１２からなるローカ
ル・バスを備えておりこれらのバスはローカル機能素子
９へ接続される。
プタ１は、制御部６、アドレス部７及びデータ部８から
なるコンピュータ・システム・バスへの接続のためのイ
ンターフェース・ライン２、３、４を備えている。アダ
プタ１は、コンピュータ・システムからローカル機能素
子９へのインターフェースを目的としたもので、このア
ダプタは、ローカル制御バス１０、ローカル・アドレス
・１１及びローカル・データ・バス１２からなるローカ
ル・バスを備えておりこれらのバスはローカル機能素子
９へ接続される。
【００１５】アダプタ１は、さらに、共通制御入力受信
回路１３、バス・プロトコル・デコーダ論理１４、ロー
カル機能イネーブル論理１５、アドレス捕捉論理１６、
データ経路指定論理１７、プラットフォーム特定論理１
８及びバス識別論理１９を備えている。
回路１３、バス・プロトコル・デコーダ論理１４、ロー
カル機能イネーブル論理１５、アドレス捕捉論理１６、
データ経路指定論理１７、プラットフォーム特定論理１
８及びバス識別論理１９を備えている。
【００１６】図１の本発明の実施例は、ＩＳＡバス、マ
イクロチャネル・バス又はＰＣＭＣＩＡバスの各仕様の
いずれをも形成するべく設計されている。図示の実施例
は、これが接続されるコンピュータ・システムに対する
メモリ及びＩ／Ｏスレーブのインプリメンテーションで
ある。アダプタ１へのアクセスは、ローカル機能素子９
へ渡される。当業者であれば、本明細書に記載の原理を
拡張することによりシステム機能（例えばＤＭＡや割込
み）のさらに包括的な利用に対するサポートが可能であ
ることは自明であろう。
イクロチャネル・バス又はＰＣＭＣＩＡバスの各仕様の
いずれをも形成するべく設計されている。図示の実施例
は、これが接続されるコンピュータ・システムに対する
メモリ及びＩ／Ｏスレーブのインプリメンテーションで
ある。アダプタ１へのアクセスは、ローカル機能素子９
へ渡される。当業者であれば、本明細書に記載の原理を
拡張することによりシステム機能（例えばＤＭＡや割込
み）のさらに包括的な利用に対するサポートが可能であ
ることは自明であろう。
【００１７】図１の実施例における動作の概要は、以下
のとおりである。バス・サイクルがコンピュータ・シス
テム・バス上で実行されるとき、アダプタ１は、サポー
トされるローカル機能に関して現在のバス・サイクルの
有効性を判断する。これには、実行されるサイクル形
式、例えば、メモリ読取り、メモリ書込み、Ｉ／Ｏ読取
り又はＩ／Ｏ書込みを判断するために入力制御信号をデ
コード（復号化）することが含まれる。メモリ・アクセ
スの場合のシステム・アドレス７のデコードは、いずれ
も、システムによりアクセスされるアドレス範囲がロー
カル機能素子９に割当てられた範囲内にあるか否かを判
断するために行われる。Ｉ／Ｏアクセスの場合、アダプ
タ回路は、アクセスされるＩ／Ｏポートがローカル機能
素子に割当てられているか否かを判断するためにシステ
ム・アドレスをデコードする。有効なサイクル形式が検
出されているときシステム・アドレス上に有効なアドレ
スが検出されると、アダプタ１は、ローカル機能素子９
へのサイクル・アクティブ・ライン２０上のＣＹＣＬＥ
＿ＡＣＴＩＶＥ信号をアクティブとし、さらにこれに伴
って、ローカル制御バス１０上の標準化ローカル制御信
号及びローカル・アドレス・バス１１上の標準化ローカ
ル・アドレス信号が出される。アダプタ１はまた、イン
ターフェースされる特定のシステムにより要求された必
要なフィードバック信号をコンピュータ・ホスト・シス
テムに対して発生する。このような重要なフィードバッ
ク信号の１つが、ライン２１上のＣＹＣＬＥ＿ＥＸＴＥ
ＮＤ信号（これは、ＩＳＡバス及びマイクロチャネル・
バスにおいてはＩＯＣＨＲＤＹであり、ＰＣＭＣＩＡに
おいてはＷＡＩＴ−である）であり、この信号は、ロー
カル機能素子９が要求された動作又はトランザクション
を完了する（ローカル機能素子により発生されるサイク
ル・エンド・ライン５１上のＣＹＣＬＥ＿ＥＮＤ信号に
より示される）までシステム・バス・サイクルを延長す
るためにアダプタ１により利用される。
のとおりである。バス・サイクルがコンピュータ・シス
テム・バス上で実行されるとき、アダプタ１は、サポー
トされるローカル機能に関して現在のバス・サイクルの
有効性を判断する。これには、実行されるサイクル形
式、例えば、メモリ読取り、メモリ書込み、Ｉ／Ｏ読取
り又はＩ／Ｏ書込みを判断するために入力制御信号をデ
コード（復号化）することが含まれる。メモリ・アクセ
スの場合のシステム・アドレス７のデコードは、いずれ
も、システムによりアクセスされるアドレス範囲がロー
カル機能素子９に割当てられた範囲内にあるか否かを判
断するために行われる。Ｉ／Ｏアクセスの場合、アダプ
タ回路は、アクセスされるＩ／Ｏポートがローカル機能
素子に割当てられているか否かを判断するためにシステ
ム・アドレスをデコードする。有効なサイクル形式が検
出されているときシステム・アドレス上に有効なアドレ
スが検出されると、アダプタ１は、ローカル機能素子９
へのサイクル・アクティブ・ライン２０上のＣＹＣＬＥ
＿ＡＣＴＩＶＥ信号をアクティブとし、さらにこれに伴
って、ローカル制御バス１０上の標準化ローカル制御信
号及びローカル・アドレス・バス１１上の標準化ローカ
ル・アドレス信号が出される。アダプタ１はまた、イン
ターフェースされる特定のシステムにより要求された必
要なフィードバック信号をコンピュータ・ホスト・シス
テムに対して発生する。このような重要なフィードバッ
ク信号の１つが、ライン２１上のＣＹＣＬＥ＿ＥＸＴＥ
ＮＤ信号（これは、ＩＳＡバス及びマイクロチャネル・
バスにおいてはＩＯＣＨＲＤＹであり、ＰＣＭＣＩＡに
おいてはＷＡＩＴ−である）であり、この信号は、ロー
カル機能素子９が要求された動作又はトランザクション
を完了する（ローカル機能素子により発生されるサイク
ル・エンド・ライン５１上のＣＹＣＬＥ＿ＥＮＤ信号に
より示される）までシステム・バス・サイクルを延長す
るためにアダプタ１により利用される。
【００１８】ローカル機能素子９が、全てのプラットフ
ォーム上でゼロ待ち状態素子である（言替えるならば、
最速システム・サイクル時間に適合できる）場合には、
ＣＹＣＬＥ＿ＥＮＤ信号の機能が必要ないことは明らか
であろう。しかしながら、ローカル機能素子９がシステ
ム・アクセスに応答するために様々な時間を要するよう
な（例えば、ローカル機能がローカル直接メモリ・アク
セス又はＤＭＡの形で実現される）場合には、ローカル
機能素子９が現在のシステム・サイクルについて終了し
すなわち動作を完了すべき状態であることを示すためＣ
ＹＣＬＥ＿ＥＮＤ信号がローカル機能素子９によって用
いられる。例えば、ローカル機能素子がローカルＤＭＡ
動作を実行している間にシステム・アクセスが開始され
たと想定すると、そのシステム・サイクルの完了は、ロ
ーカルＤＭＡ動作が完了してローカル資源がホストの待
機中のサイクルに対して許可されるまで遅延されなけれ
ばならない。
ォーム上でゼロ待ち状態素子である（言替えるならば、
最速システム・サイクル時間に適合できる）場合には、
ＣＹＣＬＥ＿ＥＮＤ信号の機能が必要ないことは明らか
であろう。しかしながら、ローカル機能素子９がシステ
ム・アクセスに応答するために様々な時間を要するよう
な（例えば、ローカル機能がローカル直接メモリ・アク
セス又はＤＭＡの形で実現される）場合には、ローカル
機能素子９が現在のシステム・サイクルについて終了し
すなわち動作を完了すべき状態であることを示すためＣ
ＹＣＬＥ＿ＥＮＤ信号がローカル機能素子９によって用
いられる。例えば、ローカル機能素子がローカルＤＭＡ
動作を実行している間にシステム・アクセスが開始され
たと想定すると、そのシステム・サイクルの完了は、ロ
ーカルＤＭＡ動作が完了してローカル資源がホストの待
機中のサイクルに対して許可されるまで遅延されなけれ
ばならない。
【００１９】本実施例において、３つのシステム・バス
とのインターフェースを統合するべく努力しているよう
に、仕様適合性を維持するためにプラットフォーム固有
の要求があるときには、例えば論理１８のようなプラッ
トフォーム固有論理が必要となる。
とのインターフェースを統合するべく努力しているよう
に、仕様適合性を維持するためにプラットフォーム固有
の要求があるときには、例えば論理１８のようなプラッ
トフォーム固有論理が必要となる。
【００２０】例えば、マイクロチャネル・アーキテクチ
ャは、拡張カード資源（例えば、メモリ又はＩ／Ｏアド
レス範囲）割当てのためにプログラマブル・オプション
・セレクト（ＰＯＳ）レジスタを利用することを特徴と
しており、マイクロチャネル・アダプタ設計に通じてい
る者であれば、これらのインプリメンテーションや応用
についても周知であろう。
ャは、拡張カード資源（例えば、メモリ又はＩ／Ｏアド
レス範囲）割当てのためにプログラマブル・オプション
・セレクト（ＰＯＳ）レジスタを利用することを特徴と
しており、マイクロチャネル・アダプタ設計に通じてい
る者であれば、これらのインプリメンテーションや応用
についても周知であろう。
【００２１】ＩＳＡアーキテクチャでの資源割当ては、
通常、本実施例におけるようなＩＳＡインターフェース
へ接続されるオンボードのディップ・スイッチにより行
われる。ＩＳＡアダプタ設計を熟知していれば、この技
術の変形や応用についても周知であろう。
通常、本実施例におけるようなＩＳＡインターフェース
へ接続されるオンボードのディップ・スイッチにより行
われる。ＩＳＡアダプタ設計を熟知していれば、この技
術の変形や応用についても周知であろう。
【００２２】ＰＣＭＣＩＡでは、（ＰＣＭＣＩＡ仕様適
合が望ましい場合は）資源割当て及び何らかのＰＣＭＣ
ＩＡ特有の機能を制御するために用いられる属性メモリ
が、独自でかつ強制的なメモリ空間にある。ＰＣＭＣＩ
Ａアーキテクチャに通じた者であれば属性メモリのＰＣ
ＭＣＩＡコンフィギュレーション・レジスタ及びカード
情報構造（ＣＩＳ）のインプリメンテーション及び応用
は周知であろう。
合が望ましい場合は）資源割当て及び何らかのＰＣＭＣ
ＩＡ特有の機能を制御するために用いられる属性メモリ
が、独自でかつ強制的なメモリ空間にある。ＰＣＭＣＩ
Ａアーキテクチャに通じた者であれば属性メモリのＰＣ
ＭＣＩＡコンフィギュレーション・レジスタ及びカード
情報構造（ＣＩＳ）のインプリメンテーション及び応用
は周知であろう。
【００２３】図７は、入力ピン（又はバス・ライン）２
（入力１、入力２、入力３、入力４、入力５及び入力
６）を介してホスト制御信号を受信する共通制御入力受
信回路１３が、３組の信号すなわち内部ＩＳＡ制御２
２、内部ＭＣＡ制御２３及び内部ＰＣＭＣＩＡ制御２４
を発生するためにどのように利用されるかを示してい
る。
（入力１、入力２、入力３、入力４、入力５及び入力
６）を介してホスト制御信号を受信する共通制御入力受
信回路１３が、３組の信号すなわち内部ＩＳＡ制御２
２、内部ＭＣＡ制御２３及び内部ＰＣＭＣＩＡ制御２４
を発生するためにどのように利用されるかを示してい
る。
【００２４】図２を参照すると、バス・プロトコル・デ
コーダ論理１４が、その入力として内部ＩＳＡ制御２
２、内部ＭＣＡ制御２３及び内部ＰＣＭＣＩＡ制御２４
を受信し、そしてその出力として標準化ローカル制御１
０及びプラットフォーム固有制御２５を出す。バス・プ
ロトコル・デコーダ論理は、ＰＣＭＣＩＡバス・プロト
コル・デコーダ論理２６、ＭＣＡバス・プロトコル・デ
コーダ論理２８、ＩＳＡバス・プロトコル・デコーダ論
理２７及びプロトコル・デコーダ・ファネル２９から構
成されている。
コーダ論理１４が、その入力として内部ＩＳＡ制御２
２、内部ＭＣＡ制御２３及び内部ＰＣＭＣＩＡ制御２４
を受信し、そしてその出力として標準化ローカル制御１
０及びプラットフォーム固有制御２５を出す。バス・プ
ロトコル・デコーダ論理は、ＰＣＭＣＩＡバス・プロト
コル・デコーダ論理２６、ＭＣＡバス・プロトコル・デ
コーダ論理２８、ＩＳＡバス・プロトコル・デコーダ論
理２７及びプロトコル・デコーダ・ファネル２９から構
成されている。
【００２５】ＩＳＡバス・プロトコル・デコーダ論理２
７は、入力として内部ＩＳＡ制御２２を用い、そしてラ
イン３０上に出力する。図３は、ＩＳＡバス・プロトコ
ル・デコーダ論理２７の詳細を示している。
７は、入力として内部ＩＳＡ制御２２を用い、そしてラ
イン３０上に出力する。図３は、ＩＳＡバス・プロトコ
ル・デコーダ論理２７の詳細を示している。
【００２６】さらに、図２を参照すると、ＭＣＡバス・
プロトコル・デコーダ論理２８は、ライン２３上から入
力を得て、ライン３１及び２５ａ上に出力する。図４
は、出力である３１及び２５ａの詳細を示している。図
４は、ＭＣＡバス・プロトコル・デコーダ論理２８の詳
細を示したものである。
プロトコル・デコーダ論理２８は、ライン２３上から入
力を得て、ライン３１及び２５ａ上に出力する。図４
は、出力である３１及び２５ａの詳細を示している。図
４は、ＭＣＡバス・プロトコル・デコーダ論理２８の詳
細を示したものである。
【００２７】さらに、図２を参照すると、ＰＣＭＣＩＡ
バス・プロトコル・デコーダ論理２６は、入力としてラ
イン２４を用い、そしてライン３２及び２５ｂ上に出力
する。図５は、ＰＣＭバス・プロトコル・デコーダ論理
２６の詳細を示している。
バス・プロトコル・デコーダ論理２６は、入力としてラ
イン２４を用い、そしてライン３２及び２５ｂ上に出力
する。図５は、ＰＣＭバス・プロトコル・デコーダ論理
２６の詳細を示している。
【００２８】さらに、図２では、プロトコル・デコーダ
・ファネル２９が、ライン３０、３１及び３２を入力と
して用い、そして標準化ローカル制御ライン１０上に出
力する。図６は、プロトコル・デコーダ・ファネルの詳
細を示している。
・ファネル２９が、ライン３０、３１及び３２を入力と
して用い、そして標準化ローカル制御ライン１０上に出
力する。図６は、プロトコル・デコーダ・ファネルの詳
細を示している。
【００２９】さらに、図２では、プラットフォーム固有
制御ライン２５が、ＰＣＭＣＩＡプロトコル・デコーダ
・プラットフォーム固有ライン２５ａ及びＭＣＡプロト
コル・デコーダ・プラットフォーム固有ライン２５ｂの
組合せであることがわかる。バス・プロトコル・デコー
ダ論理・プロトコル・デコーダの機能については、ＩＳ
Ａ、ＭＣＡ及びＰＣＭＣＩＡについて熟知している者に
は自明であろう。
制御ライン２５が、ＰＣＭＣＩＡプロトコル・デコーダ
・プラットフォーム固有ライン２５ａ及びＭＣＡプロト
コル・デコーダ・プラットフォーム固有ライン２５ｂの
組合せであることがわかる。バス・プロトコル・デコー
ダ論理・プロトコル・デコーダの機能については、ＩＳ
Ａ、ＭＣＡ及びＰＣＭＣＩＡについて熟知している者に
は自明であろう。
【００３０】図３を参照すると、ＩＳＡプロトコル・デ
コーダ２７により発生される出力であるＩＳＡプロトコ
ル・デコーダ信号、ＩＳＡ＿ＲＥＡＤ、ＩＳＡ＿ＷＲＩ
ＴＥ、ＩＳＡ＿ＩＯＲＤ及びＩＳＡ＿ＩＯＷＲは、ＭＥ
ＭＲＤ−、ＭＥＭＷＲ−、ＩＯＲＤ−又はＩＯＷＲ−の
いずれか１つのみがスレーブ・サイクル中にアクティブ
となる点で、ＩＳＡバス・プロトコル・デコーダ論理の
仕様により互いに排他的である。これら４つの出力信号
の１つは、ＩＳＡスレーブ・メモリ読取り又は書込み動
作及びスレーブＩ／Ｏ読取り又は書込み動作の間に出さ
れることになる。
コーダ２７により発生される出力であるＩＳＡプロトコ
ル・デコーダ信号、ＩＳＡ＿ＲＥＡＤ、ＩＳＡ＿ＷＲＩ
ＴＥ、ＩＳＡ＿ＩＯＲＤ及びＩＳＡ＿ＩＯＷＲは、ＭＥ
ＭＲＤ−、ＭＥＭＷＲ−、ＩＯＲＤ−又はＩＯＷＲ−の
いずれか１つのみがスレーブ・サイクル中にアクティブ
となる点で、ＩＳＡバス・プロトコル・デコーダ論理の
仕様により互いに排他的である。これら４つの出力信号
の１つは、ＩＳＡスレーブ・メモリ読取り又は書込み動
作及びスレーブＩ／Ｏ読取り又は書込み動作の間に出さ
れることになる。
【００３１】図６を参照すると、これらのＩＳＡ出力信
号の１つがアクティブとなる場合に、ローカル制御信号
（ＬＯＣＡＬ＿ＲＥＡＤ−、ＬＯＣＡＬ＿ＷＲＩＴＥ
−、ＬＯＣＡＬ＿ＩＯＲＤ−又はＬＯＣＡＬ＿ＩＯＷＲ
−）が、対応する３入力ＮＯＲゲートの出力としてプロ
トコル・デコーダ・ファネル２９によってローカル制御
ライン１０上に出される。アクティブ化のためには、バ
ス３０上のＩＳＡ出力についての入力バスＩＳＡはハイ
でなければならず、アダプタ１がバス識別論理１９から
の入力の結果としてＩＳＡモードの動作中であることを
示している。ＩＳＡライン３３がローである場合は、４
つの信号ＩＳＡ＿ＲＥＡＤ、ＩＳＡ＿ＷＲＩＴＥ、ＩＳ
Ａ＿ＩＯＲＤ及びＩＳＡ＿ＩＯＷＲは、非アクティブ又
はローとなり、従って、ＬＯＣＡＬ＿ＲＥＡＤ−、ＬＯ
ＣＡＬ＿ＷＲＩＴＥ−、ＬＯＣＡＬ＿ＩＯＲＤ−及びＬ
ＯＣＡＬ＿ＩＯＷＲ−のいずれもアクティブとすること
ができない。
号の１つがアクティブとなる場合に、ローカル制御信号
（ＬＯＣＡＬ＿ＲＥＡＤ−、ＬＯＣＡＬ＿ＷＲＩＴＥ
−、ＬＯＣＡＬ＿ＩＯＲＤ−又はＬＯＣＡＬ＿ＩＯＷＲ
−）が、対応する３入力ＮＯＲゲートの出力としてプロ
トコル・デコーダ・ファネル２９によってローカル制御
ライン１０上に出される。アクティブ化のためには、バ
ス３０上のＩＳＡ出力についての入力バスＩＳＡはハイ
でなければならず、アダプタ１がバス識別論理１９から
の入力の結果としてＩＳＡモードの動作中であることを
示している。ＩＳＡライン３３がローである場合は、４
つの信号ＩＳＡ＿ＲＥＡＤ、ＩＳＡ＿ＷＲＩＴＥ、ＩＳ
Ａ＿ＩＯＲＤ及びＩＳＡ＿ＩＯＷＲは、非アクティブ又
はローとなり、従って、ＬＯＣＡＬ＿ＲＥＡＤ−、ＬＯ
ＣＡＬ＿ＷＲＩＴＥ−、ＬＯＣＡＬ＿ＩＯＲＤ−及びＬ
ＯＣＡＬ＿ＩＯＷＲ−のいずれもアクティブとすること
ができない。
【００３２】図４及び図５には、対応するＰＣＭＣＩＡ
プロトコル・デコーダ２６及びマイクロチャネル・プロ
トコル・デコーダ２８が示されている。ＩＳＡプロトコ
ル・デコーダ２７におけると同様に、いずれのＭＣＡデ
コーダ出力信号３１又はＰＣＭＣＩＡデコーダ出力信号
３２が出される場合も、バス識別論理１９からそれぞれ
アクティブとなる対応するモード信号ＭＣＡ又はＰＣＭ
ＣＩＡを必要とする。さらに、マイクロチャネル・プロ
トコル・デコーダ論理２８は、２つの固有信号、ＭＣＡ
＿ＳＥＴＵＰ＿ＷＲ２５ａ(１)及びＭＣＡ＿ＳＥＴＲＰ
＿ＲＤ２５ａ(２)を発生する。これら２つの信号は、マ
ルチチャネル・システムにおけるシステム・コンフィギ
ュレーション動作中にプラットフォーム固有論理１８で
実行されるＰＯＳレジスタ（図示せず）アクセスの間に
のみ発生される。同様にＰＣＭＣＩＡプロトコル・デコ
ーダ論理２６は、２つの固有信号、ＡＴＴＲ＿ＲＤ２５
ｂ(２)及びＡＴＴＲ＿ＷＲ２５ｂ(１)を発生する。これ
ら２つの信号は、システムがＰＣＭＣＩＡ属性メモリ空
間へアクセスする間にのみ発生される。これらのプラッ
トフォーム固有制御信号２５ａ(１)、２５ａ(２)、２５
ｂ(１)、２５ｂ(２)は、本実施例においてはプラットフ
ォーム固有制御論理１８により利用される。マイクロチ
ャネル・プロトコル・デコーダ論理２８及びＰＣＭＣＩ
Ａプロトコル・デコーダ論理２６の双方について、全て
の出力は互いに排他的であり、すなわち一時に唯１つの
出力のみが論理的にアクティブになり得る。
プロトコル・デコーダ２６及びマイクロチャネル・プロ
トコル・デコーダ２８が示されている。ＩＳＡプロトコ
ル・デコーダ２７におけると同様に、いずれのＭＣＡデ
コーダ出力信号３１又はＰＣＭＣＩＡデコーダ出力信号
３２が出される場合も、バス識別論理１９からそれぞれ
アクティブとなる対応するモード信号ＭＣＡ又はＰＣＭ
ＣＩＡを必要とする。さらに、マイクロチャネル・プロ
トコル・デコーダ論理２８は、２つの固有信号、ＭＣＡ
＿ＳＥＴＵＰ＿ＷＲ２５ａ(１)及びＭＣＡ＿ＳＥＴＲＰ
＿ＲＤ２５ａ(２)を発生する。これら２つの信号は、マ
ルチチャネル・システムにおけるシステム・コンフィギ
ュレーション動作中にプラットフォーム固有論理１８で
実行されるＰＯＳレジスタ（図示せず）アクセスの間に
のみ発生される。同様にＰＣＭＣＩＡプロトコル・デコ
ーダ論理２６は、２つの固有信号、ＡＴＴＲ＿ＲＤ２５
ｂ(２)及びＡＴＴＲ＿ＷＲ２５ｂ(１)を発生する。これ
ら２つの信号は、システムがＰＣＭＣＩＡ属性メモリ空
間へアクセスする間にのみ発生される。これらのプラッ
トフォーム固有制御信号２５ａ(１)、２５ａ(２)、２５
ｂ(１)、２５ｂ(２)は、本実施例においてはプラットフ
ォーム固有制御論理１８により利用される。マイクロチ
ャネル・プロトコル・デコーダ論理２８及びＰＣＭＣＩ
Ａプロトコル・デコーダ論理２６の双方について、全て
の出力は互いに排他的であり、すなわち一時に唯１つの
出力のみが論理的にアクティブになり得る。
【００３３】図８は、アドレス捕捉論理１６を示す。様
々なシステム・バスにより作られるシステム・アドレス
は、別々に捕捉される。ＰＣＭＣＩＡアドレスは、ＰＣ
ＭＣＩＡアーキテクチャを用いるコンピュータにより各
トランザクション中は一定に保持される。よって内部で
ラッチする必要はない。
々なシステム・バスにより作られるシステム・アドレス
は、別々に捕捉される。ＰＣＭＣＩＡアドレスは、ＰＣ
ＭＣＩＡアーキテクチャを用いるコンピュータにより各
トランザクション中は一定に保持される。よって内部で
ラッチする必要はない。
【００３４】１６ビットのＩＳＡバスは、２４ビット・
アドレスを用いる（システム・アドレス０−２３）。シ
ステム・アドレス０−１９（ＳＡ［１９：０］）は、標
準８ビットＩＳＡコネクタ（図示せず）を通して与えら
れ、システム・アクセスの間は一定である。ＩＳＡシス
テム・アドレス２０−２３（ＬＡ［２３：２０］）は一
定ではなく、従ってシステムによりローカル・インター
フェース・アダプタ１に対してラッチされなければなら
ない。マイクロチャネル・アーキテクチャはシステム・
アドレス０−２３（［２３：０］）を用い、これらは全
て一定ではなく、従ってシステムによりローカル・イン
ターフェース・アダプタ１に対してラッチされなければ
ならない。
アドレスを用いる（システム・アドレス０−２３）。シ
ステム・アドレス０−１９（ＳＡ［１９：０］）は、標
準８ビットＩＳＡコネクタ（図示せず）を通して与えら
れ、システム・アクセスの間は一定である。ＩＳＡシス
テム・アドレス２０−２３（ＬＡ［２３：２０］）は一
定ではなく、従ってシステムによりローカル・インター
フェース・アダプタ１に対してラッチされなければなら
ない。マイクロチャネル・アーキテクチャはシステム・
アドレス０−２３（［２３：０］）を用い、これらは全
て一定ではなく、従ってシステムによりローカル・イン
ターフェース・アダプタ１に対してラッチされなければ
ならない。
【００３５】ＩＳＡアドレスは、ＩＳＡバス信号ＢＡＬ
Ｅ２２ａ（バス・アドレス・ラッチ・イネーブル）を用
いてラッチされ、そしてマイクロチャネル・アドレス
は、ＭＣＡバス信号ＡＤＬ−２３ａ（アドレス・ラッ
チ）によりラッチされる。これらのアクティブ信号（Ｂ
ＡＬＥ又はＡＤＬ−）及びその適切なレベルは、ＩＳＡ
（ＢＡＬＥを用いる）又はＭＣＡ（ＡＤＬ−を用いる）
のいずれへインターフェースされるアーキテクチャであ
るかによってバス識別論理１９から出力されるＭＣＡ出
力の状態の基づいてアドレス捕捉論理１６により選択さ
れる。アドレス捕捉論理１６はさらに、どのアドレスを
用いるべきかを選択する。すなわちＰＣＭＣＩＡに対し
てはラッチされないアドレスＳＡ［２３：０］を、ＭＣ
Ａに対してはラッチされたアドレスＳＡ＿Ｌ［２３：
０］を、そしてＩＳＡに対しては組合わされたアドレス
（ラッチされたＳＡ＿Ｌ［２３：２０］とラッチされな
いＳＡ［１９：０］）を選択することにより、ＡＤＤＲ
［２３：０］を発生し、これはローカル機能素子９の要
求によりローカル・アドレス・バス１１上からローカル
機能素子９へ送られる。
Ｅ２２ａ（バス・アドレス・ラッチ・イネーブル）を用
いてラッチされ、そしてマイクロチャネル・アドレス
は、ＭＣＡバス信号ＡＤＬ−２３ａ（アドレス・ラッ
チ）によりラッチされる。これらのアクティブ信号（Ｂ
ＡＬＥ又はＡＤＬ−）及びその適切なレベルは、ＩＳＡ
（ＢＡＬＥを用いる）又はＭＣＡ（ＡＤＬ−を用いる）
のいずれへインターフェースされるアーキテクチャであ
るかによってバス識別論理１９から出力されるＭＣＡ出
力の状態の基づいてアドレス捕捉論理１６により選択さ
れる。アドレス捕捉論理１６はさらに、どのアドレスを
用いるべきかを選択する。すなわちＰＣＭＣＩＡに対し
てはラッチされないアドレスＳＡ［２３：０］を、ＭＣ
Ａに対してはラッチされたアドレスＳＡ＿Ｌ［２３：
０］を、そしてＩＳＡに対しては組合わされたアドレス
（ラッチされたＳＡ＿Ｌ［２３：２０］とラッチされな
いＳＡ［１９：０］）を選択することにより、ＡＤＤＲ
［２３：０］を発生し、これはローカル機能素子９の要
求によりローカル・アドレス・バス１１上からローカル
機能素子９へ送られる。
【００３６】図９では、データ経路指定論理１７が入力
バッファ３６及びローカル・データ出力ドライバ３状態
バッファ３８を介してシステム・データをローカル・デ
ータへ接続し、また、ローカル・データ入力バッファ３
９がシステム・データ出力ドライバ３状態バッファ３７
及び３状態バッファ４０を介してローカル・データをシ
ステムへ転送することが示されている。システム・バス
５との間のデータ転送のプロセスは以下のとおりであ
る。書込み動作の場合は、システム・データがアダプタ
１のシステム・データ・ピン２において受信され、デー
タ経路指定論理１７を介してローカル・データ・バス１
２へ経路指定される。あるいは、読取り動作の場合は、
ローカル・データがアダプタ１のローカル・データ・ラ
イン１２において受信され、データ経路指定論理１７を
介して経路指定されてシステム・データ・バス５上に出
される。プラットフォーム固有動作はローカル・データ
・バス１２とは独立して発生し、システム・バス５との
間でデータが交換される。
バッファ３６及びローカル・データ出力ドライバ３状態
バッファ３８を介してシステム・データをローカル・デ
ータへ接続し、また、ローカル・データ入力バッファ３
９がシステム・データ出力ドライバ３状態バッファ３７
及び３状態バッファ４０を介してローカル・データをシ
ステムへ転送することが示されている。システム・バス
５との間のデータ転送のプロセスは以下のとおりであ
る。書込み動作の場合は、システム・データがアダプタ
１のシステム・データ・ピン２において受信され、デー
タ経路指定論理１７を介してローカル・データ・バス１
２へ経路指定される。あるいは、読取り動作の場合は、
ローカル・データがアダプタ１のローカル・データ・ラ
イン１２において受信され、データ経路指定論理１７を
介して経路指定されてシステム・データ・バス５上に出
される。プラットフォーム固有動作はローカル・データ
・バス１２とは独立して発生し、システム・バス５との
間でデータが交換される。
【００３７】データは、システム・データ入力バッファ
３６を介してプラットフォーム固有論理１８へ送ること
ができる。データは、プラットフォーム固有論理１８か
らシステム・データ・バス８へ３状態バッファ４１及び
システム・データ出力ドライバ３状態バッファ３７を介
して送ることができる。３状態ドライバ３７及び４０
は、ローカル・データ・バス１２からのデータ読取りの
間にシステムによりイネーブルとされる。３状態ドライ
バ３７及び４０は、システムによるプラットフォーム固
有データの読取りの間にイネーブルとされる。ドライバ
３８は、システムによるローカル・データ・バスへの書
込みの際にイネーブルとされる。
３６を介してプラットフォーム固有論理１８へ送ること
ができる。データは、プラットフォーム固有論理１８か
らシステム・データ・バス８へ３状態バッファ４１及び
システム・データ出力ドライバ３状態バッファ３７を介
して送ることができる。３状態ドライバ３７及び４０
は、ローカル・データ・バス１２からのデータ読取りの
間にシステムによりイネーブルとされる。３状態ドライ
バ３７及び４０は、システムによるプラットフォーム固
有データの読取りの間にイネーブルとされる。ドライバ
３８は、システムによるローカル・データ・バスへの書
込みの際にイネーブルとされる。
【００３８】図１０は、バス識別論理１９を示してお
り、これはモード・ピン４２への入力条件によってアダ
プタ１により使用されるＩＳＡ、ＭＣＡ及びＰＣＭＣＩ
Ａの各信号を発生する。これらの信号が、いずれの箇所
においても一時に唯１つのみがハイになり得ることから
互いに排他的であることがわかる。
り、これはモード・ピン４２への入力条件によってアダ
プタ１により使用されるＩＳＡ、ＭＣＡ及びＰＣＭＣＩ
Ａの各信号を発生する。これらの信号が、いずれの箇所
においても一時に唯１つのみがハイになり得ることから
互いに排他的であることがわかる。
【００３９】図１１は、有効なシステム・サイクルを発
生するために、また対応するＣＹＣＬＥ＿ＥＸＴＥＮＤ
信号及びＣＹＣＬＥ＿ＡＣＴＩＶＥ信号を発生するため
に、捕捉されたアドレス（ＡＤＤＲ［２３：０］）を関
連するローカル制御バス１０上のローカル制御信号（Ｌ
ＯＣ＿ＲＥＡＤ−、ＬＯＣ＿ＷＲＩＴＥ−、ＬＯＣ＿Ｉ
ＯＲＤ−及びＬＯＣ＿ＩＯＷＲ−）について実行される
デコードを示している。捕捉されたシステム・アドレス
（ＡＤＤＲ［２３：０７］）は、ＩＳＡ及びマイクロチ
ャネルの双方のアーキテクチャにおけるメモリ及びＩ／
Ｏについてサポートされるアドレス範囲と対比される。
２つの間の違いは、サポートされるアドレス範囲のソー
スである。ＩＳＡモードにおける動作の場合は、外部ス
イッチの設定（図１１のＩＳＡ＿ＳＷＩＴＣＨ５２バ
ス）が、システム・アドレス範囲 HEX C0000-HEX DFFFF
（通常、Ｃセグメント及びＤセグメントと呼ばれる）内
の１６個の８キロバイト領域の１つにアクセス可能なロ
ーカルメモリのウィンドウ（例えば、８キロバイト）を
指定するために用いられる。すなわち、HEX C0000、HEX
C2000、HEXC4000...というように１６進数HEX 2000ず
つの増分はメモリ空間における８キロバイトの区切りに
相当する。同じ動作がマイクロチャネル・アーキテクチ
ャにおいても実行されるが、割当てられるアドレス範囲
が、プラットフォーム固有論理１８内のＰＯＳレジスタ
であるＭＣＡ＿ＰＯＳ５３の内容によって決定される点
が異なる。本実施例では、このアドレス範囲は、Ｃセグ
メント及びＤセグメント内の１６個の８キロバイト領域
の１つに８キロバイトのウィンドウを定める。
生するために、また対応するＣＹＣＬＥ＿ＥＸＴＥＮＤ
信号及びＣＹＣＬＥ＿ＡＣＴＩＶＥ信号を発生するため
に、捕捉されたアドレス（ＡＤＤＲ［２３：０］）を関
連するローカル制御バス１０上のローカル制御信号（Ｌ
ＯＣ＿ＲＥＡＤ−、ＬＯＣ＿ＷＲＩＴＥ−、ＬＯＣ＿Ｉ
ＯＲＤ−及びＬＯＣ＿ＩＯＷＲ−）について実行される
デコードを示している。捕捉されたシステム・アドレス
（ＡＤＤＲ［２３：０７］）は、ＩＳＡ及びマイクロチ
ャネルの双方のアーキテクチャにおけるメモリ及びＩ／
Ｏについてサポートされるアドレス範囲と対比される。
２つの間の違いは、サポートされるアドレス範囲のソー
スである。ＩＳＡモードにおける動作の場合は、外部ス
イッチの設定（図１１のＩＳＡ＿ＳＷＩＴＣＨ５２バ
ス）が、システム・アドレス範囲 HEX C0000-HEX DFFFF
（通常、Ｃセグメント及びＤセグメントと呼ばれる）内
の１６個の８キロバイト領域の１つにアクセス可能なロ
ーカルメモリのウィンドウ（例えば、８キロバイト）を
指定するために用いられる。すなわち、HEX C0000、HEX
C2000、HEXC4000...というように１６進数HEX 2000ず
つの増分はメモリ空間における８キロバイトの区切りに
相当する。同じ動作がマイクロチャネル・アーキテクチ
ャにおいても実行されるが、割当てられるアドレス範囲
が、プラットフォーム固有論理１８内のＰＯＳレジスタ
であるＭＣＡ＿ＰＯＳ５３の内容によって決定される点
が異なる。本実施例では、このアドレス範囲は、Ｃセグ
メント及びＤセグメント内の１６個の８キロバイト領域
の１つに８キロバイトのウィンドウを定める。
【００４０】ＰＣＭＣＩＡアーキテクチャでは、このア
ドレス有効化動作は不要である。Ｉ／Ｏアクセスの場合
は、与えられたシステム・アドレスが、Ｉ／Ｏ空間のア
クティブな１６バイトのブロック内にあるか否かを判断
するために上記と同じ手法が用いられる。本実施例にお
けるＩ／Ｏ空間のアクティブなブロックは、HEX 300、H
EX 310、HEX 320、HEX 340、HEX 350、HEX 360又はHEX
370の８個の１６バイト領域の１つである。再び、この
アクティブ設定は、ＩＳＡにおいてはＤＩＰスイッチの
設定（例えば、アダプタ１の外部）により決定され、そ
してマイクロチャネルにおいてはＰＯＳレジスタの設定
により決定される。ＣＹＣＬＥ＿ＡＣＴＩＶＥ信号は、
有効システム・サイクル条件が検出される限りはアクテ
ィブである。ＣＹＣＬＥ＿ＥＸＴＥＮＤ信号波、ＣＹＣ
ＬＥ＿ＡＣＴＩＶＥ信号がありかつＣＹＣＬＥ＿ＥＮＤ
信号がない場合にシステムへのフィードバックとして出
される。当業者であれば、ＣＹＣＬＥ＿ＥＮＤ信号を毎
回アクティブとしてシステムへのＣＹＣＬＥ＿ＥＸＴＥ
ＮＤの送出をしないことにより、インターフェースのゼ
ロ待ち状態動作が可能となることは自明であろう。
ドレス有効化動作は不要である。Ｉ／Ｏアクセスの場合
は、与えられたシステム・アドレスが、Ｉ／Ｏ空間のア
クティブな１６バイトのブロック内にあるか否かを判断
するために上記と同じ手法が用いられる。本実施例にお
けるＩ／Ｏ空間のアクティブなブロックは、HEX 300、H
EX 310、HEX 320、HEX 340、HEX 350、HEX 360又はHEX
370の８個の１６バイト領域の１つである。再び、この
アクティブ設定は、ＩＳＡにおいてはＤＩＰスイッチの
設定（例えば、アダプタ１の外部）により決定され、そ
してマイクロチャネルにおいてはＰＯＳレジスタの設定
により決定される。ＣＹＣＬＥ＿ＡＣＴＩＶＥ信号は、
有効システム・サイクル条件が検出される限りはアクテ
ィブである。ＣＹＣＬＥ＿ＥＸＴＥＮＤ信号波、ＣＹＣ
ＬＥ＿ＡＣＴＩＶＥ信号がありかつＣＹＣＬＥ＿ＥＮＤ
信号がない場合にシステムへのフィードバックとして出
される。当業者であれば、ＣＹＣＬＥ＿ＥＮＤ信号を毎
回アクティブとしてシステムへのＣＹＣＬＥ＿ＥＸＴＥ
ＮＤの送出をしないことにより、インターフェースのゼ
ロ待ち状態動作が可能となることは自明であろう。
【００４１】図１乃至図９に示されるプラットフォーム
固有論理１８（データ経路指定論理）は、マイクロチャ
ネルＰＯＳレジスタ、ＰＣＭＣＩＡ属性メモリ並びに本
実施例のＩＳＡシステムにおいてアクティブなシステム
・メモリ及びＩ／Ｏの範囲を決定する外部ＤＩＰスイッ
チの利用等の、プラットフォーム固有の要求をサポート
するために用いられる。プラットフォーム固有論理のイ
ンプリメンテーションの詳細については記載しないが、
この論理の内容がそれぞれのバス仕様を構成しているこ
とは当業者であれば自明であろう。プラットフォーム固
有論理１８へのアクセスは、プラットフォーム固有制御
信号２５及び必要であれば捕捉されたシステム・アドレ
ス・ライン１１のデコードにより制御できる。プラット
フォーム固有論理１８の詳細なインプリメンテーション
は、アダプタの性能に望まれる細部に依存する。本発明
は、ここに記載された特定の実施例に限定されるもので
はない。本発明の範囲から逸脱することなく多くの変形
が可能であろう。
固有論理１８（データ経路指定論理）は、マイクロチャ
ネルＰＯＳレジスタ、ＰＣＭＣＩＡ属性メモリ並びに本
実施例のＩＳＡシステムにおいてアクティブなシステム
・メモリ及びＩ／Ｏの範囲を決定する外部ＤＩＰスイッ
チの利用等の、プラットフォーム固有の要求をサポート
するために用いられる。プラットフォーム固有論理のイ
ンプリメンテーションの詳細については記載しないが、
この論理の内容がそれぞれのバス仕様を構成しているこ
とは当業者であれば自明であろう。プラットフォーム固
有論理１８へのアクセスは、プラットフォーム固有制御
信号２５及び必要であれば捕捉されたシステム・アドレ
ス・ライン１１のデコードにより制御できる。プラット
フォーム固有論理１８の詳細なインプリメンテーション
は、アダプタの性能に望まれる細部に依存する。本発明
は、ここに記載された特定の実施例に限定されるもので
はない。本発明の範囲から逸脱することなく多くの変形
が可能であろう。
【００４２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４３】（１）データ処理装置のバスへの接続のた
めのマルチプル・バス・インターフェース・アダプタで
あって、複数のバス・アーキテクチャのいずれに対して
も動作するべく接続するための共通インターフェース手
段を有し、前記インターフェース・アダプタが、前記デ
ータ処理装置の前記バスから制御信号を受取るための制
御インターフェース手段と、前記データ処理装置からア
ドレス信号を受取るためのアドレス・インターフェース
手段と、前記データ処理装置からデータ信号を受取るた
めのデータ・インターフェース手段と、前記データ処理
装置のバス・アーキテクチャを識別するためのバス識別
手段と、前記バス識別手段に応答するバス・プロトコル
・デコーダ手段とを有し、前記デコーダ手段が、前記制
御インターフェース手段からその入力を取入れ、かつ前
記データ処理装置によりアクセスされるローカル機能素
子が利用するために前記データ処理バス制御信号から導
出した標準化ローカル制御信号を出力として生成するた
めに適合されるマルチプル・バス・インターフェース・
アダプタ。 （２）前記インターフェース手段が、前記データ処理装
置から入力信号を受信しかつ前記データ処理装置へ出力
信号を送信するために適合される上記（１）に記載のア
ダプタ。 （３）１又は複数の前記制御、アドレス及びデータのイ
ンターフェース手段が、前記データ処理装置から入力を
受信し又は前記データ処理装置へ出力を送信するために
適合される上記（１）に記載のアダプタ。 （４）前記データ処理装置へ前記出力信号を送信するた
めに、出力インターフェース手段が設置された上記
（１）に記載のアダプタ。 （５）前記インターフェース手段が、複数の選択された
バス・アーキテクチャのいずれのバスへの接続のために
も用いられる一組の共通ラインを有する上記（１）に記
載のアダプタ。 （６）前記制御インターフェース手段が、複数のバス・
アーキテクチャのいずれのバスへの接続のためにも用い
られる一組の共通入力ラインを有する上記（５）に記載
のアダプタ。 （７）前記バス・アーキテクチャが、ＩＳＡ、ＰＣＭＣ
ＩＡ及びマイクロチャネルのアーキテクチャの中から選
択されるアーキテクチャを含む上記（５）又は（６）に
記載のアダプタ。 （８）前記バス・アーキテクチャが、ＩＳＡ、マイクロ
チャネル、ＰＣＭＣＩＡ、ＥＩＳＡ、ＰＣＩ及びＶＥＳ
Ａのアーキテクチャの中から選択される上記（５）又は
（６）に記載のアダプタ。 （９）前記バス・プロトコル・デコーダが、前記制御イ
ンターフェース手段からの制御信号からプロトコル固有
制御信号を取出すために、前記バス識別手段に応答する
手段を含む上記（１）に記載のアダプタ。 （１０）前記アドレスインターフェース手段に接続さ
れ、前記制御インターフェース手段からの制御信号によ
りイネーブルとされる透過ラッチを備えることにより前
記ローカル機能素子のための標準化ローカル・アドレス
を与えるアドレス捕捉論理手段を含む上記（６）に記載
のアダプタ。 （１１）前記ローカル機能素子へアクティブ化信号を与
えるために、前記標準化されたローカル・アドレスに応
答するローカル機能イネーブル論理を有する上記（１
０）に記載のアダプタ。 （１２）前記ローカル機能イネーブル論理が前記データ
処理装置へフィードバックを与える上記（１１）に記載
のアダプタ。 （１３）前記フィードバックが、前記標準化ローカル・
アドレス及び対応する標準化ローカル制御信号の受信の
確認を含む上記（１２）に記載のアダプタ。 （１４）前記確認信号が、前記標準化ローカル制御信号
及びアドレス信号により開始された機能の完了を示す前
記ローカル機能素子からの確認信号を含む上記（１３）
に記載のアダプタ。 （１５）前記バス識別手段が、バスの識別情報を前記ロ
ーカル機能素子へ伝送するために適合される上記（６）
に記載のアダプタ。 （１６）バス・コネクタと、該バス・コネクタに接続さ
れる上記（１）に記載のマルチプル・バス・インターフ
ェース・アダプタと、該アダプタに接続されるローカル
機能素子とを有するデータ処理装置のためのオプション
・モジュール。 （１７）前記共通インターフェース手段がバス・コネク
タへの接続のために外部に利用可能なラインを有する、
個々のモジュールを備えた上記（１）に記載のアダプ
タ。 （１８）データ処理装置のバスへの接続のためのマルチ
プル・バス・インターフェース・アダプタであって、複
数のバス・アーキテクチャのいずれとも動作するべく接
続するための共通インターフェース手段を有し、前記イ
ンターフェース・アダプタが、前記データ処理装置のバ
スからの制御信号を受取るための制御インターフェース
手段と、前記データ処理装置のバス・アーキテクチャを
識別するためのバス識別手段と、前記バス識別手段に応
答するバス・プロトコル・デコーダ手段とを有し、前記
デコーダ手段が、前記制御インターフェース手段からそ
の入力を取入れ、かつ前記データ処理装置によりアクセ
スされるローカル機能素子が利用するために前記データ
処理バス制御信号から導出した標準化ローカル制御信号
を出力として生成するために適合されるマルチプル・バ
ス・インターフェース・アダプタ。
めのマルチプル・バス・インターフェース・アダプタで
あって、複数のバス・アーキテクチャのいずれに対して
も動作するべく接続するための共通インターフェース手
段を有し、前記インターフェース・アダプタが、前記デ
ータ処理装置の前記バスから制御信号を受取るための制
御インターフェース手段と、前記データ処理装置からア
ドレス信号を受取るためのアドレス・インターフェース
手段と、前記データ処理装置からデータ信号を受取るた
めのデータ・インターフェース手段と、前記データ処理
装置のバス・アーキテクチャを識別するためのバス識別
手段と、前記バス識別手段に応答するバス・プロトコル
・デコーダ手段とを有し、前記デコーダ手段が、前記制
御インターフェース手段からその入力を取入れ、かつ前
記データ処理装置によりアクセスされるローカル機能素
子が利用するために前記データ処理バス制御信号から導
出した標準化ローカル制御信号を出力として生成するた
めに適合されるマルチプル・バス・インターフェース・
アダプタ。 （２）前記インターフェース手段が、前記データ処理装
置から入力信号を受信しかつ前記データ処理装置へ出力
信号を送信するために適合される上記（１）に記載のア
ダプタ。 （３）１又は複数の前記制御、アドレス及びデータのイ
ンターフェース手段が、前記データ処理装置から入力を
受信し又は前記データ処理装置へ出力を送信するために
適合される上記（１）に記載のアダプタ。 （４）前記データ処理装置へ前記出力信号を送信するた
めに、出力インターフェース手段が設置された上記
（１）に記載のアダプタ。 （５）前記インターフェース手段が、複数の選択された
バス・アーキテクチャのいずれのバスへの接続のために
も用いられる一組の共通ラインを有する上記（１）に記
載のアダプタ。 （６）前記制御インターフェース手段が、複数のバス・
アーキテクチャのいずれのバスへの接続のためにも用い
られる一組の共通入力ラインを有する上記（５）に記載
のアダプタ。 （７）前記バス・アーキテクチャが、ＩＳＡ、ＰＣＭＣ
ＩＡ及びマイクロチャネルのアーキテクチャの中から選
択されるアーキテクチャを含む上記（５）又は（６）に
記載のアダプタ。 （８）前記バス・アーキテクチャが、ＩＳＡ、マイクロ
チャネル、ＰＣＭＣＩＡ、ＥＩＳＡ、ＰＣＩ及びＶＥＳ
Ａのアーキテクチャの中から選択される上記（５）又は
（６）に記載のアダプタ。 （９）前記バス・プロトコル・デコーダが、前記制御イ
ンターフェース手段からの制御信号からプロトコル固有
制御信号を取出すために、前記バス識別手段に応答する
手段を含む上記（１）に記載のアダプタ。 （１０）前記アドレスインターフェース手段に接続さ
れ、前記制御インターフェース手段からの制御信号によ
りイネーブルとされる透過ラッチを備えることにより前
記ローカル機能素子のための標準化ローカル・アドレス
を与えるアドレス捕捉論理手段を含む上記（６）に記載
のアダプタ。 （１１）前記ローカル機能素子へアクティブ化信号を与
えるために、前記標準化されたローカル・アドレスに応
答するローカル機能イネーブル論理を有する上記（１
０）に記載のアダプタ。 （１２）前記ローカル機能イネーブル論理が前記データ
処理装置へフィードバックを与える上記（１１）に記載
のアダプタ。 （１３）前記フィードバックが、前記標準化ローカル・
アドレス及び対応する標準化ローカル制御信号の受信の
確認を含む上記（１２）に記載のアダプタ。 （１４）前記確認信号が、前記標準化ローカル制御信号
及びアドレス信号により開始された機能の完了を示す前
記ローカル機能素子からの確認信号を含む上記（１３）
に記載のアダプタ。 （１５）前記バス識別手段が、バスの識別情報を前記ロ
ーカル機能素子へ伝送するために適合される上記（６）
に記載のアダプタ。 （１６）バス・コネクタと、該バス・コネクタに接続さ
れる上記（１）に記載のマルチプル・バス・インターフ
ェース・アダプタと、該アダプタに接続されるローカル
機能素子とを有するデータ処理装置のためのオプション
・モジュール。 （１７）前記共通インターフェース手段がバス・コネク
タへの接続のために外部に利用可能なラインを有する、
個々のモジュールを備えた上記（１）に記載のアダプ
タ。 （１８）データ処理装置のバスへの接続のためのマルチ
プル・バス・インターフェース・アダプタであって、複
数のバス・アーキテクチャのいずれとも動作するべく接
続するための共通インターフェース手段を有し、前記イ
ンターフェース・アダプタが、前記データ処理装置のバ
スからの制御信号を受取るための制御インターフェース
手段と、前記データ処理装置のバス・アーキテクチャを
識別するためのバス識別手段と、前記バス識別手段に応
答するバス・プロトコル・デコーダ手段とを有し、前記
デコーダ手段が、前記制御インターフェース手段からそ
の入力を取入れ、かつ前記データ処理装置によりアクセ
スされるローカル機能素子が利用するために前記データ
処理バス制御信号から導出した標準化ローカル制御信号
を出力として生成するために適合されるマルチプル・バ
ス・インターフェース・アダプタ。
【００４４】
【発明の効果】本発明により、１つのＩＣであって、複
数の異なるバス・アーキテクチャ用の同じ製品を製造す
るにあたって使用可能であるようなマルチバス・インタ
ーフェース・アダプタが提供される。
数の異なるバス・アーキテクチャ用の同じ製品を製造す
るにあたって使用可能であるようなマルチバス・インタ
ーフェース・アダプタが提供される。
【図１】本発明によるシステムの全体図である。
【図２】バス・プロトコル・デコーダ論理を示した図で
ある。
ある。
【図３】ＩＳＡバス・プロトコル・デコーダ論理を示し
た図である。
た図である。
【図４】ＭＣＡバス・プロトコル・デコーダ論理を示し
た図である。
た図である。
【図５】ＰＣＭＣＩＡバス・プロトコル・デコーダ論理
を示した図である。
を示した図である。
【図６】プロトコル・デコーダ・ファネルを示した図で
ある。
ある。
【図７】共通制御入力受信回路を示した図である。
【図８】アドレス捕捉論理の図である。
【図９】データ経路指定論理の図である。
【図１０】モード選択論理（バス識別）の図である。
【図１１】システム・アクセス検出論理（ローカル機能
イネーブル論理）の図である。
イネーブル論理）の図である。
１ マルチプル・バス・インターフェース・アダプタ ５ コンピュータ・システム・バス ６ 制御信号 ７ アドレス信号 ８ データ信号 ９ ローカル機能素子 １０ 標準化ローカル制御信号 １１ 標準化ローカル・アドレス信号 １２ 標準化ローカル・データ信号 １３ 共通制御入力受信回路 １４ バス・プロトコル・デコーダ論理 １５ ローカル機能イネーブル論理 １６ アドレス捕捉論理 １７ データ経路指定論理 １８ プラットフォーム固有論理 １９ バス識別論理
Claims (18)
- 【請求項１】データ処理装置のバスへの接続のためのマ
ルチプル・バス・インターフェース・アダプタであっ
て、複数のバス・アーキテクチャのいずれに対しても動
作するべく接続するための共通インターフェース手段を
有し、前記インターフェース・アダプタが、 前記データ処理装置の前記バスから制御信号を受取るた
めの制御インターフェース手段と、 前記データ処理装置からアドレス信号を受取るためのア
ドレス・インターフェース手段と、 前記データ処理装置からデータ信号を受取るためのデー
タ・インターフェース手段と、 前記データ処理装置のバス・アーキテクチャを識別する
ためのバス識別手段と、 前記バス識別手段に応答するバス・プロトコル・デコー
ダ手段とを有し、 前記デコーダ手段が、前記制御インターフェース手段か
らその入力を取入れ、かつ前記データ処理装置によりア
クセスされるローカル機能素子が利用するために前記デ
ータ処理バス制御信号から導出した標準化ローカル制御
信号を出力として生成するために適合されるマルチプル
・バス・インターフェース・アダプタ。 - 【請求項２】前記インターフェース手段が、前記データ
処理装置から入力信号を受信しかつ前記データ処理装置
へ出力信号を送信するために適合される請求項１に記載
のアダプタ。 - 【請求項３】１又は複数の前記制御、アドレス及びデー
タのインターフェース手段が、前記データ処理装置から
入力を受信し又は前記データ処理装置へ出力を送信する
ために適合される請求項１に記載のアダプタ。 - 【請求項４】前記データ処理装置へ前記出力信号を送信
するために、出力インターフェース手段が設置された請
求項１に記載のアダプタ。 - 【請求項５】前記インターフェース手段が、複数の選択
されたバス・アーキテクチャのいずれのバスへの接続の
ためにも用いられる一組の共通ラインを有する請求項１
に記載のアダプタ。 - 【請求項６】前記制御インターフェース手段が、複数の
バス・アーキテクチャのいずれのバスへの接続のために
も用いられる一組の共通入力ラインを有する請求項５に
記載のアダプタ。 - 【請求項７】前記バス・アーキテクチャが、ＩＳＡ、Ｐ
ＣＭＣＩＡ及びマイクロチャネルのアーキテクチャの中
から選択されるアーキテクチャを含む請求項５又は６に
記載のアダプタ。 - 【請求項８】前記バス・アーキテクチャが、ＩＳＡ、マ
イクロチャネル、ＰＣＭＣＩＡ、ＥＩＳＡ、ＰＣＩ及び
ＶＥＳＡのアーキテクチャの中から選択される請求項５
又は６に記載のアダプタ。 - 【請求項９】前記バス・プロトコル・デコーダが、前記
制御インターフェース手段からの制御信号からプロトコ
ル固有制御信号を取出すために、前記バス識別手段に応
答する手段を含む請求項１に記載のアダプタ。 - 【請求項１０】前記アドレスインターフェース手段に接
続され、前記制御インターフェース手段からの制御信号
によりイネーブルとされる透過ラッチを備えることによ
り前記ローカル機能素子のための標準化ローカル・アド
レスを与えるアドレス捕捉論理手段を含む請求項６に記
載のアダプタ。 - 【請求項１１】前記ローカル機能素子へアクティブ化信
号を与えるために、前記標準化されたローカル・アドレ
スに応答するローカル機能イネーブル論理を有する請求
項１０に記載のアダプタ。 - 【請求項１２】前記ローカル機能イネーブル論理が前記
データ処理装置へフィードバックを与える請求項１１に
記載のアダプタ。 - 【請求項１３】前記フィードバックが、前記標準化ロー
カル・アドレス及び対応する標準化ローカル制御信号の
受信の確認を含む請求項１２に記載のアダプタ。 - 【請求項１４】前記確認信号が、前記標準化ローカル制
御信号及びアドレス信号により開始された機能の完了を
示す前記ローカル機能素子からの確認信号を含む請求項
１３に記載のアダプタ。 - 【請求項１５】前記バス識別手段が、バスの識別情報を
前記ローカル機能素子へ伝送するために適合される請求
項６に記載のアダプタ。 - 【請求項１６】バス・コネクタと、該バス・コネクタに
接続される請求項１に記載のマルチプル・バス・インタ
ーフェース・アダプタと、該アダプタに接続されるロー
カル機能素子とを有するデータ処理装置のためのオプシ
ョン・モジュール。 - 【請求項１７】前記共通インターフェース手段がバス・
コネクタへの接続のために外部に利用可能なラインを有
する、個々のモジュールを備えた請求項１に記載のアダ
プタ。 - 【請求項１８】データ処理装置のバスへの接続のための
マルチプル・バス・インターフェース・アダプタであっ
て、 複数のバス・アーキテクチャのいずれとも動作するべく
接続するための共通インターフェース手段を有し、前記
インターフェース・アダプタが、 前記データ処理装置のバスからの制御信号を受取るため
の制御インターフェース手段と、 前記データ処理装置のバス・アーキテクチャを識別する
ためのバス識別手段と、 前記バス識別手段に応答するバス・プロトコル・デコー
ダ手段とを有し、 前記デコーダ手段が、前記制御インターフェース手段か
らその入力を取入れ、かつ前記データ処理装置によりア
クセスされるローカル機能素子が利用するために前記デ
ータ処理バス制御信号から導出した標準化ローカル制御
信号を出力として生成するために適合されるマルチプル
・バス・インターフェース・アダプタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA002109682A CA2109682C (en) | 1993-11-22 | 1993-11-22 | Multiple bus interface |
| CA2109682 | 1993-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191936A true JPH07191936A (ja) | 1995-07-28 |
| JP2700144B2 JP2700144B2 (ja) | 1998-01-19 |
Family
ID=4152517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6218786A Expired - Lifetime JP2700144B2 (ja) | 1993-11-22 | 1994-09-13 | マルチプル・バス・インターフェース・アダプタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5649128A (ja) |
| EP (1) | EP0654742A3 (ja) |
| JP (1) | JP2700144B2 (ja) |
| CA (1) | CA2109682C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005141A (ko) * | 1999-06-30 | 2001-01-15 | 이형도 | 피.씨.아이 어댑터의 인터럽트 처리방법 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805929A (en) * | 1996-01-29 | 1998-09-08 | International Business Machines Corporation | Multiple independent I/O functions on a PCMCIA card share a single interrupt request signal using an AND gate for triggering a delayed RESET signal |
| WO1997049017A1 (de) * | 1996-06-17 | 1997-12-24 | Endress + Hauser Conducta Gesellschaft Für Mess- Und Regeltechnik Mbh & Co. | Schaltung für die kommunikation externer geräte mit einer zentralen/dezentralen datenverarbeitungsanlage über einen bus |
| TW386204B (en) * | 1997-12-12 | 2000-04-01 | Winbond Electronics Corp | State protocol structure of a serial interface |
| US6115771A (en) * | 1998-03-31 | 2000-09-05 | Lsi Logic Corporation | Method and system for converting computer peripheral equipment to SCSI-compliant devices |
| US6631484B1 (en) | 1998-03-31 | 2003-10-07 | Lsi Logic Corporation | System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet |
| US6178255B1 (en) | 1998-04-28 | 2001-01-23 | Cross Match Technologies, Inc. | Individualized fingerprint scanner |
| US6272562B1 (en) * | 1999-05-28 | 2001-08-07 | Cross Match Technologies, Inc. | Access control unit interface |
| US6886104B1 (en) | 1999-06-25 | 2005-04-26 | Cross Match Technologies | Rechargeable mobile hand-held fingerprint scanner with a data and power communication interface |
| US6744910B1 (en) | 1999-06-25 | 2004-06-01 | Cross Match Technologies, Inc. | Hand-held fingerprint scanner with on-board image normalization data storage |
| WO2001011550A1 (en) * | 1999-08-09 | 2001-02-15 | Cross Match Technologties, Inc. | Method, system, and computer program product for a gui to fingerprint scanner interface |
| US6658164B1 (en) * | 1999-08-09 | 2003-12-02 | Cross Match Technologies, Inc. | Calibration and correction in a fingerprint scanner |
| AU2178100A (en) * | 1999-08-09 | 2001-03-05 | Cross Match Technologies, Inc. | System and method for sending a packet with position address and line scan data over an interface cable |
| US7162060B1 (en) | 1999-08-09 | 2007-01-09 | Cross Match Technologies | Method, system, and computer program product for control of platen movement during a live scan |
| US6483932B1 (en) * | 1999-08-19 | 2002-11-19 | Cross Match Technologies, Inc. | Method and apparatus for rolled fingerprint capture |
| US6463499B1 (en) * | 1999-10-14 | 2002-10-08 | Hewlett-Packard Company | Data bus cable having SCSI and IIC bus functionality and process for using the same |
| AU2178400A (en) | 1999-10-22 | 2001-05-08 | Cross Match Technologies, Inc. | Adjustable, rotatable finger guide in a tenprint scanner with movable prism platen |
| US6519670B1 (en) * | 2000-02-04 | 2003-02-11 | Koninklijke Philips Electronics N.V. | Method and system for optimizing a host bus that directly interfaces to a 16-bit PCMCIA host bus adapter |
| JP2004506993A (ja) | 2000-08-18 | 2004-03-04 | クロス マッチ テクノロジーズ， インコーポレイテッド | 指紋スキャナ自動キャプチャシステムおよび方法 |
| US6928195B2 (en) | 2000-12-18 | 2005-08-09 | Cross Match Technologies, Inc. | Palm scanner using a programmable nutating mirror for increased resolution |
| AU2002305229A1 (en) * | 2001-04-26 | 2002-11-11 | Cross Match Technologies, Inc. | Silicone rubber surfaces for biometric print tir prisms |
| CN1509895A (zh) * | 2001-06-22 | 2004-07-07 | ��Τ����˹ | 彩色复制方法 |
| US20030149343A1 (en) * | 2001-09-26 | 2003-08-07 | Cross Match Technologies, Inc. | Biometric based facility security |
| US6954260B2 (en) * | 2002-01-17 | 2005-10-11 | Cross Match Technologies, Inc. | Systems and methods for illuminating a platen in a print scanner |
| AU2003207563A1 (en) * | 2002-01-17 | 2003-09-02 | Cross Match Technologies, Inc. | Fingerprint workstation and methods |
| US6867850B2 (en) * | 2002-01-17 | 2005-03-15 | Cross Match Technologies, Inc. | Light wedge for illuminating a platen in a print scanner |
| US6944768B2 (en) * | 2002-04-19 | 2005-09-13 | Cross Match Technologies, Inc. | System and methods for access control utilizing two factors to control access |
| US7079007B2 (en) * | 2002-04-19 | 2006-07-18 | Cross Match Technologies, Inc. | Systems and methods utilizing biometric data |
| US7073711B2 (en) * | 2002-04-19 | 2006-07-11 | Cross Match Technologies, Inc. | Mobile handheld code reader and print scanner system and method |
| US6996259B2 (en) * | 2002-08-02 | 2006-02-07 | Cross Match Technologies, Inc. | System and method for counting ridges in a captured print image |
| US7164440B2 (en) * | 2003-02-28 | 2007-01-16 | Cross Match Technologies, Inc. | Dynamic image adaptation method for adjusting the quality of digital prints |
| US7277562B2 (en) | 2003-08-01 | 2007-10-02 | Cross Match Technologies, Inc. | Biometric imaging capture system and method |
| US20050047631A1 (en) * | 2003-08-26 | 2005-03-03 | Cross Match Technologies, Inc. | Method and apparatus for rolled fingerprint image capture with variable blending |
| US7536486B2 (en) * | 2004-07-30 | 2009-05-19 | Microsoft Corporation | Automatic protocol determination for portable devices supporting multiple protocols |
| US20090024757A1 (en) * | 2004-07-30 | 2009-01-22 | Proctor David W | Automatic Protocol Determination For Portable Devices Supporting Multiple Protocols |
| CA2620311A1 (en) * | 2004-08-27 | 2006-03-09 | Ivan Cardenas | Dynamic physical interface between computer module and computer accessory and methods |
| TWI402679B (zh) * | 2010-01-05 | 2013-07-21 | Pixart Imaging Inc | 可攜式電子裝置、可攜式電子裝置之串列傳輸介面及其資料傳輸方法 |
| US7865629B1 (en) * | 2009-11-24 | 2011-01-04 | Microsoft Corporation | Configurable connector for system-level communication |
| US8719112B2 (en) * | 2009-11-24 | 2014-05-06 | Microsoft Corporation | Invocation of accessory-specific user experience |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04246754A (ja) * | 1991-02-01 | 1992-09-02 | Nec Corp | 周辺装置識別方式 |
| JPH04315244A (ja) * | 1991-04-12 | 1992-11-06 | Toshiba Corp | バス接続装置 |
| JPH04349558A (ja) * | 1990-08-31 | 1992-12-04 | Ncr Corp | 選択可能な中央処理ユニット付きワークステーションのアーキテクチャー |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116147A (en) * | 1980-02-20 | 1981-09-11 | Hitachi Ltd | Digital semiconductor integrated circuit and digital control system using it |
| US5025412A (en) * | 1988-02-17 | 1991-06-18 | Zilog, Inc. | Universal bus interface |
| US5162675A (en) * | 1989-04-14 | 1992-11-10 | Digital Communications Associates, Inc. | Dual personal computer architecture peripheral adapter board and circuit |
| IT1230238B (it) * | 1989-06-08 | 1991-10-18 | Bull Hn Information Syst | Adattatore di interfaccia da vme a multibus ii. |
| CA2017458C (en) * | 1989-07-24 | 2000-10-10 | Jonathan R. Engdahl | Intelligent network interface circuit |
| US5191657A (en) * | 1989-11-09 | 1993-03-02 | Ast Research, Inc. | Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus |
| GB9019001D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Work station including a direct memory access controller and interfacing means to microchannel means |
| US5043877A (en) * | 1990-10-12 | 1991-08-27 | International Business Machines Corp. | Architecture converter for slave elements |
| US5191653A (en) * | 1990-12-28 | 1993-03-02 | Apple Computer, Inc. | Io adapter for system and io buses having different protocols and speeds |
| US5369748A (en) * | 1991-08-23 | 1994-11-29 | Nexgen Microsystems | Bus arbitration in a dual-bus architecture where one bus has relatively high latency |
| US5440755A (en) * | 1992-04-06 | 1995-08-08 | Accelerated Systems, Inc. | Computer system with a processor-direct universal bus connector and interchangeable bus translator |
| US5434997A (en) * | 1992-10-02 | 1995-07-18 | Compaq Computer Corp. | Method and apparatus for testing and debugging a tightly coupled mirrored processing system |
-
1993
- 1993-11-22 CA CA002109682A patent/CA2109682C/en not_active Expired - Fee Related
-
1994
- 1994-09-13 JP JP6218786A patent/JP2700144B2/ja not_active Expired - Lifetime
- 1994-10-13 EP EP94307504A patent/EP0654742A3/en not_active Withdrawn
- 1994-11-01 US US08/332,962 patent/US5649128A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04349558A (ja) * | 1990-08-31 | 1992-12-04 | Ncr Corp | 選択可能な中央処理ユニット付きワークステーションのアーキテクチャー |
| JPH04246754A (ja) * | 1991-02-01 | 1992-09-02 | Nec Corp | 周辺装置識別方式 |
| JPH04315244A (ja) * | 1991-04-12 | 1992-11-06 | Toshiba Corp | バス接続装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005141A (ko) * | 1999-06-30 | 2001-01-15 | 이형도 | 피.씨.아이 어댑터의 인터럽트 처리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0654742A2 (en) | 1995-05-24 |
| US5649128A (en) | 1997-07-15 |
| EP0654742A3 (en) | 1996-07-31 |
| CA2109682A1 (en) | 1995-05-23 |
| JP2700144B2 (ja) | 1998-01-19 |
| CA2109682C (en) | 1998-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700144B2 (ja) | マルチプル・バス・インターフェース・アダプタ | |
| US5774680A (en) | Interfacing direct memory access devices to a non-ISA bus | |
| US6581124B1 (en) | High performance internal bus for promoting design reuse in north bridge chips | |
| US5557758A (en) | Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses | |
| US6816938B2 (en) | Method and apparatus for providing a modular system on-chip interface | |
| US5826048A (en) | PCI bus with reduced number of signals | |
| JP3403284B2 (ja) | 情報処理システム及びその制御方法 | |
| KR100352224B1 (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
| US8214571B2 (en) | Simple serial interface—method of communication and information exchange, and electronic devices based on this method | |
| JP2541767B2 (ja) | スマ―ト・バス制御ユニット | |
| JPH04286047A (ja) | データ転送装置 | |
| US6567881B1 (en) | Method and apparatus for bridging a digital signal processor to a PCI bus | |
| JPH10116246A (ja) | バス上のアドレスの絶対的及び減算的デコード装置及び方法 | |
| US6078742A (en) | Hardware emulation | |
| JP3609051B2 (ja) | Ｕｓｂ−ｈｕｂデバイスおよびその制御方法 | |
| KR100291409B1 (ko) | 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치 | |
| US7096290B2 (en) | On-chip high speed data interface | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| TW200404215A (en) | Bus system, station for use in a bus system, and bus interface | |
| US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
| US6711647B1 (en) | Computer system having internal IEEE 1394 bus | |
| US7698494B2 (en) | Access control device and access control method | |
| US6081861A (en) | PCI migration support of ISA adapters | |
| US6678780B1 (en) | Method and apparatus for supporting multiple bus masters with the accelerated graphics protocol (AGP) bus | |
| US20040205283A1 (en) | Interface module |