JPH05265947A - Scsiコントローラ - Google Patents

Scsiコントローラ

Info

Publication number
JPH05265947A
JPH05265947A JP4031188A JP3118892A JPH05265947A JP H05265947 A JPH05265947 A JP H05265947A JP 4031188 A JP4031188 A JP 4031188A JP 3118892 A JP3118892 A JP 3118892A JP H05265947 A JPH05265947 A JP H05265947A
Authority
JP
Japan
Prior art keywords
scsi
target
phase
command
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4031188A
Other languages
English (en)
Inventor
Tamotsu Naganami
保 長南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4031188A priority Critical patent/JPH05265947A/ja
Priority to US08/019,608 priority patent/US5606673A/en
Publication of JPH05265947A publication Critical patent/JPH05265947A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

(57)【要約】 【目的】SCSIコントローラにおいて、選択されるこ
とを待つフェーズがあるコマンドで各SCSIフェーズ
での標準的な動作を一つにまとめている場合、このコマ
ンドを発行する前に選択されてしまうと、コマンドは無
視されてしまう。このため、選択待ちを行うコマンドが
発行された時だけに応答する回路を設けることによって
コマンドが無視されるという問題を解決する。 【構成】SCSIコントローラに選択待ちを行うコマン
ドが発行されたことを検出し、検出したことを出力する
回路を有し、この出力信号がアクティブの場合のみ応答
する構成となっている。 【効果】選択待ちを行うコマンドが発行するタイミング
の制限を受けることなく使用できるため、各フェーズ毎
に処理を行うコマンドを使用した場合よりもオーバー・
ヘッド時間が大幅に減少するという効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ANSI(米国規格協
会)が標準化した(X3.131−1986及びX3T
9.2/86−109 Revision 10c)中
小型コンピュータ・システム向けの汎用入出力インター
フェスであるスモール・コンピュータ・システム・イン
ターフェス、(以下、SCSIと記す)のコントロー
ラ、特に、各フェーズでの標準的な動作を一つにまため
たコマンドを持つSCSIコントローラに関する。
【0002】
【従来の技術】アービトレーション及びセレクションの
動作を行うSCSIコントローラ内部の構成例を図3に
示す。尚、SCSIバス上には最大8個までのデバイス
が相互にデイジ・チェーンされ、各SCSIデバイスに
は0から7までのIDが設定される。
【0003】図3において、201はホスト・システム
・インターフェス、202はメイン・シーケンス・コン
トロール、203はSCSIバス・フェーズ・レジス
タ、204はアービトレーション・セレクション・コン
トロール、205はSCSIバス・フェーズ・コントロ
ール、206はSCSIバス・インターフェスである。
【0004】図3に示すように、ホスト・システム・イ
ンターフェス201はメインシーケンス・コントロール
・ブロック202に内蔵されるレジスタのアクセスを制
御する。内部レジスタにはSCSIコントローラの動作
状態を示すコントローラ・ステータス・レジスタや、I
NT信号011によってホストCPUに割り込んだ時
に、その要因を記憶しているインターラプト・ステータ
ス・レジスタが含まれる。
【0005】SCSIコントローラ全体を制御するメイ
ンシーケンス・コントロール・ブロック202からアー
ビトレーション・セレクション・コントロール204
に、セレクション時にターゲットとして応答することを
許可する信号が接続される。アービトレーション・セレ
クション・コントロール204はアービトレーション時
には勝ち負けを判定し、イニシエータが選択してした場
合には、SCSIデータバス上のIDを監視し、IDが
自分自身のICと一致すると、メインシーケンス・コン
トロール・ブロック202が出力するSAEN信号がハ
イであればSCSIバス・インターフェス・ブロック2
06を介してBSY信号をアサートし、ターゲットとし
て応答する機能となっていた。
【0006】特に、このSCSIインターフェスプロト
コルについては、『ANSI X3.131−1986
Small Computer System In
terface』及び、『ANSI X3T9.2/8
6−109 Revision c Small Co
mputer Sytem Interface−2』
に記載されている。
【0007】SCSIコントローラがターゲットとなっ
た場合アービトレーション・セレクション・コントロー
ル・ブロック204はSCSIバス・フェーズ・コント
ロール205でSCSIバス・フェーズを決定し、SC
SIバス・インターフェス・ブロック206を介してM
SG信号、C/D信号、I/O信号を制御し、SCSI
コントロール・バス上のSCSIバス・フェーズを決定
する。フェーズ・レジスタ203はメインシーケンス・
コントロール・ブロック202がSCSIバス・フェー
ズを記憶するだけの目的で使用していた。
【0008】
【発明が解決しようとする課題】イニシエータがターゲ
ットを選択している場合、ターゲットとなっているSC
SIコントローラに対してホストCPUがオート・ター
ゲット・コマンドを発行すると、このSCSIコントロ
ーラは、すでに選択されているため、オート・ターゲッ
ト・コマンドで選択されることができず無効コマンドと
して処理されてしまう。このように、オート・ターゲッ
ト・コマンドなどのセレクト待ちを行うものは、発行す
るタイミングがイニシエータが選択を行ってくる前に行
わなければならないという制限がある。しかし、実際に
イニシエータがセレクトする前にオート・ターゲット・
コマンドを常に発行することは困難である。
【0009】また、SCSIコントローラ内部にモード
・レジスタを持ちセレクション/リセレクションに応答
するか、どうかを最初に設定する場合では、オート・タ
ーゲット・コマンド処理中でセレクション待ちを行う前
に、レジスタの内容を応答しないモードから応答するモ
ードに書き換える必要がある。しかし、SCSIコント
ローラがコマンド処理中に、モード・レジスタに対して
ライト動作を行うことは従来のSCSIコントローラで
は許可されない。
【0010】従って、セレクション待ちを行うフェーズ
を含むオート・ターゲット・コマンドは、常にイニシエ
ータがセレクトを行う前に発行しなければならず、ター
ゲットはイニシエータの動作を前もって知らなければな
らない。そのためには、各フェーズ毎の処理だけを行う
コマンドを使用しなければならず、標準的なシーケンス
ではオーバー・ヘッドが大きくなるという問題点が発生
する。具体的には、ターゲットが磁気ディスク・ドライ
ブの場合に、リード・コマンドが発行されたときの処理
が次のようになる。
【0011】ターゲットに対してアイデンティファイ・
メッセージを送信するセンド・コマンド、リード・コマ
ンドを受信するレシーブ・コマンド、磁気ディスク上の
データを送信するセンド・コマンド、ステータス・バイ
トを送信するセンド・コマンド、コマンド・コンプリー
ト・メッセージを送信するセンド・コマンドを発行しな
ければならない。また、以上のコマンドを発行するため
には、SCSIコントローラの動作状態が逐次、書き込
まれるコントローラ・ステータス・レジスタを読み取っ
てコントローラが動作中でないことを確認しなければな
らず、また動作が終了するとホストCPUに割り込みを
発生するので、ホストCPUにインターラプト・ステー
タスを読み取って、割り込み要因がなんであるかを確認
しなければならない。
【0012】このように、ターゲットのSCSIコント
ローラに対して5つのコマンドを発行しなければなら
ず、また、各コマンドを発行する毎にコントローラ・ス
テータスとインターラプト・ステータスを読み取るた
め、最低でも20回のI/Oアクセスが必要となる。最
小インストラクション・サイクルが200nsのCPU
と10Mバイト/sの高速同期転送をサポートするSC
SIコントローラのシステムでI/Oアクセスのリード
が14サイクル、ライトが10サイクルとすると、I/
Oアクセスだけによるオーバー・ヘッド時間は、各コマ
ンドでI/Oリードが3回、I/Oライトが1回必要と
なるので、以下のようになる。
【0013】To=(15回×14+5回×10)×2
00ns=52.0μs 10Mバイト/sの高速同期転送では、1セクターが1
024バイトの磁気ディスクのデータをイニシエータに
転送する時間は124.0μsであるのに対して、I/
Oアクセスのみによるオーバー・ヘッド時間が転送時間
の40%以上にも達する。このように、オート・コマン
ドが使用できない場合には、著しい処理能力の劣化に至
ってしまう。
【0014】
【課題を解決するためと手段】本発明のSCSIコント
ローラは、オート・ターゲット・コマンドを持つSCS
Iコントローラにおいて、SCSIコントロール・バス
の状態によって決まる各SCSIバスフェーズを自動的
に記憶する第1の手段と、ターゲットとして選択される
SCSIコントローラにオート・ターゲット・コマンド
を発行後、前記第1の手段によって記憶したフェーズを
デコードして、セレクション待ちフェーズを検出し、こ
の検出信号を出力する第二の手段と、セレクション・フ
ェーズでターゲットとして選択されたことに応答するた
めのBSY信号をアサートする機能を制御する第3の手
段を少なくとも有し、SCSIインターフェスプロトコ
ルで定義される、操作を開始させることができるSCS
I装置(以下、イニシエータと記す)がSCSIコント
ローラをターゲットとして選択しようとした場合に、タ
ーゲットとなるSCSIコントローラは、オート・ター
ゲット・コマンド発行後のセレクション・フェーズを検
出した場合にのみ応答動作としてBSY信号をアサート
する機能を持つことによって、オート・ターゲット・コ
マンドを発行するまではセレクションに応答せず、セレ
クション待ちを行うオート・ターゲット・コマンドが無
効となることがないことを特徴とする。
【0015】
【実施例】次に、本発明について図面を参照して説明す
る。
【0016】図1は本発明の第1の実施例における、S
CSIコントローラ内部の構成図である。図1におい
て、001はホストCPUからのSCSIコントローラ
内部レジスタの読み出し・書き込みなどを行うブロック
とFIFOレジスタを内蔵するホスト・インターフェ
ス、002は制御プログラムが書き込まれたROM及び
動作モードを設定する内部レジスタを内蔵するSCSI
コントローラ全体を制御するメイン・シーケンス・コン
トロール、003はSCSIコントロール・バス上のフ
ェーズを読み取り、そのフェーズを記憶するフェーズ・
レジスタ、004はアービトレーション/リセレクショ
ン時にSCSIデータ・バス上に出力されたSCSI・
IDと自身のIDとからアービトレーションの勝ち負け
を判定し、SEL信号と自身のIDがSCSIバス上に
出力された時にセレクションされたことを認識するため
のアービトレーション/セレクション・コントロール、
005はSCSIコントロール・バスのMSG信号、I
/O信号、C/D信号からSCSIフェーズを読みと
り、または出力を行いフェーズを決めるSCSIバス・
フェーズ・コントロール・ブロック、006はSCSI
データ・バス及びSCSIコントロール・バスの入出力
制御を行うブロック、007はフェーズをデコードし、
オート・ターゲットコマンドがセレクション待ちを行っ
ている場合を検出するブロック、008及び009はA
ND素子、010はコマンドが終了した時などに割り込
みが発生したことをホストにしらせるための出力端子で
ある。
【0017】図1に示すように、本実施例におけるSC
SIコントローラは、ホストCPUと接続されるホスト
・システム・インターフェス・ブロック001で、ブロ
ック内部のデータFIFOレジスタ及び、メイン・シー
ケンス・コントロール002の内部レジスタのリード/
ライト動作制御を行い、ホストCPUから書き込まれた
SCSIコントローラに対するコマンドは内部バスでホ
スト・システム・インターフェス001と接続されてい
るメインシーケンス・コントロール・ブロック002の
コマンド・レジスタに書き込まれて、デコードされる。
【0018】この時、書き込まれたコマンドがオートタ
ーゲット・コマンドであれば、アービトレーション・セ
レクション・コントロール004の内部のカウンターに
起動をかけ、SCSIバス・インターフェス006を介
してSCSIデータ・バス上に出力されるイニシエータ
のIDとターゲットのIDを004のアービトレーショ
ン・セレクション・コントロール・ブロックが一定時間
監視する。フェーズ・レジスタ003はSCSIコント
ローラがターゲットとして動作中の場合にはメインシー
ケンス・コントロール・ブロック002の制御によって
SCSIフェーズを記憶し、アービトレーション・セレ
クション・コントロール・ブロックを介してSCSIバ
ス・インターフェス・ブロックからSCSIコントロー
ル・バスのMSG信号、C/D信号、I/O信号を制御
しSCSIバス・フェーズを決定する。
【0019】また、フェーズ・レジスタ003に記憶し
たSCSIバス・フェーズ・コードはホストシステム・
インターフェス001を介してホストCPUによって読
み出すことができる。フェーズ・レジスタ003が出力
するSCSIバスフェーズ・コードはデコーダ007で
デコードされ、セレクションフェーズであればAND素
子008と009の入力にデコーダ007がハイを出力
する。
【0020】メインシーケンス・コントロール・ブロッ
ク002の内部レジスタで、セレクション/リセレクシ
ョン時のモードを設定するレジスタのSAEN信号とR
AEN信号が、AND素子008と009に接続されて
いる。SAEN信号はイニシエータとして選択された場
合に応答するモードであればハイが出力される。RAE
N信号もターゲットとして選択された場合に応答するモ
ードであればハイが出力される。
【0021】従って、アービトレーション・セレクショ
ン・コントロール・ブロック004のSAEN及びRA
ENへの入力は、デコーダ007の出力がハイであり、
メインシーケンス・コントロール・ブロック002の出
力SAEN、RAEN信号がハイの時である。SAEN
信号がハイであれば、ターゲットとして選択された時に
応答することができ、RAENがハイであれば、イニシ
エータとして選択された時に応答することができる。
【0022】これにより、ターゲットとなるべきSCS
Iコントローラはオート・ターゲット・コマンドが発行
される前には応答することがなく、オート・ターゲット
・コマンド発行後に選択された場合にターゲットとして
応答するようになり、タイミングを考慮することなくオ
ート・ターゲット・コマンドを使用できるようになる。
【0023】オーバー・ヘッド時間はI/Oアクセスだ
けでも、最小インストラクション・サイクルが200n
sのCPUと10Mバイト/sの高速同期転送をサポー
トするSCSIコントローラのシステムでI/Oアクセ
スのリードが14サイクル、ライトが10サイクルの場
合、52.0μsを短縮することなり、10Mバイト/
sの高速同期転送では、1セクターが1024バイトの
磁気ディスクのデータをイニシエータに転送する時間は
124.0μsであるため、I/Oアクセスのみによる
オーバー・ヘッド時間が転送時間の40%以上であった
のが、オート・ターゲット・コマンドを使用することに
より、3回I/Oアクセスで処理することができるの
で、I/Oアクセスのみによるオーバー・ヘッド時間
は、 To=(15×2回+10×1回)×200ns=8.
0μs となり、従来例の7%以下までに短縮できる。
【0024】図2は本発明の第2の実施例における、S
CSIコントローラ内部の構成図である。図2におい
て、101はホストCPUからのSCSIコントローラ
内部レジスタの読み出し・書き込みなどを行うブロック
とFIFOレジスタを内蔵するホスト・インターフェ
ス、102は制御プログラムが書き込まれたROM及び
動作モードを設定する内部レジスタを内蔵するSCSI
コントローラ全体を制御するメイン・シーケンス・コン
トロール、103はSCSIコントロール・バス上のフ
ェーズを読みとり、そのフェーズを記憶するフェーズ・
レジスタ、104はアービトレーション/リセクション
時にSCSIデータ・バス上に出力されたSCSI・I
Dと自身のIDとからアービトレーションの勝ち負けを
判定し、SEL信号と自身のIDGFSCSIバス上に
出力された時にセレクションされたことを認識するため
のアービトレーション/セレクション・コントロール、
105はSCSIコントロール・バスのMSG信号、I
/O信号、C/D信号からSCSIフェーズを読みと
り、または出力を行いフェーズを決めるSCSIバス・
フェーズ・コントロール、106はSCSIデータ・バ
ス及びSCSIコントロール・バスの入出力制御を行う
ブロック、107はフェーズをデコードし、オート・タ
ーゲット・コマンドがセレクション待ちを行っている場
合を検出するブロック、108及び109はAND素
子、110はコマンドが終了した時などに割り込みが発
生したことをホストに知らせるための出力端子、111
は、オート・ターゲット・コマンドやリセクション動作
をも含むオート・イニシエータ・コマンドのセレクショ
ン、リセレクションを検出時以外でもRAEN、SAE
Nを有効にして応答するモードを設定するレジスタ、1
12はOR素子である。
【0025】図2に示すように、本実施例におけるSC
SIコントローラは、ホストCPUと接続されるホスト
・システム・インターフェス・ブロック101で、ブロ
ック内部のデータFIFOレジスタ及びメイン・シーケ
ンス・コントロール102の内部レジスタのリード/ラ
イト動作制御を行い、ホストCPUから書き込まれたS
CSIコントローラに対するコマンドは内部バスでホス
ト・システム・インターフェス101と接続されている
メインシーケンス・コントロール・ブロック102のコ
マンド・レジスタに書き込まれて、デコードされる。
【0026】この時、書き込まれたコマンドがオートタ
ーゲット・コマンドであれば、アービトレーション・セ
レクション・コントロール104の内部のカウンターに
起動をかけ、SCSIバス・インターフェス106を介
してSCSIデータ・バス上に出力されるイニシエータ
のIDとターゲットのIDを104のアービトレーショ
ン・セレクション・コントロール・ブロックが一定時間
監視する。
【0027】フェーズ・レジスタ103はSCSIコン
トローラがターゲットとして動作中の場合にはメインシ
ーケンス・コントロール・ブロック102の制御によっ
てSCSIフェーズを記憶し、アービトレーション・セ
レクション・コントロール・ブロックを介してSCSI
バス・インターフェス・ブロックからSCSIコントロ
ール・バスのMSG信号、C/D信号、I/O信号を制
御しSCSIバス・フェーズを決定する。
【0028】また、フェーズ・レジスタ103に記憶し
たSCSIバス・フェーズ・コードはホストシステム・
インターフェス101を介してホストCPUによって読
み出すことができる。フェーズ・レジスタ103が出力
するSCSIバスフェーズ・コードはデコーダ107で
デコードされ、セレクションフェーズであればAND素
子108と109の入力にデコーダ107がハイを出力
する。メインシーケンス・コントロール・ブロック10
2の内部レジスタで、セレクション/リセレクション時
のモードを設定するレジスタのSAEN信号とRAEN
信号が、AND素子108と109に接続されている。
【0029】SAEN信号はイニシエータとして選択さ
れた場合に応答するモードであればハイが出力される。
RAEN信号もターゲットとして選択された場合に応答
するモードであればハイが出力される。
【0030】従って、アービトレーション・セレクショ
ン・コントロール・ブロック104のSAEN及びRA
ENへの入力は、デコーダ107の出力がハイであり、
メインシーケンス・コントロール・ブロック102の出
力SAEN、RAEN信号がハイの時である。SAEN
がハイであれば、ターゲットとして選択された時に応答
することができ、RAEN信号がハイであれば、イニシ
エータとして選択された時に応答することができる。
【0031】これにより、ターゲットとなるべきSCS
Iコントローラはオート・ターゲット・コマンドが発行
される前には応答することがなく、オート・ターゲット
・コマンド発行後に選択された場合にターゲットとして
応答するようになり、タイミングを考慮することなくオ
ート・ターゲト・コマンドを使用できるようになる。
【0032】オーバー・ヘッド時間はI/Oアクセスだ
けでも、最小インストラクション・サイクルが200n
sのCPUと10Mバイト/sの高速同期転送をサポー
トするSCSIコントローラのシステムでI/Oアクセ
スのリードが14サイクル、ライトが10サイクルの場
合、52.0μsを短縮することなり、10Mバイト/
sの高速同期転送では、1セクターが1024バイトの
磁気ディスクのデータをイニシエータに転送する時間は
124.0μsであるため、I/Oアクセスのみによる
オーバー・ヘッド時間が転送時間の40%以上であった
のが、オート・ターゲット・コマンドを使用することに
より、3回I/Oアクセスで処理することができるの
で、I/Oアクセスのみによるオーバー・ヘッド時間
は、 To=(15×2回+10×1回)×200ns=8.
0μs となり、従来例の7%以下までに短縮できる。
【0033】さらに、モード・レジスタ111に、オー
ト・ターゲット・コマンドが発行されてない場合でもセ
レクシュンやリセレクションに応答するモードを設定す
ると、このレジスタはNOR素子110にハイを出力
し、AND素子108、109の出力をハイにして、セ
レクションとリセレクションに応答することが可能とな
る。従って、デコーダ107がオート・ターゲット・コ
マンドを検出しない場合でもセレクションに応答するモ
ードにすることができ、オート・ターゲット・コマンド
などのように、セレクションやリセレクション待ちを行
うコマンドを使用しない場合にも対応できる。
【0034】
【発明の効果】以上説明したように、本発明のSCSI
コントローラでは、SCSIコントロール・バスの状態
によって決まる各SCSIバス・フェーズを自動的に記
憶する手段と、ターゲットとなるSCSIコントローラ
にオート・ターゲット・コマンドを発行後、記憶したフ
ェーズをデコードして、セレクション待ちフェーズを検
出し、この検出信号を出力する手段と、SCSIコント
ローラはターゲットとして選択された場合、BSY信号
をアサートして選択されたことに対して応答するが、こ
の時、応答することをSCSIコントローラ内部で許可
する信号を制御する手段を有することによって、イニシ
エータがSCSIコントローラをターゲットとして選択
しようとした場合に、ターゲットとなるSCSIコント
ローラは、オート・ターゲット・コマンド発行後のセレ
クション・フェーズを検出するまでBSY信号をアサー
トせず、セレクション・フェーズの検出待ちを行うオー
ト・ターゲット・コマンドが無効となることがないた
め、タイミングを考慮することなくオート・ターゲット
・コマンドが使用できる効果がある。また、オーバー・
ヘッド時間を著しく短縮できるという効果を合わせ持
つ。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるSCSIコント
ローラ内部の構成図
【図2】本発明の第2の実施例におけるSCSIコント
ローラ内部の構成図
【図3】従来のSCSIコントローラ内部の構成図
【符号の説明】
001、101、201 ホスト・システム・インタ
ーフェス 002、102、202 メインシーケンス・コント
ロール・ブロック 003、103、203 フェーズ・レジスタ 004、104、204 アービトレーション・セレ
クション・コントロール・ブロック 005、105、205 SCSIバス・フェーズ・
コントロール・ブロック 006、106、206 SCSIバス・インターフ
ェス 007、107 デコーダ 008、108、009 AND素子 109 AND素子 010、110、210 INT出力端子 111 モード・レジスタ 112 OR素子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 SCSIインターフェスプロトコルで定
    義され、操作遂行の要求に応じることのできるターゲッ
    トが選択される場合に、その選択されるSCSIバスフ
    ェーズであるセレクション・フェーズと、その後の各S
    CSIバスフェーズでの標準的な動作を一つにまとめた
    コマンドであるオート・ターゲット・コマンドを持つS
    CSIコントローラにおいて、SCSIコントロール・
    バスの状態によって決まる各SCSIバスフェーズを自
    動的に記憶する第1の手段と、ターゲットとして選択さ
    れるSCSIコントローラにオート・ターゲット・コマ
    ンドを発行後、前記第1の手段によって記憶したフェー
    ズをデコードしてセレクション待ちフェーズを検出しこ
    の検出信号を出力する第2の手段と、セレクション・フ
    ェーズでターゲットとして選択されたことに応答するた
    めのBSY信号をアサートする機能を制御する第3の手
    段とを少なくとも有し、SCSIインターフェーズプロ
    トコルで定義される操作を開始させることができるSC
    SI装置としてのイニシエータがSCSIコントローラ
    をターゲットとして選択しようとした場合にターゲット
    となるSCSIコントローラはオート・ターゲット・コ
    マンド発行後のセレクション・フェーズを検出した場合
    にのみ応答動作としてBSY信号をアサートする手段を
    有することを特徴とするSCSIコントローラ。
JP4031188A 1992-02-19 1992-02-19 Scsiコントローラ Pending JPH05265947A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4031188A JPH05265947A (ja) 1992-02-19 1992-02-19 Scsiコントローラ
US08/019,608 US5606673A (en) 1992-02-19 1993-02-19 Small computer system interface (SCSI) controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4031188A JPH05265947A (ja) 1992-02-19 1992-02-19 Scsiコントローラ

Publications (1)

Publication Number Publication Date
JPH05265947A true JPH05265947A (ja) 1993-10-15

Family

ID=12324466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4031188A Pending JPH05265947A (ja) 1992-02-19 1992-02-19 Scsiコントローラ

Country Status (2)

Country Link
US (1) US5606673A (ja)
JP (1) JPH05265947A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452927B1 (en) 1995-12-29 2002-09-17 Cypress Semiconductor Corporation Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer
US5925120A (en) * 1996-06-18 1999-07-20 Hewlett-Packard Company Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
US6785746B1 (en) * 2000-10-06 2004-08-31 Adaptec, Inc. Dual-channel SCSI chips and methods for configuring separate interoperability of each channel of the SCSI chip
US6697900B1 (en) * 2000-12-19 2004-02-24 Lsi Logic Corporation Bus monitor and method of gathering bus phase information in real-time
MY137772A (en) * 2001-09-01 2009-03-31 British American Tobacco Co Smoking articles and smokable filler materials therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
KR920001351A (ko) * 1990-06-30 1992-01-30 이헌조 Id 처리전용 scsi 버스 인터페이스 로직
US5241630A (en) * 1990-11-13 1993-08-31 Compaq Computer Corp. Device controller with a separate command path between a host and the device and a separate data path including a first in, first out memory between the host and the device
KR960001750B1 (en) * 1991-07-30 1996-02-05 Hitachi Ltd Scsi controller and the method for use on an information
KR940005440B1 (ko) * 1991-12-31 1994-06-18 주식회사 금성사 Scsi 규격에 따른 셀렉션 응답회로
US5371861A (en) * 1992-09-15 1994-12-06 International Business Machines Corp. Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")

Also Published As

Publication number Publication date
US5606673A (en) 1997-02-25

Similar Documents

Publication Publication Date Title
US5794072A (en) Timing method and apparatus for interleaving PIO and DMA data transfers
US5548788A (en) Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
EP0437550B1 (en) Information processing system emulation apparatus and method
US5544333A (en) System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment
JPH05265947A (ja) Scsiコントローラ
US5928348A (en) Method of processing interrupt requests and information processing apparatus using the method
KR970005742B1 (ko) 데이타 전송 제어용 인터페이스 회로
JP2677719B2 (ja) 情報処理装置
US20030182506A1 (en) Control method for data transfer control unit
JP3283928B2 (ja) ディスク制御装置
JPH05233513A (ja) データ転送制御用インタフェース回路
JP2990800B2 (ja) 割込み処理装置
JPS5999525A (ja) Dma転送制御方式
JPS61241833A (ja) 命令コ−ドアクセス制御装置
JPH0460858A (ja) 割込アドレス設定制御方式
KR100259585B1 (ko) 디엠에이 콘트롤러
JP2748056B2 (ja) ディスクコントローラ
JPH0447350A (ja) 主記憶読み出し応答制御方式
JP2560312B2 (ja) 情報処理システム
JPH07319799A (ja) マイクロ・プロセッサー装置
JPH0519181B2 (ja)
JPH10289193A (ja) メモリアクセス制御装置およびメモリアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH04149720A (ja) 磁気テープ制御装置
JPH0578864B2 (ja)
JPH09198339A (ja) バスアダプタ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981013