JPS58207144A - 通信制御装置における情報交換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔本発明の技術分野〕 本発明は、通信制御装置において中央制御装置と通信回
線アダプタとの間で情報を交換する方式概して、通信制
御装置け、ネットワーク制量プログラムを記憶した記憶
機構、及び入出力母線へ接続された入出力インターフェ
イスに関連づケラれた中央ｎｒｌ）　御装置を含む。通
信制御装置（でよって制御される端末装置は回線アダプ
タへ接続され、回線アダフリは入出力母線へ接続される
。更に、１つまたはそれ以上の中央演算処理装置が入出
力母線へ接続され、通信制御装置は、端末装置と中央演
算処理装置との間のデータ交換を保証しかつそれを管理
する仕事を有する。

〔本発明の要約〕

本発明の目的は、入出力動作の種類の数を減少させるよ
うにそれら種類を選択することができる、中央制御装置
と通信回線との間の清報交換方式を提供することである
。

本発明は、記憶機構（（関連づけられた中央制御装置を
含み、記憶機構の１部にはネットワーク制御プログラム
が記憶されている通信制御装置で使用される情報交換方
式に関する。中央制御装置は、入出力インターフェイス
を介して入出力母線へ接続される。入出力母線は、一方
でマイクロプロセンサ及び記憶機−を含む通信回線アダ
プタへ接続されるとともに、他方で、少なくとも１つの
中央演算処理装置へ接続される。中央制御装置はサイク
ル・スチール転送動作及び入出力動作によって、アダプ
タと通信する。

本発明の方式は次のようなステップを利用する。

（１）第１の出力動作によって、制御装置記憶機構の所
与のアドレスに回線ベクトル・テーブルを設定するステ
ップ。このテーブルは各通信回線ごとに第１及び第２の
アドレス位置を有する。それぞｔ］のアドレス位置は、
各通信回線の送信及び受信インターフェイスに関する制
御情報（パラメータ、／′状況）を記憶した記憶域のア
ドレスを記憶する。

（２）第２の［回線初期化スタート］出力動作によって
、選択されるべき回線アダプタのアドレス、及び出力動
作の種類を指定する第１のコードを送るステップ。（ろ
）そのアドレスを認識した回線アダプタによって肯定応
答信号を発生させ、かつ回線アダプタの中に第１のコー
ドを記憶するステップっ（４）中央制御装置（（よって
、選択された回線のインターフェイスのアドレス、及び
選択されたインターフェイスへ向けられる指令を示す第
２のコードを・送るステップ。（５）アダプタのマイク
ロプロセッサによって、選択された回線のインターフェ
イス（て対応するテーブル内のアドレスを、上記第１及
び第２のコードの関数として計算し＼サイクル・スチー
ル動作によって、これらのアドレスに含まれた情報を、
上記回線のインターフェイスへ割当てられたマイクロプ
ロセッサ記憶機構ロケーションの関連した制御ブロック
へ転送するステップ。

（６）制御装置と回線アダプタとの間で、選択されたイ
ンターフェイスへ割当てられたパラメータ域の情報を、
対応するデータとともにサイクル・スチール・モードで
交換するステップ。

更に、本発明の方式は、通常の交換モードで次のような
ステップを利用する。（１）第・乙の「回線スタート」
出力動作によって、選択されるべき回線アダプタのアド
レス、及び出力動作の種類を表わす第１のコードを、中
央制御装置から送出するステップ。（２）そのアドレス
を認識した回線アダプタから肯定応答信号を発生するス
テップ。（６）インターフェイスへ割当てられたパラメ
ータ／状況域のアドレス、及びインターフェイスに対す
る指令を含む制御ブロックを決定するため、選択された
回線アダプタによって使用される回線インターフェイス
のアドレスを表わす第２のコードを送出するステップ。

（４）上記のようにして決定された中央制御装置記憶機
構の制御ブロックに含まれるアドレスに置かれたパラメ
ータ域から、マイクロプロセッサ記憶機構のインターフ
ェイスへ割当てられたパラメータ域へ、情報をサイクル
・スチール・モードで転送するステップ。

本発明の実施例（でおいて、各アダプタは、中央制御装
置によって入出力母線へ送られたアドレスを表わすコー
ドを認識する回路を備えている。上記のコードは、１つ
または２つのアダプタを含むボード（ｂｏａｒ（１）の
位置を示す第１のフィールドと（上記ボードは２に個の
インターフェイスへ接続される。）、ボードの種類を示
す第２のフィールドを有する。

〔実施例の説明〕

第１図は本発明が利用されてよい通信制御装置のブロッ
ク図である。通信制御装置は　通信回線へ接続された端
末装置と、少なくとも１個の中央演算処理装置（ＣＰＵ
）１との間で、データの交換を制御する。ＣＰＵ１はＩ
ＢＭシステム／′５７０コンピュータであってよい。

端末装置からＣＰＵＩへ情報を転送する場合、通信制御
装置は通信回線を走査し、これら回線上のデータを多重
化し、結果のデータ・ストリームを、高速チャネルを介
して中央演算処理装置へ転送する。

中央演算処理装置から端末装置へ情報を転送する場合、
通信制御装置は、中央演算処理装置から高速チャイルを
介して、転送されるべく多重化されたデータを受取り、
データの多重化を解き、結果のデータをアドレス指定に
よって選択さ、れた端末装置へ転送する。

第１図に示されるように、通信制御装置は、例えばＩ　
ＢＭ３７０５通信制御装置のような中央制御装置（ＣＣ
Ｕ）２を含む。中央制御装置２は、異った割込レベルを
有するネットワーク制御プログラムの制御の下で動作す
るプロセッサである。

割込事象が生じると、プログラムの所与のレベルへ割込
みが生じ、事象処理コードが処理される。

中央制御装置２は、主記憶機構３及び入出力制量（ＩＯ
Ｃ）インターフェイス４を有する。

人出力（１０）母線５は、インターフェイス４に接続さ
れる。ＣＰＵ１は、チャネル・アダプタ（ＣＡ）６によ
って母線５へ接続される。

第１図に°おいて、通信回線は多数の回線ボード（ＬＡ
Ｂ−０、ＬＡＢ−３、ＬＡＢ−７）に接続される。最大
６４個の送信または受信インターフェイスが各ボードに
取付けられるので、送信及び受信インターフェイスを有
する全２重通信回線は３２本となる。

各回線ボードは、回線アダプタを含む。各回線アダプタ
は、走査プロセッサ（ｓｐ）及び回線走査装置（Ｓ）を
有する。走査プロセッサは、中央制御装置２のある種の
機能（主として、回線２上のデータ処理Ｇて関する機能
）を軽減するマイプロセッサである。回線走査装置は、
受信されまたは送信されるべきデータを記憶する記憶機
構を含む。ネットワークの構成に応じて、回線ボードは
１つまたは２つの回線アダプタを含むことができる。

第１図には、６つの回線ボード（ＬＡＢ−０、ＬＡＢ−
３、ＬＡＢ−７）が示される。ボードＬＡＢ−３は、２
つの走査プロセッサ（ＳＰｌ−３及びＳＦ３．−３）を
含むものと仮定する。他のボードのｓｐ及びＳは、それ
ぞれ５ｐ−ｏ、Ｓ−Ｏ及び５Ｐ−７、Ｓ−７と示される
。

ボードは入出力母線５へ接続される。

第２図は中央制御装置２のデータ・フローを示す。装置
２は、Ｉ　ＢＭ３７０５通信制御装置の５１個の命令、
及び後に説明する２種の追加命令より成る命令セットを
実行する回路及びデータ通路を含む。更（で、これらの
回路及びデータ通路は、記憶機構のアドレス指定、論理
及び算術データの処理、中央制御装置２へ接続された回
線アダプタの制御などを実行する。

中央側（財）装置２は局所記憶機構（ＬＳ）２０を含む
。ＬＳ２０の所与のアドレス位置には、命令を実行しか
つデータを処理するため制御プログラムによって使用さ
れろ４０個の汎用レジスタが限定される。これらのレジ
スタは、それぞれ８個のレジスタを含む５つの群に分け
られる。それぞれの群は、５つのプログラム・レベルの
１つへ割当てられる。従って、所与のレベルで走ってい
るプログラムは、レジスタの内容を保存する必要なしに
、他のレベルへの割込みを受けることかでｆ１６更に、
中央制御装置２は、制御プログラムとハードウェアとの
間つ通信に必要な情報を記憶するための外部レジスタを
含む。これらの外部レジスタは、ハードウェア及び／ま
たはプログラムに関する情報を含む。入力命令を使用す
ることによって、制御プログラムは外部レジスタの内容
を汎用レジスタにロードすることができる。制御プログ
ラムは、汎用レジスタの中でデータを処理する。

出力命令は、命令によって決定された汎用レジスタの内
容を外部レジスタに・ロードするため使用される。外部
レジスタには次のようなものがある。

（１）遅延アドレス・レジスタ（ＬＡＲ）２．１゜この
レジスタは、現在実行されている命令の前に実行された
最後の命令のアドレスを含む。このレジスタは、各命令
の実行開始時に命令アドレス・レジスタ（ＩＡＲ）２２
からロードされる。

増分器２３は、ＩＡＲを次のアドレスへ指定する値へ増
加させろ。

（２ン　　動作レジスタ（ＯＰ）２４゜このレジスタは
、実行中の命令の最初の１６ビツト（ハーフワード）を
記憶するために使用される。このレジスタは、４個の事
前動作レジスタ（ＰＯＰ）２５からロードされる。ＰＯ
Ｐ２５Ｈ１制御装置へ接続された主記憶機構から命令を
事前に取出させろ。主記憶機構の１部は、制御プログラ
ムを記憶するために予約されている。

中央制御装置２は、記憶アドレス・レジスタ（ＳＡＲ）
２７（２２ビツト及び６個のパリティ・ビットを含む）
、アドレス増分器を有する事前取出命令アドレスニレジ
スタ（ＰＦＡＲ）２８、記憶データ書込レジスタ（ＷＳ
ＤＲ）３０を含む。

演算論理装置６１は、プログラムによって制御される算
術及び論理動作を実行する。この装置は作業レジスタ（
ＷＫＲ）３２と関連している。Ｚレジスタ（ＺＲ）は母
線Ｚ上のデータを記憶する。

ＩＯＣインターフェイス４は２つのレジスタを含む、。

レジスタＤ（１６個のデータ・ビット及び２個のパリテ
ィ・ビットを含む）は、回線アダプタとの間でアドレス
、指令、及びデータを交換するため、人出カ母線と接続
される。レジスタＡは２５ビツトのレジスタである（２
２個のデータ・ビット及び６個のパリティ・ビット）。

その使用法は後に説明する。

読取専用配憶機構（ＲＯ８）３４は、制御装置によって
実行される動作を制御するために必要な制（財）ワー）
（ＣＷ）を含む。

中央制御装置２は、ＩＢＭ３７０５通信制御装置４と同
じであるから、これ以上詳細に説明しない。

ＩＢＭ３７０５通信制御ち置の命令セットへ加えられる
２個の命令は次のとおりである。

第１の命令はＲ，Ｒ（レジスタ対レジスタ）型の入出力
命令（ＩＯＨ）であって、次のような形式を有する。

０１　　　３４５　　　７８　　　　　　１５この命令
は７フイールドＲ１によって決定されたレジスタの内容
を、フィールドＲ２の内容によって決定されたチャネル
まだは回線アダプタへ（才たは、その逆方向へ）転送す
る。Ｒ１によって決定されたレジスタの内容は、レジス
タＡヘロードされる。この命令は、プログラム・レベル
１．２．６．４でのみ実行されることができる。レベル
５でそれを実行しようとする試みは、レベル１への割込
みリフエストラ生じる。もしプロセッサが所定時間内に
有効な応答を受取ることができないと、「アダプタ応答
なし」の「レベル１」割込が起る。、　Ｘ　”　５０　
”は、命令の第２バイトが１６進表示の「５０」を含む
ことを意味する。

第２の命令はＲＡ型の即値入出力命令（ＩＯＨ■）であ
って、次のような形式を有する。

（ この命令は、Ｒ１によって決定されるレジスタの内容を
外部レジスタへ（または、その逆方向へ）転送する。外
部レジスタは、第２ハーフワードの即値（Ｉフィールド
）によって決定されろ。この命令は、チャネルまたは回
線アダプタをアドレスするために使用されてよい。

中央制御装置２と回線アダプタとの間の交換は、２種類
の動作を使用する。１つはプログラムによって起動され
る動作（ＰＩＯ）であり、他の１つは回線アダプタによ
って起動される動作（ＡＩＯ）である。これらはサイク
ル・スチール・モードの情報交換に相当する。ＩＯＨ及
びｌ０ＨＩの入出力命令は、ＰＩＯ命令を実行させるこ
とができる。

入出力母線５は、２種の動作を実行するのに必要な線を
含む通常型の母線である。

テーク・ビットの交換は１８本の線を必要とする（ハー
フワードはバイトＯ：ＢＯ及びバイト１：Ｂ１へ分割さ
れ、かつバイトごとに１個のパリティ・ビットがある）
。タグ及び指令の交換は１５本の線を必要とする。

次の表は、これらの線及び関連する信号を示す。

“ス、 第３図は記憶機構３５及び局所記憶機構（ＬＳ）３６に
関連ずけられた走査プロセッサ（ｓｐ）を含む回線アダ
プタを示す。走査プロセッサの指令マイクロコードは記
憶機構３５に記憶され、局所記憶機構′５６は走査プロ
セッサの汎用レジスタ及び外部レジスタを含む。走査プ
ロセッサは走査装置へ接続される。走査装置は、送信イ
ンターフェイス（Ｔ）、受信インターフェイス（Ｒ）　
、モデムを介して端末装置と交換されるデータ及び指令
を一時的に記憶する記憶装置と論理回路とを含む。

中央制御装置２との間の交換は、２個のインターフェイ
ス・レジスタ６７及び３８を介して、後に説明するプロ
トコルによって制御される。インターフェイス・レジス
タ３７及び６８は、中央制御装置２から回線アダプタへ
の動作については入出力母線５からの情報を記憶し、回
線アダプタか−ら中央制御装置２への動作については記
憶機構３５からの情報を記憶する。

論理回路６９は、入出力母線５との間でタグ信号を送受
信する。回路３９は、適当な時点でＴＡ倍信号びＴＤ倍
信号発生して、ゲートＧ１、Ｇ２、Ｇ３、Ｇ４ｉ駆動し
、動作の種類（て応じて所望のロケーションへ情報を流
すためである。アダフリ選択信号は、後に説明する論理
回路によって発生されろ。更に、回路３９は走査プロセ
ッサによって発生される制御信号を受取る。制御信号と
しては、例えばパリティ標識信号があり、この信号は、
装置２へ送られる適当なタグ信号を発生するために使用
される。

インターフェイス・レジスタ３７及び３８の各々は、１
６個のデータ・ビット位置を有する。それらレジスタは
走査プロセッサによってアドレスされることができる。

次に前述した第１の命令ＩＯＨまたは第２の命令ｌ０Ｈ
Ｉから生じる動作について説明する。ＩＯＨまたはｌ０
ＨＩがデコードされる時、入出力制御（ｒ　ｏ　ｃ　）
　”％フタ−フェイス４（第１図）がテスｒされる。も
しそれが遊び状態にあれば、Ｒ２によって限定されたフ
ィールド（命令ｌ０）（の場合）またはＩフィールド（
命令■ＯＨＩの場合）がレジスタＤにロードされ、書込
動作の部会、Ｒ１によって限定されたフィールド（デー
タ・フィールド）がレジスタＡヘロードされる。次に動
作が開始され、ＩＯＣインターフェイス４が「使用中１
である旨の信号が出される。

ＩＯＣインターフェイス４は、工０信号及びＲ／Ｗ信号
を上昇させることによってプログラム起動型の動作（Ｐ
ＩＯ）を開始する。母線５へ接続された全ての回線アダ
プタはＩＲＲ信号を上昇させるとともｉｃ　Ｖ　Ｈ信号
を下降させねばならない。

ＩＯＣインターフェイス４はレジスタＤの内容をデータ
母線へ送る。それがＶＨ倍信号終りを認識し、かつ内部
処理時間が経過した後、ＴＡ倍信号上昇され、ゲートＧ
１がオンであれば、データ母線からレジスタろ７へ情報
が流れる。

ＴＡ倍信号受取った全てのアダプタは、どのアダプタが
アドレスされたかを決定するためアドレス・ビラトラテ
ストする。選択されたアダプタは、ＶＨ倍信号送ること
によって応答する。１０Ｃインターフエイス４がＶＨ倍
信号受取った時、それはＴＡ倍信号終了させ、データ母
線からレジスタＤの内容を除去する。ＴＡ倍信号終了を
認識した後、アダプタはＶＨ倍信号終了させる。

動作シーケンスのこの時点で、動作型式（即ち、入力動
作か出力動作か）によって、異った手順がとられる。

ＣＣＵからアダプタへの動作（出力動作）の場合、ＩＯ
Ｃインターフェイス４はＲ１によって限定されたレジス
タのデータ（ハーフワード）をデータ母線へ送り、適当
な時点にレジスタ３８に転送するようにする。内部処理
時間が経過した後・ＩＯＣインターフェイス４はＴＤ倍
信号上昇させる。アダプタは、とのＴＤ倍信号認識する
と、ＶＨ倍信号上昇させる。ＩＯＣインターフェイス４
がＶＨ倍信号認識すると、それはＴＤ、ｌ０ＸＲ／Ｗの
各信号を終了させ、データ母線からデータを除去する。

アダプタがＴＤ倍信号終りを認識すると、それはＶＨ倍
信号終了させる。

アダフリかもＣＣＵへの動作（入力動作）の場合、ＩＯ
Ｃインターフェイス４はＲ／Ｗ信号を終了させ、ＴＤ倍
信号上昇させろ。アダプタがＴＤ倍信号認識した時、そ
れゆ、レジスタ６８を介して、リクエストされたデータ
をデータ母線へ送る。

データが正しいパリティと共に送られた時、アダプタは
ｐｖ倍信号びＶＨ倍信号上昇させろ。ＶＨ倍信号認識に
続く内部処理時間の経過の後（有効パリティ線が付勢さ
れていなければ、ノクリテイが発生される。）ＩＯＣイ
ンターフェイス４はデータをレジスタＤヘロードし、Ｃ
ＣＵの論理手段（ＲＯ３３４ンはデータをＲ１で指定さ
れたレジスタヘロードする。

データがレジスタＤヘロードされた時、ＩＯＣインター
フェイス４はＴＤ倍信号終了させる。

アダプタがＴＤ倍信号終りを認識した時、それはＶＨ倍
信号びｐｖ倍信号終了させ、かつ母線からデータを除去
する。ＩＯＣインターフェイスがＶＨ倍信号終りを認識
した時、それはｒｏ倍信号終了させる。

■０信号が終了すると、前に選択されたアダプタはその
選択を解除されろ。その結果、係属中の割込リクエスト
を有するアダプタの全ては、それらのリクエストを送り
、それらのＩＲＲ信号を終了させる。割込リクエストが
継続していないアダプタは、工０信号の終了を認識した
時にＩＲＲ信号を終了させろ。

ＩＯＣインターフェイス４は、ＩＲＲ信号がもはや上昇
しておらず、かつＶＨ倍信号上昇していることを認識す
ると、ＩＯＣインターフェイス４が「使用中１である旨
の信号をリセットする。

次に、「アダプタ起動」の動作（ＡＩＯ）について説明
する。

この動作は、アダプタによってデータ転送が開始される
とともに制御され、かつ動作中にいくつかのデータが転
送され得る点で、前記の「プログラム起動」の動作（Ｐ
ＩＯ）と異なる。

アダプタは、Ｃ８Ｒ信号を上昇させることによって、Ａ
ＩＯを開始ず擾。ＩＯＣインターフェイス４は、Ｃ８Ｒ
信号を受取ると、それが「使用中１状態でなければ、入
出力制御動作を開始する。それは、［使用中４状態情報
を送信いかつ工０信号を上昇させる。全てのアダプタは
ＰＩＯの場合と同じように応答する。ＩＯ倍信号受取っ
たアダプタはＩＲＲ信号を上昇させ、前に割込リクエス
トをデータ母線上＆’ｔ４いたアダプタはそれを除去す
るとともて、ＶＨ倍信号終了させる。ＶＨ倍信号、割込
リクエストがなかった時にも終了する。

全てのアダプタがＶＨ倍信号除去したことを、ＩＯＣイ
ンターフェイス４が認識すると、それはＣ８Ｇ信号を上
昇させる。サイクル・スチール許容（Ｃ８Ｇ）線は優先
順位に従って、１つのアダプタから他のアダプタへと連
鎖されている。もし２つのアダプタが同時にサイクル・
スチール動作を要求すると、連鎖中の最初のアダプタが
Ｃ８Ｇ信号を捕捉し、連鎖のＦ方へＣ６Ｇ信号が伝播す
るのを妨害する。

もしサイクルΦスチールを要求したアダプタがＣ８Ｇ信
号を受取ると、それはサイクル・スチール制御ワード（
Ｃ８ＣＷ）をデータ母線上に置き、ｖＨ倍信号びｐｖ倍
信号上昇させる。更に、それはＣ８Ｒ信号を終了させる
。

次のＶＨ倍信号認識された後、内部処理時間が経過する
と、ＩＯＣインターフェイス４は、Ｃ３ＣＷのパリティ
を調べ、もしパリティが正しくなければ、ＨＡＬＴ信号
を送ることによってＡＩＯを終了させる。

動作シーケンスのこの時点で、ＩＯＣインターフェイス
４は、ｃｓｃｗＯ値に基いて異ったアク／コンをとる。

ＡＩＯによるデータ転送は、アダプタの制御下にある。

アダプタはｃｓｃｗを使用して、データを取出しまたは
記憶する記憶機構３のアドレスを、ＩＯＣインターフェ
イス４に知らせる。動作が１度開始されると、それは、
アダ・ブタがＩＯＣインターフェイス４へその停止を命
じるまで継続する。

ＩＯＣインターフェイス４とアダプタとの間でデータを
交換する手順は、最後の転送を除いて、ＰＩＯの場合と
同じである。

もし最後の転送が・・−フワード（２バイト）の転送で
あれば、アダプタは、ＶＨ倍信号はねくＥＯＣ信号を上
昇させる。

もし最後の転送が、ハーフワードを処理しているアダプ
タからの（または、アダプタへの）１バイト転送であれ
ば、アダプタはＭ信号及びＶＢ信号を上昇させる。

ＩＯＣインターフェイス４がＥＯＣ信号、ＶＢ信号及び
Ｍ信号を認識した時、それはＴＤ倍信号終了させる。読
取動作の場合、アダプタはＴＤ倍信号終了を認識し、デ
ータを除去し、かつＥＯＣ信号またはＶＢ信号及びＭ信
号を終了させる。

アダプタがｖＢ倍信号ＶＢ信号、ＥＯＣ信号、ＩＲＲ信
号及びＭ信号のいずれかの能動化または無能化に対し、
６０マイクロ秒内に応答しなければ、ＩＯＣインターフ
ェイス４の中で時間切れが起る。時間切れが起ると、Ｈ
ＡＬＴ信号をアダプタへ送ることによって動作の残りが
終了し、ＩＯＣインターフェイス４の検査が実行される
。

本発明に従って実行され、る中央制御装置と回線アダプ
タとの間の交換手順は、ＰＩＯの入出力動作の数が制限
される時に、最も効率的に実行される。ＩＯＣインター
フェイス４は、通常の動作中、ＩＯＨ型の１つの出力命
令及び１つの入力命令のみを使用する。出力命令の１つ
である「回線スタート」命令は、回線アダフリの走査プ
ロセッサの中で、従来のＩ　ＢＭ３７０５通信制御装置
では複数の入出力命令の７−ケンスを必要とした動作を
開始することができる。「回線識別獲得１人力命令は、
アダプタの自動選択処理を開始し、ＣＣＵのレベル２割
込みの間にサービスを要求しているインターフェイスを
識別することができる。

後に詳細に説明する３つの出力命令（［回線ベクトル・
テーブル高設定１、「回線ベクトル・低設定１、［回線
初期化スタート」）は、ネットワーク制御プログラムの
制御下で動作しているＣＣＵと回線アダプタとの間で実
行される交換手１１頁を開始するために使用される。

第４図は主記憶機構ろ及び記憶機構ろ５の区画を示す。

主記憶装、、、、置乙に存在する制御プログラムは、サ
ービスされるそれぞれの回線インターフェイス（送信イ
ンターフェイス及び受信インターフェイス）について固
定長の記憶位置フィールド割当てなければならない。こ
のフィールドはパラメータ／状況域（４０−Ｔ及び４０
−Ｒ）と呼ばれ、ＣＣＵと回線アダプタに含唸れる走査
プロセッサとの間で指令情報及び状況情報を転送するた
めに使用されろ。これらの情報は、回線を管理する走査
プロセッサの制御の下で、１６バイト以下のブロックと
してサイクル・スチール・モードで転送される。パラメ
ータ／状況域（４０−Ｔ、４０−Ｒ）ｉｄ、１６バイト
のパラメータ域と１２バイトの状況域とを含む。

パラメータ域は、指令の実行に必要なノミラメータを走
査プロセッサへ転送するために使用されろ。

情況域は、動作の終了を決定する状況情報を中央制御装
置（ＣＣＵ２）へ転送するために使用される。走査プロ
セッサが「回線スタート」命令を受取ると、それはパラ
メータ域から情報をサイクル・スチールし、指令を実行
し、状況情報をサイクル・スチール・モードで状況域へ
送り、割込リクエストをＣＣＵへ与える。

それぞれのパラメータ／状況域は、交換されるべきデー
タが記憶されている連鎖記憶域（４１−Ｔ，４１−Ｒ）
に関連ずけられている。第４図において、添字Ｔは送信
インターフェイスを意味し、添字Ｒは受信インターフェ
イスを意味する。

初期イヒ動作に必要な入出力動作を次て説明する。

第４図には、主記憶機構ろに回線ベクトル・テーブル（
ＬＮＶＴ）４２が存在することを示す。

このテーブルは、回線インターフェイスのアドレスのみ
が知られている時に、その回線インターフェイスに関連
した制御情報の位置を決定するため、ネットワーク制御
プログラムによって使用される。

テーブルにある各々の項目（４２−１、４２−ｎなど）
は１つの回線インターフェイスのみに関連し、回線イン
ターフェイスに関連したノくラメータ／状況域の完全な
アドレス・ワード（４バイト）を含む。

ＬＮＶＴは主記憶装置６のどこに置かれてもよい．。そ
れは、走査プロセッサごとにＬ　Ｎ　Ｖ　Ｔ　ｆ設定す
る出力命令を実行することによって限定されろ。後述す
るように、この出力命令のＲ１及びＲ２フイールドで指
定されたレジスタの内容は、ＬＮＶＴのアドレスを走査
プロセッサへ転送するために使用される。

ＬＮＶＴを設定する命令は、ＬＮＶＴを置換する必要が
ある時、各走査プロセッサのために実行される。パラメ
ータ／状況域のアドレス・ワード（４パイトンは、次の
ような構成を有する。

ＬＮＶＴを設定する出力命令の中の「回線ベクトル・テ
ーブル高設定」命令は、バイトＸを設定するために使用
され、「回線ベクトル・テーブル低設定１命令は、バイ
ト０及びバイト１を設定するために使用されろ。それぞ
れのバイトの内容は後に説明するー 走査プロセッサによるプログラム・ロードの後に、これ
らの命令が実行されなければ、ＬＮＶＴの「省略時」位
置はＸ　”　８８０　”と仮定される。

中央制御装置２が最大２５６本の全２重回練合管理する
場合、ＬＮＶＴは５１２個のアドレス・ワードを含む。

［回線初期化スタートＪ（ＳＬＩ）命令は、パラメータ
／状況域の新しいアドレスを走査プロセッサへ与えるた
め、制御プログラムがダイナミックに新しいパラメータ
／状況域へアクセスする度に使用される。その場合、新
しいアドレスがＬＮＶＴに置かれ、ＳＬＩ命令が実行さ
れる。制御プログラムは、回線インターフェイスのアド
レス及び指令を、そのインターフェイスを管理している
走査プロセッサへ転送するため、ＳＬＩ命令を使用する
。走査プロセッサは、回線インターフェイスのアドレス
を使用して、パラメータ／状況域の新しいアドレスを含
むＬＮＶＴのロケーションを計算し、そのロケーション
・アドレスをサイクル・スチールによってＬＮＶＴから
転送し、後続する［回線スタートｊ　（ｓｕ・・）命令
のためにインターフェイス制御ブロック（ＩＣＢ）（４
５−Ｔ、４５−Ｒ）の中に保存する。ＳＬＩ命令の残り
の処理は、後に説明するＳＬ命令の場合と同じである。

回線アダプタの中では、走査プロセッサは記憶機構６５
を関連ずけられている。記憶機構３５の記憶位置は、記
憶機構６の場合と同じように各回線インターフェイスへ
割当てられている。第４図に示されるように、データ・
バッファ域（４４−Ｔ、４４−Ｒ）及びインターフェイ
ス制御ブロック（４５−Ｔ、４５Ｒ）に関連ずけられた
パラメータ／状況域（４５−Ｔ、４ろ−Ｒ）が、香回線
インターフェイスに割当てられている。

「回線スタート１命令が実行される時、走査プロセッサ
の指令を実行するのに必要なパラメータは、パラメータ
／状況域（４０−Ｔ、４Ｏ−Ｒ）を介して走査プロセッ
サへ送られる。主記憶機構乙に存在する制御プログラム
は、回線インターフェイスの種類及び転送の種類（プロ
トコル及び交換方向）に基いて決定されろパラメータを
準備し、ＳＬ命令またはＳＬＩ命令を実行することによ
って、走査プロセッサにおける処理を開始する。ＳＬ命
令及びＳＬＩの命令は、回縁インターフェイスのアドレ
ス及び指令を走査プロセッサへ与える。−８Ｌ命令の場
合、走査プロセッサは上記アドレスを使用して、適当な
Ｉ　ＣＢ　（４５−Ｔ、４５−Ｒ）を決定する。

ＩＣＢから引出されたパラメータ／状況域のアドレスは
、パラメータ／状況域（４０−Ｔ、４０−−Ｒ）からパ
ラメータ／状況域（１−Ｔ、４３−Ｒ）へサイクル・ス
チールによってパラメータを転送するために使用される
。次いで、指令内容に応じて、指令の実行が進行する。

「回線識別獲得１命令は、回線インターフェイス上で動
作が正常に終了したか、エラーが検出されたため、制御
プログラムが終了条件を知る必要がある時に使用される
。回線インターフェイスを管理している走査プロセッサ
は、記憶機構６５のパラメータ／状況域（４３，−Ｔ、
４３−Ｒ）から主記憶機構６のパラメータ／状況域（４
０−Ｔ、４Ｏ−Ｒ）へ、終了にともなう状況情報をサイ
クル・スチール・モードで転送し、かつ所与のレベル（
例えばレベル２）における割込みを開始させる。ＣＣＵ
２におけるレベル２の割込サービス・ルーチンは、走査
プロセッサに対して［回線識別獲得］命令を出さなけれ
ばならない。アダプタに自動選択ハードウェアが設けら
れていれば、前に割込リクエストを与えたアダプタは、
その割込リクエストに関連した識別情報を送ることがで
きる。

この識別情報によって、ＬＮＶＴを介して回線インター
フェイスへ割当てられたパラメータ／状況域のアドレス
が発見され、動作の終了に対応した状況を分析するため
ＬＮＶＴがアドレスされる。

ＩＯＨ及びｌ０ＨＩの入出力命令の場合、Ｒ１及びＲ２
によって指定されたレジスタ、または即値フィールド（
■フィールド）に置かれた情報は、次のような形式を有
する。

Ｒ１の内容 Ｒ２またはＩフィールドの内容 ５ＥＬＥＣＴ７−イールド及びＬＡＤアドレスは、回線
アダプタのアドレス・フィールドとして使用される。動
作コードのフィールドは、前述した入出力動作の１つを
指定する。

ｌ１０＝０であれば出力動作（ＣＣＵ→アダプタ）であ
り、ｌ１０＝１であれば入力動作（アダプタ→ＣＣＵ）
である。２個のｘｘビットは意味を有せず、他の環境の
下で使用される予約ビットである。

種々の入出力命令に対するＲ１及びＲ２の内容は、次の
ように限定され・る。

［回線ベクトル・テーブル高設定１命令の場合１ Ｒ２′１・ （ 「回線ベクトル・テーブル低設定」命令の場合１ ２ ［回線ベクトル・テーブル高設定１及び［回線ベクトル
・テーブル低設定］の各命令は、ＬＮＶＴのアドレス標
識またはアドレス・ポインタであるバイトＸ１バイト０
、バイト１を変更するために使用される。

「回線初期化スター）ｊ　（ＳＬＩ　）命令の場合１ ！ ２ ＳＰ　ＩＡフィールドは回線インターフェイスのアドレ
スである。この命令は、前に工ＯＨ出力動作（ＣＣＵ→
アダプタ）について定義された手順に従って実行される
。

レジスタＲ２の内容は、ＴＡ倍信号生じた時、入出力母
線及びレジスタＤを介してアダプタのレジスタ３７に記
憶される。走査プロセッサは５ＥＬＥＣＴフイールド及
びＬＡＤフィールドのビットを照合し、正しい回線アダ
プタであれば、ＶＨ倍信号発生する。

次（τ、ＴＤ倍信号発生した時、Ｒ１の内容が選択され
た回線アダプタへ転送され、それによって走査プロセッ
サはパラメータ／状況域のロケーションを決定すること
ができる。

ＬＮＶ’Ｔにある３２個の項目（回線インターフェイス
ごとに１つの項目）は、レジスタＲ２のバイトＯにある
５ＥＬＥＣＴフイールド及びＬＡＤフィールドによって
アドレスされてよい走査プロセッサに対応する。走査プ
ロセッサがその項目のアドレスを計算した時、それはＲ
１のバイト１に４を加え（回線インターフェイスごとに
４バイトがあるから）、レジスタＲ１のバイト１にある
Ｓ゛ＰＩＡＰＩＡフイールドたロケーションを発見する
。

走査プロセッサは、前に計算されたＬＮＶＴ４２のロケ
ーションにある２個のフル・ワードを回線へ割当てられ
たＩＣＢ（４５−Ｔ、４５−Ｒ）へ転送するため、前に
説明した手順に従って、サイクル・スチール動作を開始
する。これら２個のフル・ワードは、回線に関連したパ
ラメータ／状況域のポインタを形成する。１つのフル・
ワードは転送インターフェイスに関連し、他のフル・ワ
ードは受信インターフェイスに関連している。

もし回線が半２重であれば、１つのフル・ワードのみが
送受信動作のために使用される。

このようにして、考慮されている回線インターフェイス
に対するパラメータ／状況域（４０−Ｔ。

４Ｏ−Ｒ）のアドレスがＩＣＢ（４５−Ｔ、４５−Ｒ）
に保存され、そのアドレスは回線インターフェイスへ割
当てられたパラメータ／状況域（４３−Ｔ、４３−Ｒ）
へ、パラノー９夕域をサイクル・スチール・モードで転
送するために使用される。

次いで、Ｒ１のバイト０で定義された指令が実行されろ
。

「回線スタートＪ　（ＳＬ）命令の場合１ ２ この命令は回線上で動作を開始するために使用される。

パラメータ／状況域のロケーションは・前に実行された
「回線初期化スターＮ　（ＳＬＩ）命令によって既に決
定されている。

：：、、・、、。

Ｒ１のバイト１におけるｌ−０［１０５ＰＩＡＪは、パ
ラメータ／状況域のポインタを含むインターフェイス制
御ブロック（ＩＣＢ）を決定するため、アドレスされた
走査プロセッサによって使用される。

このポインタを使用することによって、アドレスされた
走査プロセッサは、主記憶機構乙のパラメータ域をサイ
クル・スチール・モードで記憶機構３５へ転送し、次い
で指令を実行する。

［回線識別獲得ｌ命令の場合 この命令はｌｏ）（Ｉ形である。

１ この命令は、レベル２０割込みがサービスされる時、走
査プロセッサへ送られる。走査プロセッサの選択機構は
、この命令が最も緊急なサービス・リクエストを有する
走査プロセッサによって受取られることを確実にする。

受取った走査プロセッサは、回線インターフェイスを指
定する設定モードのパラメータ域に含まれる情報を与え
ることによって応答する。レベル２０割込みは、設定モ
ードの動作が実行される前にのみサービスされることが
できる。

アドレス・ピントの発生は、第５図を参照して説明する
。

入出力母線５−、／）上のアドレスは、各走査プロセッ
サへ割当てられる。前に言及したように、このアドレス
は走査プロセッサまたはその特定のインターフェイスへ
向けられた入出力動作の各々で使用される。更に、各走
査プロセッサは、［回線識別獲得］命令と共に使用され
る一般的アドレスに応答しなければならない。プログラ
ム上の見地から、実施例では、５１２個のインターフェ
イスをアドレスすることができるものとする。これらの
インターフェイスは１６個の走査プロセッサへ接続され
ている。各走査プロセッサは６２個のインターフェイス
を管理する。１つの走査プロセッサへ割当てられた記憶
域は同じ大きさであり、他の走査プロセッサによって使
用されることはできない。それは、走査プロセッサによ
って管理されろインターフェイスが使用されない場合で
もそうである。

インターフェイス・アドレスは、次のような形式を有す
る９ビツト・アドレスである。

口　　　１２３４５６７８ ＳＰＡフィールドは４ビツトであり、１６個の走査プロ
セッサの中の１つを指定する。５ＰＩＡフイールドは５
ビツトであり、ＳＰＡによって指定された走査プロセッ
サへ接続された特定のインターフェイスを指定する。

ＳＰＡフィールドは入出力母線上で直接に使用されるこ
とはできない。それは、５ＥＬＥＣＴフイールド及びＬ
ＡＤフィールドを発生するために使用される。ＳＰＡフ
ィールドの最初の６ビツトは入出力命令のＬＡＤフィー
ルドを表わす。ＬＡＤフィールドは回線ボード（ＬＡＢ
）のアドレスを含む。

ＳＡＰフィールドのビットろは５ＥＬＥＣＴフイールド
のビット２及び６を決定する。Ｓ　ＥＬＥＣＴフィール
ドのビット２はＳＰＡフィールドのビット３に等しくセ
ットされ、５ＥＬＥＣＴフイールドのビット６はＳＰＡ
フィールドのビット乙の補数と等しくセットされる。５
ＥＬＥＣＴフイールドのビットＤ、１．４は次のように
リセットされる。

ＳＰ　　　　ＳＰＡ　　　　５ＥＬＥＣＴ　　　　ＬＡ
Ｄ１２３４ ０　　　００００　　　００［）１０　　　０ＤＤ１　
　　０［１０１００１０００００ ２００１００００１０００１ ３００１１０［１１００００１ ４０１０００００１００１０ ５０１σ１：１　　００１００　　０１０６　　　０１
１０　　　　Ｄ［１０１００１１７０１１１ＤＤｌ［Ｉ
Ｄ　　　　０１１ｓ　　　　１ｏｏｏ　　　　ｏｏｏｉ
ｏ　　　　ｉｏ。

９　　　１００１　　　００１００　　　１００１０　
　　　　１０１０　　　　　０００１０　　　　　１０
１１１　　　　　１０１１　　　　　００１００　　　
　　１０１１２　　　　　１１００　　　　　０００１
０　　　　　１１０１３　　　　　１１０Ｉ　　　　　
　００１００　　　　　１１０１４　　　　　１１１０
　　　　　０００１０　　　　　１１１１５　　　　　
１１１１　　　　　００１［］０　　　　　１１１ここ
でｓ−ｐは走査プロセッサを示す。

回線インターフェイスのアドレス指定は、必スしも物理
的な回線接続を反映する必要はない。なぜならば、各走
査プロセッサは６４個のインターフェイスへ接続される
ことができ、回線ボードは１個または２個の走査プロセ
ッサを有することができるが、ただ６４個のインターフ
ェイスへ接続されることができるにすぎないからである
。

回線インターフェイスのアドレス指定は回線ボードの構
成と無関係である。ＣＣＵの主記憶装置に存在するネッ
トワーク制御プログラムの見地からは、各回線ボードは
、最大６２個のインターフェイスを有する２個の走査プ
ロセッサを含むものと仮定される。

走査プロセッサ及びその回路を制御するマイクロコード
は、上記のアドレス構成を考慮して、インターフェイス
・アドレスと実際のネットワーク構成との間の関係を設
定する。

第５図は、インターフェイス・アドレスがＯから５１１
までの範囲に設定される時、制、御プログラムがどのよ
うにしてｌｏ）Ｉ命令のＬＡＤフィールド、５ＥＬＥＣ
Ｔフイールド、インターフェイス・アドレスを設定する
かを示す。

ＬＤ、Ｌｌ、Ｌ２は回線ボード・アドレスのビットを示
す。これらはＬＡＤフィールドとなる。

ＳのＯまた（は１は、それぞれ回線ボード上の第１また
は第２の走査プロセッサを表わす。

全ての走査プロセッサによる動作を必要とする入出力命
令は、ビット２及びろを１ヘセツトし、かつＬＡＤフィ
ールドをゼロヘセットする。入出力母線上の他のアダプ
タの選択を防止するため、ビット０．１．４はリセット
される。

ネットワーク制御プログラムに応じて、種々の指令が設
けられている。ネットワーク制御プログラムは、例えば
ＮＣＰまたはＥＰであってよい。

ＮＣＰは、ｒ　８Ｍ３７０５制価装置で使用さねるよう
な固有のプログラムであり、ＥＰは、他の制御装置の制
御プログラムに対するエミュレータである。

通常の主たる指令は［モード設定１指令、「能動化１指
令、［無能化１指令である。種々のＮＣＰまたはＥＰに
基く特殊の指令によって、種々の伝送プロトコルの下で
、データ及び制御情報の送受信動作を実行させろことが
できろ。

制御部の態様によって、パラメータ／状況域のレイアウ
トは異なる。しかし、いくつかの指令に共通なフィール
ドは、同じバイト位置を占める。

「モード設定１指令は、回線インターフェイスを個性化
するために使用される。この指令は最初に送信されねば
ならない。もし他の指令が走査プロセッサによって受取
られ、「モード設定４指令１゜ が実行されていなければ、上記の他の指令は拒絶される
。即ち、レベル１の割込リクエストが出される− 例として、［モード設定１指令と共に使用されるパラメ
ータ域及び状況域の内容を次に示す。

状況域 パラメータ域のカウント・フィールド（１バイト）は、
パラメータ域に関連したデータ域へ転送されるべきデー
タ・キャラクタの数を決定する。

状況域はＳＣＦフィールド（１バイト）から始まる。Ｓ
ＣＦフィールドは動作の実行態様を示す情報を含む。

Ｘ”０１“はモード設定指令であることを示す。

ＬＣＳフィールド（１バイト）は、サービスされる回線
についての通信状況情報を含む。それは、次のように２
種類の情報（開始状況及び終了状況）を含む。

＝２７； 開始状況及び終了状況は３種の情報を含む。それらは（
１）開始状況回線ＢＳＣ（２進デ一タ同期通信）ＮＣＰ
（受信専用）　、’（２）特殊状況（任意の回線プロト
コル、（３）回路に帰因するエラー（任意の回線プロト
コル）である。

開始状況 ビット　　０１２ ０００　制御モード：受信テキストなし００１　　テキ
スト・モード ０１０　透明テキスト・モード １００　４？殊状況 １１０　内部エラー １１１　回路に帰因するエラー 設定モードにおけるＳＣＦフィールド及びＬＣＳフィー
ルドは次のような意味を有する。

ＳＣＦ　　　　　　　　　　ＬＣ８ ｏｉｏｏｏｉｏｏ　　　ｏｏｏｏｏｏｏｏ　　設定モー
ド完了ＮＣＰ及びＥＰ ００００００００　　１１ｃ＋１ｏｏ１ｏ　　指令拒絶
ｔ’ 終了状況 内部エラーの場合、ＬＣ８のビット３．４．５．６（終
了状況）は次のような意味を有する。

ビット　６４５６ ００００　サイクル・スチール動作のエラー０００１　
走査装置インターフェイス・エラー０Ｏ１０走査プロセ
ッサ・インターフェイス・エラー ００１１　走査装置応答なし ０１０Ｄ　走査装置内部エラー ０１０１　指令拒絶 入力モデム及び出力モデムの各フィールドは、受信及び
送信インターフェイスに関連した制御ワイヤ上の信号を
表わす。これらのインターフェイスは、端末装置を通信
回線へ接続するモデムに対して入出力インターフェイス
を形成する。

モード設定データは次のような情報を含む。

１、　伝送プロトコル及びリンク制御手順に関する情報 ２、ＣＣＵにおいてデータを含む記憶域に関する情報 ３　アドレス検査情報 ４　タイミング情報 「モード設定］、指令は、２つのインターフェイスの中
の１つのみへ向けられる。なぜならば、同じ回線に属す
る２つのインターフェイスは、同一の伝送モードに対応
しているからである。実施例において、それは送信イン
ターフェイスへ送られる。もしそれが間違って他のイン
ターフェイスへ送られた場合、それは拒絶される。

「モード設定１指令は、回線上のプロトコル及び伝送モ
ードが何であれ、全ての回線を特性化するため、「回線
初期化スタート」出力命令または［回線スタート１出力
命令によって連続的に送られる。

これらの命令は、制御装置に回線ネットワークが接続さ
れている時シて実行される。「モード設定１指令は、既
に設置されたネットワーク中の回線が、異ったモードで
動作する他の回線によって置換される度に実行されねば
ならない。

次に掲げる表は、設定モードで伝送されるデータのリス
トである。

いくつかのフィールドの意味は次のとおりである。

伝送） ＳＤＬＣモードにおいて１、このピントがセットされて
おり、回線ターンアラウンド修飾ビットがリセットされ
ている時（半２重伝送では、回線は送信から受信へ切換
えられる）、５ＤＬＣ送信指令の実行中、フラグがフレ
ームの後で送られる。

もしこのビットがリセットされていれば、１６進ＯＦＦ
が送信されろ。

’　　５ＤＬＣ回線のための１次局とは、走査プロセッ
サが回線上の１次局であることを意味する。もしこのビ
ットがリセットされていれば、走査プロセッサは２次局
である。

バイト４、ビット４−７（ＮＣＰ／ＥＰバッファ接頭サ
イズ） これらのビットは、ＣＣＵの中でデータを記憶するため
に予約されたバッファ域の接頭フィールドの大きさを限
定する。この接頭フィールドは次のような情報を含む。

（１）連鎖中の次のバッファ域の標識、（２）データ開
始点（でおける相対的変位、（ロ）データ・カウント。

ＢＳＣ，５ＤＬＣ，Ｓ／Ｓ、ＲＴＳ、ＮＲＺＩ、ＩＴＢ
、ＥＩＢなどの略語は、種々の伝送プロトコルで使用さ
れる標準略語である。

走査プロセッサによる［モード設定１指令の処理は、次
のステップを含む。

１　主記憶機構乙におけるパラメータ／状況域（４０−
Ｔ、４Ｏ−Ｒ）（第４図）から記憶機構３５におけるパ
ラメータ／状況域（４３−Ｔ、４ｓ−Ｒ）（第４図）へ
、インターフェイスに関連したパラメータを転送するこ
と。

２　インターフェイス制御ブロック（４５−Ｔ、４５−
Ｒ）（第４図）に、インターフェイスの識別情報を保存
すること。

ろ　ＣｅＯ２（第１図）からモニド設定データを・獲得
すること。

４　インターフェイスへ割当てられた回線情報記憶域４
６（第４図）へデータを保存すること。

５　回線情報記憶域４６から走査装置（第ろ図、第１図
）へパラメータを転送すること。

６　状況情報を設定し、それを回線情報記憶域の状況域
へ転送すること。

７　レベル２の割込リクエストを送信すること。

ネットワークが１度個性化されると、端末装置と中央演
算処理装置との間のメツセージ伝送動作は、「能動１指
令、「送信１指令、「受信１指令、「無能化１指令など
を使用して実行される。これらの指令は回線イ・ソトワ
−りで使用される通常の指令である。

第６図はアドレス・デコード回路を示す。

ＴＡ倍信号発生された時、前に説明した手順に従ってＩ
ＯＨ指令を実行するため、Ｒ２によって限定されたレジ
スタの内容が、ＩＯＣインターフェイス４（第１図）に
よって入出力母線５へ送出され、全ての走査プロセッサ
のレジスタ６７へ入れられる。

アドレス情報は、走査プロセッサを含む回線ボード（Ｌ
ＡＢ）カードの上に配線されている。スイッチを含むＬ
ＡＢアドレス回路５１は、その６つの出力上に、回線ボ
ードの配線されたアドレスを与える。ＬＡＢ型式表示回
路５２は１１次のような回報ボードの型式ビットを与え
る。

１個のプロセッサ／回線ボード　１００２個のプロセッ
サ／回線ボード　００１インターフエイス　０−５１（
１６回線）ｉＯ インターフェイス３２−６３（１６回線）例えば、第１
図の回線ボード（ＬＡＢ−６）の場合、走査プロセッサ
（、、Ｓ　Ｐ　ｉ　−３）を有する第１のカードと、走
査プロ卆ソサ（ＳＦ３−６）を有する第２のカードは、
それぞれ００１及び０１０と配線された型式ビットを有
する。これらの型式ビットは、それぞれのカードの回路
５２から与えられる。

比較器５６は、回路５１によって与えられた■７ＡＢア
ドレスと、レジスタ３７にあろＬＡＤフィールドとを比
較し、それらが等しければ高レベル信号を出力線５４に
与える。

ＡＮＤ回路５５は、その入力に５ＥＬＥＣＴフイールド
のビットＳ及び百を受取り、［回線識別獲得ｌ命令が実
行さ才ｃる時にのみ、高レベル出力信号を発生する。な
ぜならば、その時ビットＳ及びＳは１にセットされてい
るからである。

デコーダ５６は動作コードを受取り、［回線識別獲得１
命令の動作コードであることを認識すると（即ち、全て
のアダプタが選択される場谷）、高レベル出力信号を発
生する。

ＡＮＤ回路５８及び５９、ＯＲ回路６６より成る論理回
路は、ビットＳ及び百が回路５２によって与えられろ型
式ビットに対応する時、ＯＲ回路６ろの出力に高レベル
信号を発生する。

例えば、回路５２から出力される型式ビットがＯＯｌで
ある時（これは、２個の走査プロセッサを有する回線ボ
ードであることを意味する）、ビットＳ及びＳがそれぞ
れＯ及び１であれば、ＡＮＤ回路５９はインバータ６１
からビット１を受取り、ＯＲ回路６３ヘレベル１の信号
を与える。

回路５２から与えられる型式ビットが０１０である場合
、ビットＳ百が１０であれば、ＡＮＤ回路５８はレベル
１の信号を与える。

型式ビットが１００である場合（これは、回線ボードが
１個の走査プロセッサを有することを意味する）、ＯＲ
回路６３が直接にゲートされろ。

ＯＲ回路６６の出力は、比較器からの出力、インバータ
６９によって反転されたデコーダ５６の出力、及びＴＡ
倍信号共にＡＮＤ回路６４へ印加されろ。従って、Ａ　
Ｎ　Ｄ回路６４は、ＴＡ倍信号発生された時にＬＡＢア
ドレスが認識され、かつ動作が［回線識別獲得１命令に
よるものでない場合に、レベル１の信号を与える。それ
によって、通常のアドレス認識信号が発生される。

Ａ　Ｎ　Ｄ回路６５はＡＮＤ回路５５の出力、デコ−ダ
５６の出力、ＴＡ倍信号受取って、選択信号を発生する
。従って、アダプタは・前述した手順に従って、インタ
ーフェイス識別情報を送ることができる。

ＡＮＤ回路６４及び６５の出力はＯＲ回路６６へ印加さ
れる。ＯＲ回路６６はスイッチ６７へ接続されており、
スイッチ６７はアダプタ選択信号を与える。

【図面の簡単な説明】

第１図は本発明が使用されてよい通信制御装置のブロッ
ク図、第２図は中央制御装置（ＣＣＵ）のデータ・フロ
ーを示す図、第３図は回線ボード（回線アダプタ）（お
ける走査プロセッサと走査装置の接続関係、及びそれら
と入出力母線との接続関係を示す図、第４図はＣＣＵの
主記憶機構と、回線アダプタの記憶機構との記憶域区画
を示す図、第５図はアドレス・フィールドの設定機構を
示す図、第６図はアドレス認識回路を示す図である。 １・・・・中央演算処理装置（ＣＰＵ）、２・・・・中
央制御装置（ＣＣＵ）、３・・・・主記憶機構、４・・
・・入出力制御（ＩＯＣ）インターフェイス、５・・・
・入出力母線、６・・・・チャネル・アダプタ（ＣＡ）
、ＬＡＢ−Ｄ、ＬＡＢ−１、ＬＡＢ−７・・・・回線ボ
ード、５Ｐ−０，８ＰＩ−３，５Ｐ２−３．５Ｐ−７・
・・・走査プロセッサ、５−ＯｌＳｌ−６，５２−５、
Ｓ−７・・・・回線走査装置、４０−Ｔ、４０−Ｒ・・
・・パラメータ／状況域、４１−Ｔ、４１−Ｒ・・・・
連鎖記憶域、３５・・・・記憶機構、４２−１．４２−
２．４２−ｎ・・・・項目、４２・・・・回線ベクトル
・テーブル（ＬＮＶＴ）、４３−Ｔ、４３−Ｒ・・・・
パラメータ／状況域、４４−Ｔ、４４−Ｒ・・・・デー
タ・バッファ域、４５−Ｔ、４５−Ｒ・・・・インター
フェイス制御フロック（ＩＣＢ）、４６・・・・回線情
報記憶域。 出願人　　インター、すンヨカル・ビジネス・マシーン
ズ・コーボレー・ンヨン手　　続　　補　　正　　書（
方式） 昭和５８年７月ｚ日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５８年　特許願　第　４８０６６　　号２、発明の
名称 通信制御装置における情報交換方式 ３、補正をする者 事件との関係　　特許出願人 住　所　アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住　所　郵便番号　１０６ 東京都港区六本木−丁目４番３４号 第２１森ビル 日本アイ・ビー・エム株式会社内 ５、補正命令の日付 昭和５８年６月２８日 ６　袖ＩＦの対象 明細大全文 ２　補市の内容 本願明細書を別紙全文訂正明細書の如くに補市する。 明　　　　細　　　　書 １発明の名称　　通信制御装置ＶＣ！？ける情報交換方
式 ２特許請求の範囲 ネットワーク制御プログラム全記憶した第１の記憶機構
と、該第１記憶機構に接続された中央制御装置と、入出
力母線と、上記中央制御装置及び上記入出力ｆｆｉ線の
間を接続する手段と、上記入出力母線に接続されかつそ
れがマイクロプロセッサ及び第２の記憶機構？含む複数
の通信回線アダプタと、上記入出力母線に接続され刀・
つサイクル・スチール転送動作及び入出力動作てよって
上記通信回線アダプタと通信する中央演算処理装置とを
具備する通信制御装置て２いて、上記中央制御装置と上
記通信回線アダプタとの間で情報を交換する方式であっ
て、上記通信回線アダプタに接続さｎ　ｆｃ、Ｑ数の通
信回線の送信インターフェイス及び受信インターフェイ
スに関する制御情＠金記憶するため上記第１記憶機構に
確保された第１の記憶領域のアドレスを含むテーブルを
、第１の出力動作によって上記第１記１窟機構の甲に膜
定する段階と、選択されるべき通信回線アダプタのアド
レス及び出力動作の棟＠を指定する第１のコードを、第
２の出力動作によって上記中央副１埋装置７５）ら−上
記通信回線アダプタへ送る段階と、上記アドレスを認識
しｆｃ通信回線アダプタから上記中央制御装置ヘク足応
答信号（ｉ−込るとともに該通信回線ブタ。 ブタの中に上記第１のコード全記憶する段階と、選択さ
れろ送信インターフェイスまたは受信インターフェイス
のアドレス及びこｎらインターフェイスに関連した指令
を指定する第２のコードを、上記中火制御装置直から上
記、！信（ロ）線アダプタへ送る段階と、選択された送
信インターフェイスまたは受信インターフェイスに刈応
丁石上記テーブル甲のアドレスを、上記第１及び第２の
コード４で暴キ上記マイクロｉロセツサに工りぎ↑界さ
せるとともに、計算されたアドレスて工って指定ざｎた
上記第１韻、意懺襦のロケーションに含まｎる１青報を
、上記選択された送信インターフェイスまたは受信イン
ターフェースに割当てられた上記第２記憶機構のロケー
ションに関連した＄２の記憶領域へサイクル・スチール
・モードで転送する段階と、選択された送信インターフ
ェイスまたは受信インターフェイスに関連した制御情報
及び対応するデータを、上記中央仙＃装置と上記通信回
線アダプタとの間でサイクル・スチール・モードで交換
する段階とを含む情報交換方式。 ろ０発明の詳細な説明 〔本発明の孜術分野〕 本発明は、通信制御装置に２いて中央制御装置と通信回
線アダプタとの闇で情報を交換する方式慨して、通信制
御装置は、ネットワーク制御プログラムを記憶した記憶
機構、及び入出力母線へ接続さｎた入出力インターフェ
イスに関連づけられた中央制御装置を含む。］！！！信
制御装置によって制御されろ端末装置は回線アダプタへ
接続され、回線アダプタは入出力母線へ接続さ几る。更
に、１つまたはそれ以上の中央演算処理装置が入出力母
線へ接続さｎ、７倍制御装置・グ、端末装置と中央演！
！、処理装置との間のデータ交換を保証しかつそｎを管
埋する仕事を有する。 〔本発明の要約〕 本発明の目的は、入出力動作の種類の数を減少させるよ
うにそれら＄ｉ類を選択することができる、中央制御装
置と通信回線との間の情報交換方式を提供することであ
る。 本発明は、記憶機構に関連つげらｎた中央制御装置全含
み、記憶機構の１都Ｋｉｄ不ントワーク制榊プログラム
が記憶されている辿１百制＃裟直でイ史用される情報交
換方式に関する。中火制御装置は、入出力インターフェ
イスを介して入出力母線へ接続される。入出力母線は、
一方でマイクロノロセッサ及び記憶機構を言む１出惜回
緋アダプタへ接続さｎるとともに、他方で、少なくとも
１つの中央演算処理装置へ接続される。中央制御装置に
サイクル・スチール転送動作及び入出力動作ＶＣよって
、アダプタと通信する。 本発明の方式ぼ次のようなステップ全利用する。 （１）第１の出力動作によって、仙１抑装置記憶機構の
所与のアドレスに回線ベクトル・テーブルを設定するス
テップ。このテーブルは谷、４信回線ごとに第１及び第
２のアドレス位置金有する。ぞ几ぞれのアドレス装置け
、各通信回線の送信及び受信インターフェイスに関する
制御情報（パラメータ／状況）金記臆した記憶域のアド
レスを記憶する。 （２）第２の［回線初期化スタート］出力動作によって
、選択されるべき回線アダプタのアドレス、及び出力動
作の種類を指定する第１のコードを送るステップ。（３
）そのアドレスを認識した回線アダプタによって肯定応
答信号を発生させ、かつ回線アダプタの中に第１のコー
ドを記憶するステップ。 （４）中央制御装置によって、選択された回線のインタ
ーフェイスのアドレス、及び選択さｎたインターフェイ
スへ向けられる指令を示す第２のコードを送るステップ
。（５）アダプタのマイクロプロセッサによって、選択
さ７′１．た回線のインターフェイスに対応−するテー
ブル内のアドレスを、上記第１及び第２のコードの関数
として計算し、サイクル・スチール動作によって、こｎ
らのアドレスに含まれた’１ｉｒ報を、上記回線のイン
ターフェイスへ基１１当てられたマイクロプロセッサ６
己１意磯惧ロケーションの関連した制御ブロックー＼伝
送するステップつ（６）市＋＋ｍ装置と回置アダプタと
の間で、選択さ枕たインターフェイスへ割当てられたノ
くラメータ域の情報を、刈応するデータとともにサイク
ル・スチール・モードで交換するステップ。 更に、不発明の方式は、通常の交換モードで仄の裏うな
ステップを利用する。１１）第３の「回線スタート］出
力動作（（よって、選択さチＬるべさ回線アダプタのア
ドレス、及び出力動作の種＠を表わす第１のコードを、
中央制御装置から送出するステップ。（２）そのアドレ
スを認識した回線ブタ′ブタから肯定応答信号を発生す
るステップう（３）インターフェイスヘー」当てらねた
パラメータ／状況域のアドレス、及びインターフェイス
に刈する指令を言む市り砥ブロックを火ポするため、選
択された回線アダプタによって使用される回線インター
フェイスのアドレスを表わす第２のコードを送出するス
テップ。（４）上記のようにして決定された中央制御；
ｔ＝　直記憶機構の制御ブロックに＠１れるアドレスに
置かれたパラメータ域から、マイクロプロセッサ記憶機
構のインターフェイスへ割当てられたパラメータ峻へ、
情報ヲサイクル・スチール・モードで転送するステップ
。 本発明の実施例に２いて、各アダプタは、中央制御装置
によって入出力母線へ送られたアドレスを表わすコード
を認識する回路を備えている。上記のコードは、１つま
たは２つのアダプタを含むボード（ｂｏａｒｄ　）の位
置を示す第１のフィールドと（上記ボードは２ｋｊ固の
インターフェイスへ接続される。）、ボードの種類を示
す第２のフィールドを有する。 〔実施タリの説明〕 第１図は本発明が利用されてよい通信制御装置のブロッ
ク図である。通信制御装置（・ユ・通信回線へ接続され
た端末装置と、少なくとも１個の中央演算処理装置（Ｃ
ＰＵ）１との間で、データの交換全制御する。ＣＰＵＩ
はＩＢＭシステム／６７０コンピュータであってよい。 端末装置からＣＰＵＩへ情報を転送する場合、７Ｉ信制
御装置は通信回線を走査し、これら回線上のデータを多
重化１−１結果のデータ・ヌト’Ｊ−ムを、高速チャネ
ル全弁して中央演算処理装置へ転送する。 中央演算処理装置から端末ｇ置へ情報を転送する場合、
通信制御装、ｔＶｉ、中央演算処理装＃から高速チャネ
ルを介して、転送されるべく多重化されたデータを受取
り、データの多重化を屏さ、結末のデータをアドレス指
定によって選択された端末装置へ転送する。 第１図に示されるように、通信（ｒｌｉ側ｊ装置は、例
えばＩ　Ｂ　Ｍ　５７０５通信制御装置のような中央制
御装置（ＣＣＵ）２を含む。中央制御装置２は・異った
割込レベルを有するネットワーク判御プログラムの制御
のＦで動作するプロセッサである。 割込事象が生じろと、プログラムの所与のレベルへ害１
」込みが生じ、事象処理コードが処理きれる。 中央制御装置２は、主記憶機構６及び入出力制イ卸（Ｉ
ＯＣ）インターフェイス４を有する。 入出力（■０）母線５は、インターフェイス４に接続さ
れる。ＣＰＵ１は、チャネル・アダプタ（ＣＡ）６によ
って母線５へ接続されろ。 第１図において、通信回線は多数の回線ボード（ＬＡＢ
−０、ＬＡＢ−３、ＬＡＢ−７）に接続される。最大６
４個の送信筺たは受信インターフェイスが各ボードに取
付けられるので、送信及び受信インターフェイスを有す
る全２重通信回線は５２本となる。 各回線ボードは、回線アダプタを含む。各回線アダプタ
は、主食プロセッサ（ｓｐ）及び回線走査装置（Ｓ）を
有する。走査プロセッサは、中央制御装置２のある柿の
機能（主として、回線上のデータ処理（（関する機能）
ヲ嵯減するマイプロセッサである。回−足置装置は、受
信され筺たは送信されるべきデータを記憶する記憶機構
を含む。ネットワークの構成に応じて、回線ボードは１
つ筐たｖ′ｉ２つの口吻アダプタを含むことができる。 第１図には、６つの回線ホード（ＬＡＢ−０、ＬＡＢ−
１、ＬＡＢ−７）が示される。ボードＬＡＢ−３は、２
つの主食プロセッサ（ｓｐｉ−、ｓ及び５ｐ２−３）ｆ
含むものと仮定する。他のボードのｓｐ及びＳは、それ
ぞれ５ｐ−ｏ、Ｓ−〇及び５Ｐ−７、Ｓ−７と示される
。 ボード（は入出力母線５へ接続される。 ＠２図は中央制御装置２のデータ・フローを示す。　　
暑髪を虻　２７−ｉ　、　　　Ｉ　　８Ｍ３　７　０　
５７４百市り＠−し　Ｔ駈グ）　５１個の命令、及び後
に説明する２棟の追加詰合より成る命令セントを実行す
る回路及びデータ通路を含む。（に、これらの回路及び
データ通路は、記憶機構のアドレス指足、論理及び尊前
データの処理、中央制御装置２へ接続された回線アダプ
タの制御などを実行する。 ：１　。 中央制御装置２は局所記憶機構（ＬＳ）２０を含ムっＬ
Ｓ２０の所与のアドレス位＝ＶＣｒｉ、命令を実行し〃
・つデータを処理するため制御グログラムによって使用
される４部個の汎用レジスタが限定てれる。これらのレ
ジスタは、セれヤれ８１固のレジスタ〒含む５つの＃に
分けられる。それぞ゛れのイ＃は、５つのグログラム・
レベルの１っ−・２割当てられる。従って、所与のレベ
ルで走っているプログラムは、レジスタの内容を保存す
る必要なしに、他ルベルへの割込みを受けることができ
ろ。 ｋＶＣ・中央制御装置２は、制御プログラムとハードウ
ェアとの闇の通信に必要な情＠を８ビ憶するための外部
レジスタを含む。こｎらの外部レジスタは、ハードウェ
ア及び／またはプログラムに関する情報２含む。入力命
令を使用することによって、制御卸プログラムは外部レ
ジスタの内８を汎用レジスタにロードすることができろ
。制御プログラムは、汎用レジスタの甲でデータを処理
する。 出力命令は、命令によって決定さｎた汎用レジスタの内
在を外部レジスタにロードするため使用される。外部レ
ジスタには次のようなものがある。 （１）遅延アドレス・レジスタ（ＬＡＲ）２１゜こルシ
スタは、現在実行されている命令の前に実行された最後
の命令のアドレスを含む。このレジスタは、各命令の実
行−妬時に茄令アドレス・レジスタ（ＩＡＲ）２２から
ロードされる。 増分器２３ｆｄ、ＩＡＲ金仄のアドレスへ指足する値へ
増り口させる。 （２）動作レジスタ（ＯＰ）２４゜このレジスタぽ、実
行中の命令の最初の１６ビツト（ハーフワード）を記憶
するために使用される。このレジスタな、４１向の事前
動作レジスタ（ＰＯＰ）２５かうロードされる。ＰＯＰ
２５は、制動装置へ　　　　−接続さｎた主記憶ｆｆｉ
溝から命令を倶前に取出させる。主記憶機構の１部は、
市す−グロダラムを記憶するたりに予約されている。 中央■す御装噴２（グ、記憶アドレス・レジスタ（ＳＡ
Ｒ）２７（２２ビツト及び６個のパリティ・ビットを含
む）、アドレス増分器を有する争前取出命令アドレス・
レジスタ（ＰＦＡＲ）２８、記憶データ１込レジスタ（
ＷＳＤＲ）５０を含む。 漬昇緬埋装置３１ｖｉ、プログラムて工って制御される
真相及び論理動作を実行する。この装置は作業ｖ−）ｙ
、夕（ＷＫＲ）３２と関連している。２レジスタ（ＺＲ
）は母線Ｚ上のデータを記憶する。 ＩＯＣインターフェイス４　＋、？　”つのレジスタヶ
含む。 レジスタＤ（１６個のデータ・ビット及び２個のパリテ
ィ・ピッ）を含む）は、回線アダプタとの間でアドレス
、指令、及びデータを交換するため、入出力母線と接続
さ訛る。レジスタＡは２５ビツトのレジスタである（２
２個のデータ・ビット及び３個のパリティ・ビット）。 その使用法は後に説明する。 読取専用配憶機構（ＢＯ８）３４は、制御装置によって
実行さｎる動作を制御するために必ｇ々制御ワード（Ｃ
Ｗ）を含む。 中央制御装量２は、ＩＢＭ３７Ｄ５通信制御装置と同じ
であるから、これ以上詳細に説明し力い。 Ｉ　ＢＭ３７０５通信制御装置の命令セットへ加えら扛
る２個の命令は次のとおりである。 第１の命令はＲＲ（レジスタ対レジスタ）型の入出力命
令（ＩＯ’Ｈ）であって、次のよう力形式を有する。 ０１　　　３４５　　　７８　　　　　１りこの命令は
、フィールドＲ１によって決定で１大レジスタの内容を
、フィールドＲ２の内容によって決定さ匙たチャネルま
たは回線アダプタへ（マタは、その逆方向へ）転送する
。Ｒ１によって決定さｎたレジスタの内容は、レジスタ
Ａへロードさｎる。この命令は、プログラム・レベル１
．２．３．４でのみ実行されることができる。レベル５
でそｎ’ｌ実行しようとする試みは、レベル１への割込
みリフエストラ生じる。もしプロセッサが所定時間内に
有効な応答を受取ることができないと、「アダプタ応答
なし」の「レベル１」割込が起る。Ｘ″５０“は、命令
の第２バイトが１６進表示の「５０」を含むことを意味
する。 算２の命令はＲＡ型の即値入出力命令（ＩＯＨ工）であ
って、次のような形式を有する。 この命令は、Ｒ１によって決定されるレジスタの内容を
外部レジスタへ（または、その逆方向ヘリ転送する。外
部レジスタは、第２ハーフワードの非直（Ｉフィールド
）によって決定される。この命令は、チャネル′１ｆｃ
は回線アダプタをアドレスするために１更用きれてよい
。 甲夫利倒装置２と回線アダプタとの間の交換は、２　、
ｒｔｉ類の動作全使用する０　１つはプログラムによっ
て起動される動作（ＰＩＯ）であり、他の１つぼ回緋ア
ダプタによって起動される動作（Ａ　Ｉ　Ｏ）である。 これらはサイクル・スチール・モードの情報交換（（相
当する。ＩＯＨ及び１０）（Ｉの入出力命令は、ＰＩＯ
命令を実イテさせることができろ。 入出力母線５は、２４４の動作を実行するのに必要な吻
を含む通常型の母線である。 データ・ビットの交換は１８本の線を必要とする（ハー
フワードはバイト０：ＢＯ及びバイト１：Ｂ１へ分ＪＩ
ｌされ、かつバイトごとに１個のパリティ・ビットがあ
る）。タグ及び指令の交換−ケ１５本の１線を必要とす
る。 次のｉｆｌ、これらの線及び関連する信号を示す。 第６図は記憶機構３５及び局所記憶機構（ＬＳ）３６ｖ
ｃ関連ずけられた走査プロセッサ（ｓｐ）を含む回線ア
ダプタを示す。走査プロセッサの指令マイクロコードは
記憶機ｇ３５に記憶され、局所記憶ｔｎ構５６は走査プ
ロセッサの汎用レジスタ及び外部レジスタを含む。走査
プロセッサは走査装置へ接続される。走査装置は、送信
インターフェイス（Ｔ）、受信インターフェイス（Ｒ）
　、モデムを介して端末装置と交換されるデータ及び指
令ｋ　一時的に記憶する記憶装置と論理回路とを含む。 中央制御装置２との間の交換は、２個のインターフェイ
ス・レジスタ′５７及び３８を介して、後に説明するフ
゛ロトコルによって市１ｊ御される。インターフェイス
・レジスタ６７及び６８は、中央制御装置２から回線ア
ダプタへの動作（（ついては入出力母線５からの情報を
記憶し、回線アダプタから中央制御装置２への動作につ
いては記憶機構３５かもの情報全記憶する。 論理回路３９は、入出力母線５との間でタダ旧号を送受
信する。回路６９は、適当な時点でＴＡ倍信号びＴＤ倍
信号発生して、ゲートＧ１、Ｇ２、Ｇ６、Ｇ４を駆動し
、動作の、（１ｈね１に応じてｌガ望のロケーションへ
情報を流すためである。アダプタ選択信号は、ｆ＆に説
明する論理回路に裏って発生される。更に、回路３９は
走査プロセッサＫ　ｊ：って発生される制ｔｉｌ１号を
受取る。制御信号としては、例えばパリティ４ｇ識信号
があり、この信号は、装［ｉＮ２へ送られろ１鰻当なタ
グ信号を発生するために使用される。 インターフェイス・レジスタ３７及び３Ｂの各々は、１
６１ｒｌｉＩのデータ・ビット６″ＬｉＷを有する。そ
れらレジスタはＡｆプロセッサによってアドレスされる
ことができる。 次に前述した第１の命令ＩＯＨまたは第２の命令１０Ｈ
Ｉから生じる動作について説明する。ＩＯＨまたはｌ０
ＨＩがデコードされる時、入出力市りｆａｉｌ（ＩＯＣ
）インターフェイス４（第１図）がテストされる。もし
それが遁び状！廓にあれば、Ｒ２によって限定されたフ
ィールド（命令１０Ｈの揚台）またはＩフィールド（命
令１０　ＩＩ　Ｉの場合）がレジスタＤＫロードされ、
書込動作の場合、Ｒ１によって限定されたフィールド（
データ・フィールド）がレジスタＡヘロードされる。次
に動作が開始され、ｉｏｃインターフェイス４が［使ｊ
１４中１である旨の１ｊ号が出されろう ＩＯＣインターフェイス４は、■０信号及びＲ／Ｗ信号
を上昇させることくよってプログラム起動型の動作（Ｐ
ＩＯ）を開始する。母線５へ接続された全ての回線アダ
プタはＩＩｔＲ信号を上昇させるとともにＶ　Ｈ信号を
トー降させねばならない。 ＩＯＣインターフェイス４はレジスタＤの内容をデータ
母線へ送ろうそれがＶ　ｆ（信号の終りを４識し、かつ
内部処理時間が経過した後、ＴＡ倍信号上昇され、ゲー
トＧ１がオンであれば、データ母線からレジスタ３７へ
情報が流れるうＴＡ倍信号受取った全てのアダプタｔ：
ｔ、どの）′ダプタがアドレスされたかを決定するため
アドレス・ビット’（テストする。選択された°ｒタグ
タｒよ、ＶＩＩ信畦を送ろこと（よって応答ｒるウ　Ｉ
ＯＣインターフェイス４がＶＨ（バ号を・ψ取った時、
そ々しはＴＡ倍信号終了させ、データ母線からレジスタ
Ｄの内容を除去する。ＴＡ倍信号終了を認識した後、ア
ダプタはＶＨ倍信号終了させろう動作シーケンスのこの
時点で、動作型式（即ち・人力動作か出力動作か）に裏
って、異った手順がとられる。 ＣＣＵからアダプタへの動作（出力動作）の場合、ＩＯ
Ｃインターフェイス４はＲＩＫよって限定されたレジス
タのデータ（ハーフワード）’＆−デデーｆａへ送り、
適当な時点にレジスタ３８に転送するようにする。内部
処理時間が牲遇した後、ＩＯＣインターフェイス４は′
ＴＤ信号を上昇させる。アダプタは、このＴＤ倍信号認
識すると、ＶＨ倍信号上昇させる。ＩＯＣインターフェ
イス４がＶＨ信号ｔ″認識すると、それはＴＤＳ　ＩＯ
％Ｒ／Ｗの各信号を終了させ、データ母線からデータを
除去する。アダプタ、１、がＴＤ倍信号終りＵ−すると
、それはＶＨ信号ｔｉ了させる。 アダプタからＣＣＵへの動作（人力動作）の場＆、ｌ０
Ｃ（ンターフエイス４はＲ／Ｗ信号を終了させ、ＴＤ信
信号上上昇せる。アダプタがＴＤ倍信号認識した時、そ
れは、レジスタ３８を介して、リクエストされたデータ
をデータ母線へ送る。 データが正しいパリティと共に送られた時、アダプタは
ｐｖ旧号及びＶＨ倍信号上昇させる。ＶＨ倍信号認識に
続く内部処理時間の経過の後（有効パリティ線が付勢さ
れていなければ、パリティが発生される。）ＩＯＣイン
ターフェイス４はデータをレジスタＤヘロードし、ＣＣ
Ｕの論理＋段（ＲＯ８３４）はデータをＲ１で指定され
たレジスタヘロードする。 データがレジスタＤヘロードされた時、ＩＯＣインター
フェイス４はＴＤ倍信号終了させる。 アダプタがＴＤ倍信号終りを認識した時、それはＶＨ倍
信号びｐｖ信信号路終了せ、かつ母線からデータを除去
する。ＩＯＣインターフェイスがｖ　Ｈｆｇ号の終りを
認識した時、それは１０信号を軒ｒさせる。 ＩＯ倍信号終了すると、前ＫＪ！！択されたアダプタに
その選択を解除されるうその結果、洸属中の割込リクエ
ストを有するアダプタの全ては、それらのりクエメトを
送り、それらのＩＲＲ信号を終了させろ。割込リクエス
トが継続していないアダプタは・　■０信号の終了を認
識した時にＩＲＲ信号を終了させる。 ＩＯＣインターフェイス４は、ＩＲＲ信号がもはや上昇
しておらず、かつＶＨ倍信号上昇していることを認識す
ると、ＩＯＣインターフェイス４が「１吏用中１である
旨の信号をリセットするつ次に、「アダプタ起動１の動
作（ＡＩＯ）について説明する。 この動作は、アダプタによってデータ転送が開始される
とともに制御され、かつ動作中にいくつかのデータが転
送され得る点で、前記の「プログラム起動１の動作（Ｐ
ＩＯ）と異なる。 アダプタは、Ｃ８Ｒ信号を上昇させることによって、Ａ
■Ｏｔ−開始する。ＩＯＣインターフェイス４は、Ｃ８
Ｒ信号を受取ると、それが［使用中１状態でなければ、
入出力制御動作を開始する。それは、［＋！２用中Ｊ状
態情報を送信し、かつ１０信号を上昇させろう全てのア
ダプタはＰＩＯの場合と同じように応答する。ＩＯ信号
を受取ったアダプタはＩＲＲ信号を上昇させ、前に割込
リクエストをデータ母線上に直いたアダプタはそれを除
去するとともに、ＶＢ信号を終了させる。ｖＨ倍信号、
割込リクエストがなかった時にも終ｒする。 全てのアダプタがＶＢ信号を除去したことを、ＩＯＣイ
ンターフェイス４が認識すると、それはＣ８Ｇ信号を上
昇させる。サイクル・スチール許容（Ｃ８Ｇ）線は優先
順位に従って、１つのアダプタから他のアダプタへと連
鎖されている。もし２つのアダプタが同時にサイクル・
スチール動作全要求すると、連鎖中の最初のアダプタが
Ｃ３Ｇ信号を捕捉し連鎖のＦ方へＣ８Ｇ信号が伝播する
の’ｔ−Ｖｊｊ害する。 もしサイクル・スチールを要求したアダプタがＣ８Ｇ信
号を受ｋＩｙ、ると、それはサイクル・スチール制例ワ
ード（Ｃ８ＣＷ）をデータ母線上に＃き、ＶＨ搭号及び
ｐｖ倍信号上昇させろ。更に、それ１ｄＣ８Ｒ信号を終
ｒさせる。 次のＶＢ信号が認識された後、内部処理時間が柱過する
と、ＩＯＣインターフェイス４は、Ｃ３ＣＷのパリティ
を調べ、もし、ハリティが正しくなければ、ＨＡＬＴ信
号を送ることによってＡＩＯを終了させる。 動作シーケンスのこの時点で、ＩＯＣインターフェイス
４は、ｃｓｃｗＯ値に基いて異ったアクショ／をとる。 Ａ　Ｉ　ＯＫよるデータ転送は、アダプタの制御Ｆにあ
る。アダプタはｃｓｃｗを使用して、データを取出しま
たは記憶する記憶磯ぼろのアドレスを、ＩＯＣインター
フェイス４に知らせる。動作が１晩開始されると、それ
は、アダプタがＩＯＣインターフェイス４へその停止を
命じるまで継続する。 ＩＯＣインターフェイス４とアダプタとの間でデータを
交換する手１ｌＩｌｔは、最後の転送全除いて、ＰＩＯ
の場合と同じ１′′、である。 もし最後の転送がハーフワード（２パイトラの転送であ
れば１アダプタは、ＶＢ信号でＶｉね〈ＥＯＣ信号を上
昇させる。 もし最後の転送が、ハーフワードを処理しているアダプ
タからの（または、アダプタへのン１バイト転送であれ
ば、アダプタはＭ洛号及びＶＢｌｉ号を上昇させる。 ＩＯＣインターフェイス４がＥＯＣ信号、ｖＢ倍信号び
Ｍ７号を認識した時、それはＴＯ倍信号終了させる。、
瘤、取動作の場合、アダプタはＴＤ倍信号終了金認識し
、データを除去し、かつＥＯＣ信号葦たはＶＢ信号及び
Ｍ信号を終Ｔさせる。 アダプタがｖＢＺ号、ＶＢ信号、ＥＯＣ信号、ＩＲＲ信
号及びＭ信号のいずれかの能動化または＃、能化１Ｆ一
対し、６０マイクロ秒内に応答しなけＩｔぼ、ＩＯＣイ
ンターフェイス４の中で時間切れが起る。、時間切れが
起ると、）ＩＡＬＴ洒号をアダプタへ送ることによって
動作の残りが終了し、ＩＯＣインターフェイス４の検尭
が実行される。 不発明に従って実行される中央制御装置と回線アダプタ
との闇の交換＝ｊ−順は、ＰＩＯの入出力動作の数が制
限さイする時に、最も効率的に実行される。ＩＯＣイン
ターフェイス４は、通常の動作中、ＩＯＨ型の１つの出
力命令及び１つの入力怜令のみを使用する。出力命令０
１つである［回線スタート１命令は、回線アダプタの短
資プロセッサの中で、従来のＩ　ＢＭ！＋　７０５通信
制御装置では複畝の入出力命令のシーケンスを必要とし
た動作を開始することかできる。「回ａ識別獲得１人力
命令は、アダプタの自動選択処理全開始し、ＣＣＵのレ
ベル２割込みの間にサービスを要求しているインターフ
ェイスを識別することができる。 後に詳細に説明する３つの出力命令（［回線ベクトル・
テーブル高設定１、［回線ベクトル・低設定１、［回線
初期化スタート］）は、ネットワーク制御プログラムの
制御下で動作しているＣＣＵと回線アダプタとの間で実
行される交換手順を開始するために使用される。 第４図は主記憶機構３及び記憶機構５５の区画を示す。 主記憶装置ｂＶｃ存在する制御プログラムは、サービス
されるそれぞれの回線インターフェイス（送信インター
フェイス及び受信インターフェイス）について固定長の
記憶位置フィールドを割当てなければならないっこのフ
ィールドはパラメータ／状況域（４０−Ｔ及び４Ｏ−Ｒ
）と呼ばれ、ＣＣＵと回線アダツタに含まれる走査プロ
セッサとの間で指令情報及び状況情報を転送するために
使用されろ。これらの情報は、回線を管理する走査プロ
セッサの制御の下で、１６バイト以下のブロックとして
サイクル・スチール・モードで転送される。パラメータ
／状況域（４０−Ｔ、４０−Ｒ）は、１６バイトのパラ
メータ域と１２バイトの状況域と金含む。 パラメータ域は、指令の実行に必殺なパラメータを走査
プロセッサへ転送するために使用されろ。 情況域は・動作の終了を決定する状況情報全中央制御装
置（ＣＣＵ２）へ転送するために使用される。走査プロ
セッサが［回線スタート１命令を受取ると、それはパラ
メータ域から情報金サイクル・スチールし、指令全実行
し、状況情報をサイク□ ル・スチール・モードで状況域へ送り、割込リクエスト
をＣＣＵへ与える。 それぞれのパラメータ／状況域は、交遊されるべきデー
タが記憶されている連頑記憶＠：（４１−Ｔ、４ｌ−Ｒ
）に関連ずけられている。第４図において、添字Ｔは送
信インターフェイス？意味し・添字Ｒは受信インターフ
ェイスを意味する。 初期化動作に必要な入出力動作を次に説明する。 第４図には、主記憶ｆ！に構６に回線ベクトル・テーブ
ル（［、ＮＶＴ）４２が存在することを示す。 このテーブルは、回線インターフェイスのアドレスのみ
が知られている時に、その回線インターフェイスに関連
しｆｌ−制御情報の位置を決定するため、ネットワーク
中１＠プログラムによって便用される。 テーブルにある各々の項目（４２−１，４２−ｎなど）
（徒１つの回線インターフェイスのみに関連し、回線イ
ンターフェイスに関連したパラメータ／状況域の完全な
アドレス・ワード（４バイト）を含む。 ＬＮＶＴは王記憶装ＴＩｔ、３のどこに置かれてもよ□
“。 い。それは、走査プロセッサごとにＬＮＶＴｔ−設定す
る出力命令を実行することによって限定される。後述す
るように、この出力命令のＲ１及びＲ２フィールドで指
定されたレジスタの内容は、ＬＮ、　Ｖ　Ｔのアドレス
を走査プロセッサへ転送するために使用されるう ＬＮＶＴを設定する命令は、ＬＮＶＴ全置換する必碧が
ある時、各走置プロセッサのために実行される。パラメ
ータ／状況域のアドレス・ワード（４バイト）は、次の
ような構成を有する。 ＬＮＶＴを設定する出力命令の中の「回線ベクトル・テ
ーブル＾設定」命令は、バイトＸを設定するために使用
され、［回勝ベクトル・テーブル低設定１命令は、バイ
ト０及びバイト１を設定するために使用される。それぞ
れのバイトの内容は後に説明する。 走査プロセッサによるプログラム・ロードの後に、これ
らの命令が実行されなければ、ＬＮｖＴの［省略時ｊ位
置はＸ　”　８８０　”と仮定される。 中央制＠１装首２が最大２５６不の全２車回耐金管理す
る場合、ＬＮＶＴ＋４５１２個のアドレス・ワードを含
む。 ［回＠初期化スタートＪ（ＳＬＩ）命令は、パラメータ
／状況域の新しいアドレスを走査プロセッサへ与えるた
め、制御プログラムかダイナミックに新しいパラメータ
／状況域へアクセスする電に使用される。その場合、新
しいアドレスがＬＮＶＴに置かれ、ＳＬＩ命令が実行さ
れろ。制御フログラムは、回線インターフェイスのアド
レス及び指令を、そのインターフェイスを管理している
走査プロセッサへ転送する九め、ＳＬＩ命令を使用する
。走査プロセッサは、回線インターフェイスのアドレス
を１吏用して、パラメータ／状況域の新しいアドレス金
倉むＬＮＶＴのロケ−７ヨンを計算シ、ソのロケーショ
ン・アドレスをサイクル・スチールによってＬＮＶＴか
ら転送し、後続する［回線スター）Ｊ　（ＳＬ）命令の
ためにインターフェイス制御ブロック（ＩＣＢ）（４５
−Ｔ、４５−Ｒ）の中に保存する。ＳＬＩ砧令詰合りの
処理は、後に説明するＳＬ命令の場合と同じである。 回線アダプタの中では、走査プロセッサは記憶機構６５
を関連ずけられている。記憶機構３５の配慮位置は、記
憶機構３の場合と同じように各回線インターフェイスへ
割当てられている。第４図に示されるように、データ・
バッファ域（４４−Ｔ、４４−Ｒ）及びインターフェイ
ス市ＩＩ　ｒＭｌブロック（４５−Ｔ、４５Ｒ）に関連
ずけられたパラメータ／状況域（４５−Ｔ、４５−Ｒ）
が、各回線インターフェイスに割当てられている。 「回線スタート１命令が実行さｎる時、走査プロセッサ
の指令を実行するのに心安なパラメータは、パラメータ
／状況域（４０−Ｔ、４Ｏ−Ｒ）を介して走査プロセッ
サへ送られる。生Ａｔ　１１　磯ｇ３に存在する制御プ
ログラムは、回線インターフェイスの種類及び転送の種
類（プロトコル及び交換方向）に基いて決定されるパラ
メータを準備し、ＳＬ命令またはＳＬＩ命合金夷行する
ことによって、定食プロセッサに２ける処理を開始する
。ＳＬ命令及びＳＬＩの詰合は、回線インターフェイス
のアドレス及び指令を定食プロセッサへ与える。 ＳＬ品会合場合、走査プロセッサは上記アドレス１１：
ｉｅ用して、適当なＩ　ＣＢ　（４５−Ｔ、４５−Ｒ）
を決定する。 ＩＣＥから引出されたパラメータ／状況域のアドレスは
、パラメータ／状況域（４０−Ｔ、４Ｏ−Ｒ）からパラ
メータ／状況域（４３−Ｔ、４３−Ｒ）へサイクル・ス
チールによってパラメータを転送するために使用されろ
。久いで、指骨内容に応じて、指令の実行が運行する。 ［回＃識別獲得１命令は、回線インターフェイス上で動
作が正常に終ｒしたか、エラーが検出されたため、制御
プログラムが終了条件を矧る必要がある時に便用される
。回線インターフェイスを管理している走査プロセッサ
は、記憶機構３５のパラメータ／状況域（４３−Ｔ、４
５−Ｒ）から主記憶機構３のパラメータ／状況域（４０
−Ｔ。 ４Ｏ−Ｒ）へ、終了、・、にともなう状況情報全サイク
ル・スチール・モードで転送し、かつ所与のレベル（例
えばレベル２）における割込みを開始させる。ＣＣＵ２
におけるレベル２の割込サービス・ルーチンは、走査プ
ロセッサに対して「回＃識別獲得１命令を出さなければ
ならない。アダプタに自動選択ハードウェアが設けられ
ていれば、前に割込リクエストを与えたアダプタは、そ
の割込リクエストに関連した識別情報を送ることができ
る。 この識別情報（（よって、Ｌ、ＮＶＴを介して回線イン
ターフェイスへ割当てられたパラメータ／状況域のアド
レスが発見され、動作の終了に対応した状況を分析′ｒ
るためＬＮＶＴがアドレスされる。 １０Ｈ及びｌ０ＨＩの入出力命令の場廿、Ｒ１及びＲ２
によって指定されたレジスタ、または−口直フィールド
（Ｉフィールド）に置かれた情報は、次のような形式を
有する。 Ｒ１の内容 Ｒ２または■フィールドの内容 ５ＥＬＥＣＴフイールド及びＬＡＤアドレスは、回線ア
ダ７タのアドレス・フィールドとして使用される。蛸作
コードψ〕フィールドは、前述した入出力動作の１つを
指定する。 ｌ１０＝Ｏであれば出力動作（ＣＣＵ−アダプタ）であ
り、ｌ１０＝１でろｎば入力動作（アダプターＣＣＵ）
である。２個のχＸビットは意味をゼせず・他の環境の
ドで使用される予牢ラビットである。 檀々の入出力命令に対するＲ１及びＲ２の内容は、次の
ように限定される。 「回線ベクトル・テーブル高段が１命令の場合１ ２ ［回線ベクトル・テーブル低設定１命令の場合Ｒ１ ２ ［回線ベクトル・テーブル高設定１及び「回線ベクトル
・テーブル低設定１の各命令は、ＬＮＶＴのアドレス標
識またはアドレス・ポインタであるバイトＸ１バイト０
、バイト１を変更するために使用される。 ［回−初期化スタート１（ＳＬＩ）命令の場合１ ２ ＳＰＩＡフィールドは口吻インターフェイスのアドレス
である。この命令は、前にＩＯＨ出力動作（ＣＣＵ→ア
ダプタ）について定義された手順に従って実行される。 レジスタＲ２の内容は、ＴＡ倍信号生じた時、入出力母
線及びレジスタＤを介してアダプタのレジメタ６７に記
憶される。走査プロセッサは５ＥＬＥＣＴフイールド及
びＬＡＤフィールドのビット１照合し、正しい回線アダ
プタであれば、ＶＨ旧号全発生する。 次に、ＴＤ倍信号発生した時、Ｒ１の内容が選択された
回線アダプタへ転送され、それによって走査プロセッサ
はパラメータ／状況域のロケ−７ヨンを決定することが
できる。 ＬＮＶＴＫある３２個の項目（回線インターフェイスご
とに１つの項目）は、レジスタＲ２のバイトＯＫＳる５
ＥＬＥＣ，Ｔ７（−ル）”及びＬＡＤ１１ フィールドによってアドレスされてよい走査プロセッサ
に対応する。走査プロセッサがその項目のアドレスを計
算した時、それはＲ１のバイト１に４を加え（回−イン
ターフェイスごとに４バイトがあるから）、レジスタＲ
１のバイト１にある５ＰＩＡフイールドに関連したロケ
ーションを発見する。 走査プロセッサは、前に計算されたＬＮＶＴ４２のロケ
−ジョンにある２個のフル・ワードを回線へ割当てられ
たＩＣＢ（４５−Ｔ、４５−Ｒ）へ転送するため、前に
説明した手順に従って、サイクル・スチール動作を開始
する。これら２１固のフル・ワードは、回線に関連した
パラメータ／状況域のボイ／りを形成するウ　１つのフ
ル・ワードは転送インターフェイスに関連し、他のフル
・ワードは受信インターフェイスに関連している。 もし回線が半２重であれば、１つのフル・ワードのみが
送受信動作のために使用される。 このようにして、考慮されている回線インターフェイス
に対するパラメータ／状況域（４０−Ｔ。 ４０−Ｒ）のアドレスがＩＣＢ（４５−Ｔ、４５−Ｒ）
に株存され、そのアドレスは回合インターフェイスへ割
当てられたパラメータ／状況域（４５−Ｔ、４３−Ｒ）
へ、パラメータ域をサイクル・スチール・モードで転送
するために使用される。 次いで、Ｒ１のバイト０で定義された指令が実行される
。 ［回線スタートｌ　（ＳＬ）命令の場合１ ２ この命令は回線上で動作を開始するためｖｃ使用される
。パラメータ／状況域のロケーションは、前に実行され
た［回線初期化スターＨ（ＳＬＩ）命令に裏って既に決
定されている。 Ｒ１のバイト１におけるｒｏ　００ＳＰＩＡＩは、パラ
メータ／状況域のポインタラ宮むインターフェイス制御
ブロック（ＩＣＢ）′ｆｒ：決定するため、アドレスさ
れた走査プロセッサによって使用されこのホインタｔ１
吏用することによって、アドレスされた走（プロセッサ
は、主記憶機ｇ３のノシラメータ域をサイクル・スチー
ル・モードで記ｔＸ＝構５５へ転送し、次いで指令を実
行する。 ［回線識別獲得１ｍｌ令の場合 この命令はＩ　ＯＨＩ形である。 １ この命令は、レベル２０割込みがサービスされる時、走
査プロセッサへ送られる。走査プロセッサの選択機構は
、この命令が最も緊息なサービス・リクエストを有する
走査プロセッサによって受取られることを確実にする。 受取った走査プロセッサは、回線インターフェイスを指
定する設定モードのパラメータ域に含まれる情報を与え
ることＫよって応答する。レベル２の割込みは、設定モ
ードの動作が実行される前にのみサービスされることが
できる。 アドレス・ビットの発生は、・ｎ５図を参照して説明す
る。 入出力母線５の上のアドレスは、各走査プロセッサヘ割
当てられる。前に首及したように、このアドレスは走査
プロセッサまたはその特定のインターフェイスへ同けら
れた入出力動作の各々で便用されるっ更に、各定食プロ
セッサは、［回線識別獲得１命令と共に使用される一般
的アドレスに応答しなければならない。プログラム上の
見地から、実施例では、５１２個のインターフェイスを
アドレスすることができるものとする。これらのインタ
ーフェイスは１６個の走査プロセッサへ接続されている
。４′′走査プロセツサは３２個のインターフェイス全
指定する。１つの走査プロセッサへ割当てられた記憶域
は同じ大きさであり、他の走査プロセッサによって使用
きれることにできない。ぞ＋先は、Ｘ！汗プロセッサに
よってｔ理されるインターフェイスが１吏用されない楊
会でもそうである。 インターフェイス・アドレスは、仄のような形式をＭす
る９ビツト・°アドレスである。 ０１２３４５６７８ ＳＰＡフィールドは４ビツトであり、１６個の走査プロ
セッサら甲の１つ全指定する。５ＰＩＡフイールドは５
ビツトであり、５ＰＡＫ裏って指定された走査プロセッ
サへｇ続され九特定のインターフェイス全指定する。 ＳＰＡフィールドは入出力母御上で（資）接（Ｃ使用さ
れることはで＠ない。でれは、５ＦＪＬＥＣＴフイール
ド及びＬＡＤフィールド金発生するために使用されろウ
　ＳＰＡフィールドの最初の６ビツトは入出力命令のＬ
ＡＮ）フィールド全表わす。ＬＡＤフィールドは回線ボ
ード（ＬＡＢ）のアドレスを含む。 ＳＡＰフィールドのビット６はｓｒ：Ｌｇｃ’ｒフィー
ルドのビット２及び５を決定する。ｓｇＬｃＣＴフィー
ルドのビット２はＳＰＡフィールドのビット５ＶＣ等し
くセットされ、８ＥＬＥＣＴフイールドのビット６はＳ
ＰＡフィールドのビット３の補数と等しくセットされろ
、５ＥＬＥＣＴフイールドのビット０．１．４ｖ′ｉ、
次のようにリセットされる。 ＳＰ　　　　ＳＰＡ　　　　５ＥＬＥＣＴ　　　　ＬＡ
Ｄｏ　１２３４ ｏ　　　　００００　　　０００１０　　　　［１００
ｉ　　　　ｏｏｏｉ　　　　ｏｏｉｏｏ　　　　ｏｏ。 ２　　　００１０　　　０００１０　　　００１３　　
　００１１　　　００１００　　　０［１１４０１００
０００１００１０ ５０１０１００１０００１０ ６０１１００００１００１１ ７０１１１００１０００１１ ｓ　　　　１ｏｏｏ　　　　ｏｏｏｉｏ　　　　ｉｏ。 ９　　　１００１　　　００１００　　　１００１０　
　　　　１０１０　　　　　０００１０　　　　　１０
１１１　　　　　１０１１　　　　　００１００　　　
　　１０１１２　　　　１１００　　　　　００１Ｊ１
０　　　　　１１υ１３　　　　　１１０１　　　　　
００１００　　　　　１１υ１４　　　　１１１１］　
　　　　　［１００１０１１１１５１１１１００１００
１１１ ここでＳＰは走査プロセッサを示す。 回線インターフェイスのアドレス指定は、必すしも物理
的な回線接続を反映する心安はない。なぜならば、／Ｌ
！ｒ走査プロセッサｄ６４個のインターフェイスへ接続
されることができ、回線ボードは１個または２個の走査
プロセッサ金層することができるが、た、だ６４個のイ
ンターフェイスへ接続されることができるにすぎないか
らである。 回壱インターフェイスのアドレス化ポは回線ボードの構
成と無関係である。ＣＣＵの主記憶装置に存在するネッ
トワーク制御プログラムの見地からは、各回線ボード（
は、最大３２１１Ｑｌのインターフェイスを有する２個
の走をプロセッサを含むものと坂道される。 走査プロセッサ及びその回路を制御するマイクロコード
は、上記のアドレス構成を考慮して、インターフエイメ
ーアドレスと実際のネットワーク構成との間の関係を設
定する。 第５図は、インターフェイス・アドレスが０から５１１
までの範囲に設定される時、制御グログラムがど・のよ
うにしてＩＯＨ命令のＬＡＤフィール）”、５ＥＬＥＣ
Ｔフイールド、インターフェイス・アドレスを設定する
かを示す。 ＬＯｌＬｌ、Ｌ２ｉｄ回線ボード・アドレスのビットを
示す。これらはＬＡＤフィールドとなる。 Ｓの０菫たｒｒｉｌは、それぞれ回線ボード上の第１ま
たは第２の走査プロセッサを表わす。 全ての走査プロセッサによる動作を必要とする入出力命
令は、ビット２及び６を１ヘセツトし、かつＬＡＤフィ
ールドをゼロ・＼セットする。入出力母線上の他のアダ
プｊの選択を防止するため・ビット０．１．４はリセッ
トされる。 ネットワーク制御プログラムに応じて・種々の指令が設
けられている。ネットワーク制御グログラムは、例えば
ＮＣＰま／ｈはＥＰであってよいつＮＣＰは、ＩＢＭ３
７０５制脚装置で使用脚装置ような固有のプログラムで
あり、ＥＰＶ′ｉ、他の制御檗質の制御グログラムに対
するエミュレータである。 通常の王たる指令は「モード設定１指令、［能動化１指
令、［蕪能化１指令である。種々のＮＣＰまたはＥＰＶ
Ｃ基く特殊の指令に裏って、棟々の伝送プロトコルの下
で、データ及び制御情報の送受信動作を実行させること
ができる。 市１１＋岬の態愕によって、パラメータ／状況域のレイ
ア９トは異なる。しかし、いくつかの指令に共通なフィ
ールドは、同じバイト位置を占める。 ［モード設定１指令は、回部１インターフェイスを個性
化するために使用される。この指令は最初に送旧されね
ばならない。もし他の指令が走査プロセッサによって受
取られ、［モード設定１指令が実行されていなければ、
上記の池の指令は拒絶される。即ち、レベル１の割込リ
クエストが出される。 例として、［モード設定１指令と共に使用されろパラメ
ータ域及び状況域の内容を次に示す。 状況域 パラメータ域のカウント・フィールド（１バイト）は、
パラメータ域に関連したデータ域へ転送されるべきデー
タ・キャラクタの数を決定する。 状況域はＳＣＦフィールド（１バイト）から始まる。、
ＳＣＦフィールドは動作の実行態様を示す情報を含むう Ｘ１０１°はモード設定指令であることを示す。 ＬＣＳフィールド（１バイト）は、サービスされる回線
についての通信状１況情報を含む。それは、仄のように
２撞−の情報（開始状況及び終了状況）を含む。 開始状況及び終了状況は５憶の情報を含む。それらｒｉ
ｔｉ＋開始状況回ｄＢｓｃ（２進デ一タ同期通信）ＮＣ
Ｐ（受信専用）、（２１特殊状況（任意の回線プロトコ
ル、（５）回路に帰因するエラー（任根の回線プロトコ
ル）である。 開始状況 ビット　　０１２ ０００　制御モード：受信テキストなし００１　テキス
ト・モード ０１０　透明テキスト・モード １００　特殊状況 １１０　内部エラー １１１　回路に帰因するエラー 設定モードにおけるＳＣＦフィールド及びＬＣＳフィー
ルドは次のような意味を有するつＳＣＦ　　　　　　　
　　　ＬＣ８ ０１０００１００００００００００設定モード完了ＮＣ
Ｐ及びＢＰ ｏｏｏｏｏｏｏｏ　　１ｉｏ１ｏｏｉｏ　　指令拒絶終
了状況 内部エラーの場合、ＬＣ８のビット３．４．５．６（終
了状況）は仄のような意味を有する。 ビット　６４５６ ００００　サイクル・スチール動作のエラー０００１　
走査装置インターフェイス−エラー００１０　走査プロ
セッサ・インターフェイス・エラー ００１１　走査装置応答なし ０１００　走査装置内部エラー ０１０１　指令拒絶 入力モデム及び出力モデムの各フィールドは、受信及び
送信インターフェイスに関連した制御ワイヤ上の信号を
表わすつこれらのインターフェイスは、端禾装＃Ｊ″を
逓倍回線へ接続するモデムに対して入出力インターフエ
イスヲ１杉取する。 モード設定データは次のような情報を言む。 １、　伝送プロトコル及びリンク制御手順に関する情報 ２、ＣＣ，Ｕにおいてデータを含む記憶域に関する情報 ３　アドレス検査情報 ４、　タイミング情報 ［モード設定１指令は、２つのインターフェイスの中の
１つのみへ向けられる。なぜならば、同じ回線に属する
２つのインターフェイスは、同一の伝送モードに対応し
ているからである。実施例において１それは送洒インタ
ーフェイスへ送うれる。もしそれが間違って他のインタ
ーフェイスへ送られた場合、それは拒絶されるう ［モード設定１指令は、回線上のプロトコル及び伝送モ
ードが例であれ、全ての回線ｔ−特性化するため、［回
線初期化スタート１出力命令または［回線スタート１吊
力命令によって連続的（（送られろ。 これらの詰合は、ｒｎｌＪｒＫＪ装置に回瘤ネットワー
クが接続されている時に実行される。［モード設定１指
令は、既に設置されたネットワーク中の回線が、異った
モードで動作する他の回線によってｉｔ典されろ檗に実
行されねばならない。 次に掲げる衣は、設定モードで伝送されるデータのリス
トである。 ：１１１１１：、。 いくつかのフィールドの意味は次のとおりである。 ５ＤＬＣモードにおいて、このピッ上がセットされて２
つ、回線ターンアラウンド修飾ビットがリセットされて
いる時（半２重伝送では、回線は送信から受信へ切換え
られる）、５ＤＬＣ送信指令の実行中、フラグがフレー
ムの後で送られる。 もしこのビットがリセットされていれば、１６進のＦＦ
が送信される。 ５ＤＬＣ回線のだめの１次局とは、走査プロセッサが回
線上の１次局であることを意味する。もしこのビットが
リセットされでいれば、走査プロセッサは２仄局である
う バイト４、ビット４−７（ＮＣＰ／ＥＰ）（ソファ接頭
サイズ） これらのビットは、ＣＣＵの中でデータを記憶するため
に予約されたバッファ域の接頭フィールドの大きさを限
定する。この接頭フィールドは次のような情報を含む。 （１）連鎖中の次のノ（ソファ域の標鑞、（２）データ
開始点に２ける相対的叢位、（３）データ譬カウント。 ＢＳＣ，５ＤＬＣ，Ｓ／Ｓ、ＲＴＳ、ＮＲＺＩ。 ＩＴＢ、ＥＩＢなどの略＠は、槙々の伝送プロトコルで
使用される標準略語である。 走査プロセッサによる［モード設定１指令の処理は、矢
のステップを含む。 １６　　王記憶機構３におけるパラメータ／状況域（４
０−Ｔ、４Ｏ−Ｒ）（第４図）から記憶機構３５に２け
るバラ７」り／状況域（４３−Ｔ。 ４３−Ｒ）（第４図）へ、インターフェイスに関連シた
パラメータを転送すること。 ２、　インターフェイス由り御ブロック（４５−Ｔ。 ４５−Ｒ）（第４図）に、インターフェイスの識別情報
を保存すること。 ３、ＣＣＵ−２（第１図）からモード設定データを獲得
すること。 ４、　インターフェイスへ割当てられた回線情報記憶域
４６（第４図）へデータを保存すること。 ５、回線情報記憶域４６から走査装置（第３図、第１図
）へパラメータを転送すること。 ６、状況渭＠全設定し、それを回線情報記憶域の状況域
へ転送すること。 １　レベル２の割込リクエストを送信すること。 ネットワークが１１固性化されると、端末装背と中央演
算処理装置との間のメツセージ伏込動作は、［岨動［指
令、［送信１指令、［受信Ｉ指令、［無能化１指令など
を１史用して実行されろ。これらの指令は回線ネットワ
ークで使用される通常の指令である。 娼６図はアドレス・デコード回路を示す。 ＴＡ倍信号発生された時、前に説明した手順に従ってｌ
０Ｉ（指令を実行するため、Ｒ２によって限定されたレ
ジスタの内容か、ＩＯＣインターフェイス４（第１図）
によって入出力母線５へ送出され、全ての走査プロセッ
サのレジスタろ７へ入れられる。 ゛アドレス情報は、走査プロセッサを含む回ｍボード（
ＬＡＢ）カードの上に配線されているうスイッチを含む
ＬＡＢアドレス回路５１は、その６つの田力上に、回線
ボードの配線されたアドレス奮与える。、ＬＡＢ型式表
示回路５２は、仄のような回線ボードの型式ビットを与
える。 １個のプロセッサ／回物ボード　ｉｏ。 ２個のプロセッサ／回碕ボード　００１インターフエイ
ス　０−３１（１６回線）　１０ インターフエづス６２−６ろく１６回線）例えば、第１
図の回線ボード（ＬＡＢ−３）の場合、走査プロセッサ
（ＳＰｌ−３）を有する第１のカードと、走査プロセッ
サ（ＳＰ２−６）を有する第２のカードは、それ−ゼれ
００１及び０１０と配線され７ｃｍ−弐ビント？有する
うこれらの型式ビットは、それぞれのカードの回路５２
から与えられる。 比較器５６は、回路５１（（よって与えられたＬＡＢア
ドレスと、レジスタ６７にあるＬＡＤフィールドとを比
較し、それらが等しければ高レベル信号を出力＃５４に
与える。 Ａ　Ｎ　Ｄ　ｉｐｌ路５路上５その入力に５ＥＬＥＣＴ
フイールドのビットＳ及び百を受取り、［回ａ識別獲得
１命令が英何される時にのみ、高レベル出力１ｇ号を発
生する。なぜならば、その時ビットＳ及び５ｖｉ１にセ
ットされているからである。 デコーダ５６は動作コードを受取り、「回線識別獲得１
命令の動作コードであることを認識すると（囲も、全て
のアダプタが選択され石場＠）、普レベル出力信号を発
生する。 ＡＮＤ回路５８及び５９、ＯＲ回路６６より成る１−ｊ
＠理回娼は、ピッ）Ｓ及びＳが回路５２に裏って与えら
れる型式ピントに対応する時、ＯＲ回路６３の出力に４
レベル信号を発生する。 Ｖすえば、回路５２がら出力されろ型式ピントがｔ）０
１である時（これは、２個の走査プロセッサを有する回
、姉ボードであることをｔ味する）、ビットＳ及びＳが
そ几ぞｎｏ及び１であれば、Ａ　ＮＤ回路５９はインバ
ータ６１かもピント１才受取り、ＯＲ回路６６ヘレベル
１の信号を与える。 回路５２から与えられる型式ビット７）ｉｏｌ［Ｊであ
る場合、ビン）ＳＳが１０であれば、Ａ　Ｎ　Ｄ回路５
８はレベル１０石号を与えるっ 型式ビットが１００である場合（これは、回線ボードが
１個の走査プロセッサを有することを意味する）、ＯＲ
回ｇ６３が直接にゲートされろうＯＲ回路６６の出力は
、比較器からの出力、インバータ６９ＶＣよって反転さ
れたデコーダ５６の出力、及びＴＡ倍信号共にＡＮＤ回
路６４へ印加される。従って、ＡＮＤ回路６４は、ＴＡ
倍信号発生された時にＬＡＢアドレスが認識され、かつ
動作が「回線識別・：獲得１命令ＶＣ，１，るものでな
い場合に、レベル１の旧号を与える。それに裏って、通
常のアドレス認識洒号が発生される。 ＡＮＤ回路６５Ｉ′１ＡＮＤ回路５５の出力、デコーダ
５６の出力、ＴＡ倍信号受取って、選択信号を発生する
。従って、アゲブタは、前述した手順に従って、インタ
ーフェイス識別情Ｎを送ることができるう ＡＮＤ回路６４及び６５の出力１ｄＯＲ回路６６へ印ノ
Ｊ口される。ｌＯＲ回路６６（叶スイッチ６７へ接続さ
れており、スイッチ６７にアダプタ選択信号を与える。 ４、図面の簡単な説明 第１図は本発明が使用さｎてよい通信制＃装置のブロッ
ク図、第２四は中央制御装置（Ｃ−ＣＵ）のデータ・フ
ローを示す図、第６図は回線ボード（回唐アダプタ）Ｖ
ｃｊ？ける走査プロセッサと走査装置の接続関係、及び
それらと入出力母線との接続関係を示す図、′ａ４図は
ＣＣＵの主記憶機構と、回線アダプタの記憶機構との記
憶域区画金示す図、第５図はアドレス・フィールドの設
定機構を示・す図、第６図はアドレス認識回路を示す図
である。 １・・・・中央演葬処理装置（ＣＰＵ）、２・・・・中
央制イＩ［ＩＩ装首（ＣＣＵ　）、６・・・・主記憶機
構、４・・・・入出力＋ｈｌｌ１４　（１０Ｃ）インタ
ーフェイス、５・・・・入出力母線、６・・・・チャネ
ル・アダプタ（ＣＡ）、ＬＡＢ−０、Ｌ、Ａ　Ｂ−づ、
１．ＡＢ−７・・・・回線ボード、５ｐ−ｕ、５ｐｉ−
う、５Ｐ２−１．５ｐ−７・・・・走査プロセッサ、５
−Ｏ１８１−５，５２−３、Ｓ−７・・・・回縁走肴装
置痘、４０−Ｔ、４０−Ｒ・・・・パラメータ／状況域
、４１−Ｔ、４１−Ｒ・−・・連鎖記憶域、５５・・・
・記憶ｆＳ構、４２−１．４２−２．４２−ｎ・・・・
項目、４２・・・・回線ベクトル・テーブル（ＬＮｖＴ
）、４３−Ｔ、４ろ−Ｒ・・・・パラメータ／状況域、
４４−Ｔ、４４−Ｒ・・・・データ・バッファ截、４５
−Ｔ、４５−Ｒ・・−・インターフェイス動量ブロック
（ＩＣＢ）、４６・・・・回＃慣報記憶域。

Claims (1)

【特許請求の範囲】
1. ネットワーク制御プログラムを記憶した第１の記憶機構
   と、該第１記憶機構に接続された中央制御装置と、入出
   力母線と、上記中央制御装置及び上記入出力母線の間を
   接続する手段と、上記入出力母線に接続されかつそれが
   マイクロプロセッサ及び第２の記憶機構？含む複数の通
   信回線アダプタと、上記入出力母線に接続されかつサイ
   クル・スチール転送動作及び入出力動作によって上記通
   信回線アダプタと通信する中央演算処理装置とを具備す
   る通信制御装置において、上記中央制御装置と上記通信
   回線アダプタとの間で情報を交換する方式であって、上
   記通信回線アダプタに接続さ尤た複数の通信回線の送信
   インターフェイス及び受信インターフェイスに関する制
   御情報を記憶するため上記第１記憶機構に確保された第
   １の記憶領域のアドレスを含むテーブルを・第１の出力
   動作（でよって上記第１記憶機構の中に設定する段階と
   、選択されるべき通信回線アダプタのアドレス及び出力
   動作の種類を指定する第１のコードを、第２の出力動作
   （でよってと記中央制御装置から一ト記通信回線アダプ
   タへ送る段階と、上記アドレスを認識した通信回線アダ
   プタから上記中央制御装置へ肯定応答信号を送るととも
   に該通信回線アダプタの中に上記第１のコードを記憶す
   る段階と、選択されろ送信インターフェイスまたは受信
   インターフェイスのアドレス及びこれらインターフェイ
   スに関連−した指令を指定する第２のコードを、上記中
   央制御装置から上記通信回線アダプタへ送る段階と、選
   択された送信インターフェイスまたは受信インターフェ
   イスに対応する上記テーブル中のアドレスを、上記第１
   及び第２のコードに基き上記マイクロプロセッサにより
   計算させるとともに、計算されたアドレスによって指定
   された上記第１記憶機構のロケーンヨンに含まれる情報
   を、上記選択された送信インターフェイスまたは受信イ
   ンターフェースて割当てられた上記第２記憶機構のロケ
   ーションに関連した第２の記憶領域へサイクル・スチー
   ル・モードで転送する段階と、選択された送信インター
   フェイスまたは受信インターフェイス（Ｃ関連した制御
   情報及び対応するデータを、上記中央制御装置と上記通
   信回線アダプタとの間でサイクル・スチール・モードで
   交換する段階とを含む情報交換方式。